三級放大器的制造方法
【專利摘要】本發(fā)明涉及三級放大器。級聯(lián)放大器包括具有一對第一晶體管的前置放大器級、具有一對第二晶體管的跨導(dǎo)（gm）放大器級，以及具有一對第三晶體管的積分放大器級，第一晶體管的每個(gè)具有耦合到第一輸入端電壓的第一柵極端子，第二晶體管的每個(gè)具有耦合到所述第一晶體管之一的漏極端子的第二柵極端子，所述第三晶體管的每個(gè)具有耦合到所述第二晶體管之一的漏極節(jié)點(diǎn)的第三柵極端子，第三晶體管的每個(gè)具有耦合到輸出電壓的漏極端子。
【專利說明】三級放大器
[0001] 相關(guān)申請的交叉引用
[0002] 本申請請求于2013年3月15日提交的標(biāo)題為"Three Stage Amplifier"的美國 專利申請序列no. 61/794, 639的優(yōu)先權(quán)，在此通過引用并入其全文。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明總體上涉及信號放大器及其應(yīng)用。

【背景技術(shù)】
[0004] 如果臨界放大器不能提供足以準(zhǔn)確地放大輸入信號的電流，許多電子系統(tǒng)的精度 降低。例如，通常需要信號放大器以驅(qū)動部分地或全部地包括電容性負(fù)載的負(fù)載。為了在 這些電容性負(fù)載產(chǎn)生輸入信號的精確放大版本，放大器提供能準(zhǔn)確地改變輸出信號的幅度 的高電流。
[0005] 示例放大器是在流水線模擬-數(shù)字轉(zhuǎn)換器系統(tǒng)的乘法數(shù)-模轉(zhuǎn)換器(MDAC)中的 放大器。這樣的系統(tǒng)被配置具有連續(xù)的轉(zhuǎn)換器級，其中每個(gè)轉(zhuǎn)換器級將模擬輸入信號轉(zhuǎn)換 為最終數(shù)字編碼的各個(gè)數(shù)字位，該最終數(shù)字編碼對應(yīng)于模擬輸入信號。
[0006] 集成電路MDAC經(jīng)常經(jīng)配置具有電容器，該電容器在每個(gè)采樣周期的第一部分經(jīng) 切換以從在前轉(zhuǎn)換器級的殘余信號接收電荷，并在每個(gè)采樣周期的第二部分經(jīng)切換以將該 電荷轉(zhuǎn)移到輸出電容。這些充電和轉(zhuǎn)移處理一般都在MDAC放大器的幫助下實(shí)現(xiàn)，以及這些 處理的精確度取決于該放大器向MDAC電容器提供高級電流的能力。
[0007] 一般而言，對于相同電流密度和相對的寄生電容值，NM0S設(shè)備比PM0S設(shè)備具有更 高的跨導(dǎo)。結(jié)果，NM0S設(shè)備是可取的，作為放大器中的增益設(shè)備。雖然也可以使用PM0S設(shè) 備，PM0S設(shè)備更經(jīng)常用作無源設(shè)備，諸如用于偏置NM0S增益設(shè)備的電流源。在65nmLP處理 中，PM0S設(shè)備具有稍低的固有增益6. 6對7. 5,因?yàn)槠鋵?yīng)的NM0S和其跨導(dǎo)是大約低50%。
[0008] 為了增加多級的固有增益，PM0S電流源的輸出阻抗相對于NM0S設(shè)備是很高的。15 千歐的輸出阻抗可減少10%的NM0S增益。如果使用單一設(shè)備，則PM0S固有增益將需要是 51，這將需要過于大的柵極長度和相關(guān)設(shè)備寄生電容。因此，PM0S電流源可以被串接。如 果期望留在處理的電源軌內(nèi)，則輸出擺動會受到嚴(yán)重?fù)p害。為了克服這個(gè)問題，放大器的電 流源通常串接，并從供給大于該處理的電源軌操作。然而，這導(dǎo)致增加功率并產(chǎn)生如下不希 望的挑戰(zhàn)：在在啟動，關(guān)機(jī)，過載條件下確保所有設(shè)備留在他們的操作擊穿電壓中。
[0009] 現(xiàn)有設(shè)計(jì)也使用擴(kuò)展的電源電壓到共源共柵設(shè)備，校準(zhǔn)和雜項(xiàng)增益增強(qiáng)技術(shù)。雖 然后兩者對于細(xì)線CMOS MDAC放大器的設(shè)計(jì)是可取的，其中，設(shè)備的內(nèi)在增益都很小，使用 擴(kuò)展的電源電壓增加功率并降低了可靠性。因此，需要可實(shí)現(xiàn)足夠的開環(huán)增益并同時(shí)仍然 保持閉環(huán)帶寬的放大器。

【專利附圖】

【附圖說明】
[0010] 圖1示出了根據(jù)本發(fā)明的示例實(shí)施例的級聯(lián)三級放大器的方框圖。
[0011] 圖2示出了根據(jù)本發(fā)明的示例實(shí)施例的級聯(lián)三級放大器的電路圖。
[0012] 圖3示出了根據(jù)本發(fā)明的示例實(shí)施例的放大信號的方法。
[0013] 圖4示出了根據(jù)本發(fā)明的示例實(shí)施例的放大級的結(jié)構(gòu)的電路圖。
[0014] 圖5示出了根據(jù)本發(fā)明的示例實(shí)施例的前置放大器級結(jié)構(gòu)的電路圖。

【具體實(shí)施方式】
[0015] 本發(fā)明的實(shí)施例提供了包括具有一對第一晶體管的前置放大器級、具有一對第二 晶體管的跨導(dǎo)（gm)放大器級，以及具有一對第三晶體管的積分放大器級的級聯(lián)放大器，第 一晶體管的每個(gè)具有耦合到第一輸入端電壓的第一柵極端子，第二晶體管的每個(gè)具有耦合 到所述第一晶體管之一的漏極端子的第二柵極端子，所述第三晶體管的每個(gè)具有耦合到所 述第二晶體管之一的漏極節(jié)點(diǎn)的第三柵極端子，第三晶體管的每個(gè)具有耦合到輸出電壓的 漏極端子。
[0016] 圖1示出了根據(jù)本發(fā)明示例實(shí)施例的放大器100的框圖。放大器100可以具有三 級，包括前置放大器級SI\、跨導(dǎo)（gm)級ST 2和積分器級ST3。前置放大器級SI\可以接收耦 合到前置放大器110的差分輸入電壓（Vi，Vin)。gm級ST 2可包括g m級放大器120,以及積 分器級31'3可以包括放大器130以及電容器140和阻抗器150以產(chǎn)生差分電壓輸出端（Vo， Von)。另外，具有放大器160的反饋回路也可以包括在電壓輸出和gm級ST2的輸入之間。
[0017] 在一實(shí)施例中，前置放大器級SI\可以具有4. 5的增益，則gm級ST2可具有介于7 和無窮大(例如，名義上70)之間的增益，以及積分器級ST 3可以具有增益7?？傮w上，放大 器100的示例性實(shí)施方式具有2200或67分貝的標(biāo)稱開環(huán)增益。如下面將要描述的，每級 可以具有類似的結(jié)構(gòu)，前置放大器級SI\略微不同。
[0018] 圖2示出了根據(jù)本發(fā)明示例實(shí)施例的放大器200的電路圖。放大器200可以具有 三級，包括前置放大器級SI\，gm級ST 2和積分器級ST3。前置放大器級SI\可以接收耦合 到前置放大器級晶體管210A、210B的電壓輸入（Vi，Vin)。gm級ST 2可能包括gm級晶體管 220A、220B，以及集成級ST3包括晶體管230A、230B，電容240A、240B和阻抗器250A、250B， 以產(chǎn)生電壓輸出（Vo, Von)。
[0019] 放大器200的輸入端可被提供給前置放大器級晶體管210A、210B的柵極作為電壓 輸入（Vi，Vin)，以及輸出耦合到gm級晶體管220A、220B。前置放大器晶體管210A、210B驅(qū) 動gm級晶體管220A、220B，以及gm級晶體管220A、220B的漏極可以耦合到積分器級晶體管 230A、230B的輸入。積分器級晶體管230A、230B通過電容器240和電阻250耦合到gm級晶 體管220A、220B，以產(chǎn)生電壓輸出（Vo, Von)。前置放大器級晶體管210A、210B的固有增益 也可以通過放置電阻或三極管設(shè)備并聯(lián)它們的輸出進(jìn)行調(diào)整。
[0020] 前置放大器級SI\的增益直接關(guān)系到放大器100的頻率響應(yīng)。如下給出放大器100 的頻率響應(yīng)（即，閉環(huán)傳遞函數(shù)）：
[0021 ] vi | s C c/( feed back-g a i η * g m * A p re) | (sTb b + ? ) ( sTp「e + 1 )
[0022] 應(yīng)當(dāng)從頻率響應(yīng)理解，gm級ST2所需的跨導(dǎo)gm可以通過前置放大器級SI\的增益 減小。如果前置放大器級SI\的增益為N，則gm級ST 2的大小可以降低N。
[0023] 在操作中，gm級51~2可以卸載前置放大器級SI\的輸出，也增加了前置放大器級的 晶體管210的帶寬。此外，gm級ST2可以驅(qū)動積分器級ST3的輸入，以增加其隨頻率的環(huán)路 增益（即，增加非主極點(diǎn)的寬帶)。因此，前置放大器級增益Apre的增加降低了前置放大器 級晶體管210A、210B的輸出負(fù)載，也降低了積分器級晶體管230A、230B的輸入負(fù)載。閉環(huán) 時(shí)間常數(shù)是前置放大器級的增益Apre的函數(shù)。
[0024] 在某些情況下，前置放大器增益Apre可被設(shè)定為前置放大級晶體管210的固有增 益的大約一半或更多。在這些情況下，gm級到積分級的輸出負(fù)載是可以忽略的，并且可以 被忽略。積分寬帶時(shí)間常數(shù)Tbb可由于增加的積分級閉環(huán)反饋和略微降低的負(fù)荷而減小。
[0025] 放大器200的頻率響應(yīng)也是與前置放大器晶體管210的輸出阻抗和220的輸入負(fù) 載相關(guān)聯(lián)的前置放大器時(shí)間常數(shù)Tpre的的函數(shù)。在某些情況下，可類似于現(xiàn)有的兩級級聯(lián) 放大器，希望保持RMS時(shí)間常數(shù)。當(dāng)試圖模仿兩級放大器時(shí)，可以相應(yīng)地設(shè)置前置放大器時(shí) 間常數(shù)Tpre。
[0026] 因此，提供一種改進(jìn)的三級級聯(lián)放大器。該示例放大器100提供足夠的開環(huán)增益 和閉環(huán)帶寬。此外，放大器100對于給定處理在供應(yīng)電壓限制內(nèi)操作(例如，對于65nmLP CMOS工藝的1. 2V伏電源)。其它優(yōu)點(diǎn)包括增加 gm級輸出擺幅和對處理、供應(yīng)和溫度變化的 較低靈敏度。相比現(xiàn)有的兩級放大器，開環(huán)增益僅輕微減少，但頻率特性得以維持。該示例 放大器結(jié)構(gòu)并不限于任何特定的CMOS技術(shù)。
[0027] 圖3示出了根據(jù)本發(fā)明示例實(shí)施例的放大信號的方法。
[0028] 在301中，前置放大器級晶體管210A、210B可以接收電壓輸入（Vi，Vin)。當(dāng)電壓輸 入（Vi，Vin)由前置放大器級SI\放大時(shí)，輸入幅度可以增加 N倍，前置放大級晶體管210A、 210B的增益可以通過增加阻抗器或三極管設(shè)備并聯(lián)其輸出進(jìn)行調(diào)整。
[0029] 在302中，gm級晶體管220A、220B卸載前置放大器級晶體管210。由于前置放大 器級的增益為N，則gm級的增益可以降低N。如上面所討論的，三級放大系統(tǒng)200的頻率響 應(yīng)示出了：gm級所需的跨導(dǎo)可以由前置放大器級晶體管210A、210B的增益減小。
[0030] 在303,積分器級晶體管230A、230B從gm級晶體管220A、220B通過電容器240和 電阻250接收電流，來產(chǎn)生輸出電壓（Vo, Von)。
[0031] 圖4示出了根據(jù)本發(fā)明示例實(shí)施例的放大級結(jié)構(gòu)400的電路圖。可替換的結(jié)構(gòu)示 于圖4 (B)。放大器級電路400可以包括兩對輸入晶體管410和420,以及430和440。每 對的第一晶體管(例如，晶體管410和430)可提供導(dǎo)電通路到第一電源電壓V DD。每一對的 第二晶體管(例如，晶體管420和440)可提供導(dǎo)電通路到地。每個(gè)晶體管對的柵極端子被 奉禹合到輸入端Vi、Vin，以及和漏極端子被f禹合到輸出端子Von、Vo。
[0032] 圖4A所示的放大器400A被偏置在電壓和地之間。盡管圖4B中所示的放大器是 相似的，放大器400B還包括耦合到偏置電壓Vbias460的電流源晶體管450,以向放大器提 供偏置電流。可替換地，偏置電壓也可以被提供并耦合至V DD。在另一替代方案中，NM0S電 流源可以通過NM0S設(shè)備的源極偏置放大器，以及PM0S設(shè)備可以耦合到V DD。
[0033] 圖5示出了根據(jù)本發(fā)明示例實(shí)施例的前置放大器級結(jié)構(gòu)500的電路圖。前置放大 器級電路500可以包括兩對輸入晶體管510和520,以及530和540。每對的第一晶體管(例 如，晶體管510和530)可提供導(dǎo)電通路到第一電源電壓V DD。每對（即，晶體管520和540) 的第二晶體管可以提供導(dǎo)電通路到負(fù)電源電壓Vss(例如，-IV)。每個(gè)晶體管對的柵極端子 被奉禹合到輸入端Vi、Vin，以及漏極端子被f禹合到輸出端子Von、Vo。
[0034] 在前置放大級500中，每個(gè)輸出端子Von、Vo被耦合到共模組晶體管570和共模阻 抗設(shè)備580以及增益阻抗設(shè)備585。例如，阻抗設(shè)備580A、580B可以是阻抗器或開關(guān)電容 器。在另一個(gè)示例中，阻抗設(shè)備585A、585B可以是電阻器或三極管裝置。
[0035] 該前置放大級500還包括分別耦合到偏置電壓VbiasA560A和VbiasB560的電流 源晶體管550A、550B，以向放大器提供偏置電流。和放大器級400B類似，前置放大器級500 的替代實(shí)現(xiàn)方式可以被實(shí)現(xiàn)。例如，偏置電壓也可以被提供并耦合至V DD。在另一替代方案 中，NM0S電流源可以通過NM0S設(shè)備的源極偏置放大器，以及PM0S設(shè)備可以耦合到V DD。
[0036] 對于本領(lǐng)域技術(shù)人員明顯的是：進(jìn)行各種修改和變化可以用于輸入電流消除方案 中，用于本發(fā)明的快速信道切換模擬到數(shù)字轉(zhuǎn)換器，而不脫離本發(fā)明的精神或范圍。因此， 意圖是本發(fā)明覆蓋本發(fā)明的修改和變化，只要它們在所附權(quán)利要求及其等同物的范圍之 內(nèi)。
【權(quán)利要求】
1. 一種級聯(lián)放大器，包括： 具有一對第一晶體管的前置放大器級，第一晶體管的每個(gè)耦合到第一輸入端電壓的第 一柵極端子； 具有一對第二晶體管的跨導(dǎo)（gm)放大級，第二晶體管的每個(gè)具有耦合到所述第一晶體 管之一的漏極端子的第二柵極端子，以及 具有一對第三晶體管的積分放大器級，第三晶體管的每個(gè)具有耦合到所述第二晶體管 之一的漏極節(jié)點(diǎn)的第三柵極端子，第三晶體管的每個(gè)具有耦合到輸出電壓的漏極端子。
2. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，其中，所述第一晶體管的第一源端被耦合，作為 差分對放大器。
3. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，其中，所述第二晶體管的第二源極被耦合，作為 差分對放大器。
4. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，其中，所述第二晶體管的第三源極被耦合，作為 差分對放大器。
5. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，其中，積分電容器被設(shè)置在每個(gè)所述第三晶體 管的柵極和漏極節(jié)點(diǎn)之間。
6. 根據(jù)權(quán)利要求5所述的級聯(lián)放大器，其中，所述該積分電容器的值確定放大器的閉 環(huán)帶寬。
7. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，其中，gm級的跨導(dǎo)根據(jù)前置放大級的增益增加 的。
8. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，其中，所述前置放大器級的增益乘以跨導(dǎo)（gm) 級乘以由積分器級的積分電容值被控制，以便控制放大器的閉環(huán)帶寬。
9. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，其中，所述前置放大器級的增益乘以gm級的增 益乘以積分器級的增益提高了放大器的開環(huán)增益。
10. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，進(jìn)一步包括并行連接所述前置放大器級的所 述第一晶體管的漏極端子的電阻或三極管設(shè)備，以控制增益。
11. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，其中，所述第一、第二和第三晶體管是NMOS晶 體管。
12. 根據(jù)權(quán)利要求1所述的級聯(lián)放大器，其中，所述第一、第二和第三晶體管是PMOS晶 體管。
13. -種放大器，包括： 具有一對第一晶體管的第一級，第一晶體管的每個(gè)具有耦合到第一輸入端電壓的第一 柵極端子； 具有一對第二晶體管的第二級，第二晶體管的每個(gè)具有耦合到所述第一晶體管之一的 漏極端子的第二柵極端子，以及 具有一對第三晶體管的第三級，第三晶體管的每個(gè)具有耦合到所述第二晶體管的漏極 節(jié)點(diǎn)的第三柵極端子，每個(gè)第三晶體管具有耦合到輸出電壓的漏極端子。
14. 一種差分放大器，包括： 一對第一晶體管，每個(gè)第一晶體管被耦合到第一共源極節(jié)點(diǎn)并被耦合到不同的柵極和 輸出節(jié)點(diǎn)，以及 一對第二晶體管，每個(gè)第二晶體管都都和到第二公共源節(jié)點(diǎn)和不同的柵極和輸出節(jié) 點(diǎn)， 其中，至少所述第一晶體管之一和第二晶體管之一具有共同的輸出節(jié)點(diǎn)。
15. 根據(jù)權(quán)利要求11所述的差分放大器，其中，所述第一晶體管是PMOS晶體管。
16. 根據(jù)權(quán)利要求11所述的差分放大器，其中，所述第二晶體管是NMOS晶體管。根據(jù) 權(quán)利要求11所述的差分放大器，進(jìn)一步包括耦合到所述第一共源極節(jié)點(diǎn)的偏置電流供給。
17. 根據(jù)權(quán)利要求11所述的差分放大器，進(jìn)一步包括耦合到所述第一和第二共源節(jié)點(diǎn) 的偏置電流供給。
【文檔編號】H03F3/45GK104052419SQ201410094192
【公開日】2014年9月17日 申請日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】F·M·莫敦 申請人:美國亞德諾半導(dǎo)體公司