專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及投影機(jī)、筆記本電腦、監(jiān)視器、移動(dòng)電話、PDA等中采用的顯示裝置，特別是涉及液晶顯示裝置等電壓驅(qū)動(dòng)型顯示裝置及電流驅(qū)動(dòng)型顯示裝置。
背景技術(shù)：
隨著多媒體時(shí)代的發(fā)展，顯示裝置從用于投影機(jī)裝置、攝像機(jī)的取景器及移動(dòng)電話機(jī)(mabile phone)等的小型裝置，到汽車(chē)電視和導(dǎo)航系統(tǒng)的顯示屏、PDA(Personal Digital Assistants)、及便攜式PC(Personal Computer)等便攜式終端等用的中型裝置，筆記本電腦、監(jiān)視器等用的大型裝置，正快速普及。在這些顯示裝置中，液晶顯示裝置現(xiàn)在使用于最廣泛的產(chǎn)品群。特別是由薄膜晶體管(Thin FilmTransistor(以下縮寫(xiě)為“TFT”))等驅(qū)動(dòng)的有源矩陣型液晶顯示裝置，由于與單純矩陣型液晶顯示裝置相比，可得到高分辨率、高畫(huà)面質(zhì)量，而成為液晶顯示裝置的主流。TFT因所使用的半導(dǎo)體材料的不同而分為非晶硅TFT和多晶硅TFT。
非晶硅TFT由于不需要高溫工藝，所以可以采用玻璃等基板制作顯示屏。
多晶硅TFT向來(lái)因用高溫工藝而需要高價(jià)的石英基板，只限定于小型且附加價(jià)值高的顯示屏。近些年來(lái)，隨著激光退火等技術(shù)的進(jìn)步，開(kāi)發(fā)了通過(guò)減壓(LP)CVD、等離子(P)CVD、濺射法等，形成前驅(qū)膜，對(duì)其用激光退火多結(jié)晶化，并在可以使用玻基板等的低溫下能夠形成多晶硅TFT的技術(shù)，中型及筆記本電腦用的顯示屏也可以用多晶硅TFT制作了。
多晶硅TFT的移動(dòng)度，與非晶硅TFT比較，高一個(gè)數(shù)量級(jí)以上，電流驅(qū)動(dòng)能力高。
當(dāng)用多晶硅TFT構(gòu)成液晶顯示裝置時(shí)，由于多晶硅TFT的電流驅(qū)動(dòng)能力強(qiáng)，所以使外圍電路和象素集成在同一基板上，所以LSI(LargeScale Integrated Circuit)的數(shù)量減小，可以實(shí)現(xiàn)小型化，可以降低安裝成本。
這樣，外圍電路在同一基板上一體化的液晶顯示裝置稱為“驅(qū)動(dòng)電路一體型液晶顯示裝置”。
驅(qū)動(dòng)電路一體型液晶顯示裝置，作為外圍電路最為普及的是具有對(duì)連接在象素TFT源極端子上的數(shù)據(jù)線進(jìn)行驅(qū)動(dòng)的數(shù)據(jù)驅(qū)動(dòng)器、及對(duì)連接在象素TFT柵極端子上的柵極線進(jìn)行驅(qū)動(dòng)的柵極驅(qū)動(dòng)器的形式，在要求小型、且高精度的液晶顯示裝置的液晶投影機(jī)、及要求框邊緣縮小的便攜式筆記本電腦等中使用較多。
在現(xiàn)有的液晶顯示裝置中末使驅(qū)動(dòng)電路一體化的驅(qū)動(dòng)裝置中，柵極驅(qū)動(dòng)器LSI芯片群、柵極驅(qū)動(dòng)器LSI芯片群、控制器、及DC-DC變換器等，設(shè)置在TCP(Tape Carrier Package)及撓性基板或連接電路基板上。在該結(jié)構(gòu)中，在高精細(xì)化和多灰度化的同時(shí)，無(wú)法避免安裝的復(fù)雜化、及框邊緣的增大。同時(shí)由于頻率的增大，使EMI(ElectroMagnetic Interference電波干擾)的問(wèn)題增大。因此在使用印刷基板地線的強(qiáng)化、印刷基板的元件材料配置變更、及配線引出變更、EMI濾波器的增加、及改善接口等對(duì)噪聲措施方面要付出很多努力。
與此相比，外圍電路在同一基板上一體化的驅(qū)動(dòng)電路的一體，則安裝容易，而且即使高精細(xì)化及多灰度化發(fā)展，框邊緣尺寸也幾乎不變化，因此作為便攜用途是非常有效的。
圖37是表示現(xiàn)有一般驅(qū)動(dòng)電路一體型液晶顯示裝置的顯示器系統(tǒng)概要圖。根據(jù)圖37，在現(xiàn)有的驅(qū)動(dòng)電路一體型液晶顯示裝置中，按矩陣狀布線、配置M行N列象素的有源矩陣顯示區(qū)域110、行方向掃描電路(掃描線(柵極線)驅(qū)動(dòng)電路)109、列方向掃描電路(數(shù)據(jù)線驅(qū)動(dòng)電路)3504、模擬開(kāi)關(guān)3505、及電平移位器3503等，在顯示裝置基板101上由多晶硅TFT一體化形成。
控制器113、存儲(chǔ)器111、數(shù)·模變換電路(DAC電路)3502、掃描電路/數(shù)據(jù)寄存器3501、接口電路114等，由單晶硅電路(LSI)在顯示裝置基板101的外部形成。
模擬開(kāi)關(guān)3503具有與有源矩陣顯示區(qū)域110的列方向數(shù)據(jù)線的條數(shù)N相同的輸山數(shù)。
另外，在現(xiàn)有的驅(qū)動(dòng)電路一體型液晶顯示裝置中，還存在內(nèi)部裝有DAC電路等更復(fù)雜電路形式的裝置。圖38表示現(xiàn)有的內(nèi)裝DAC電路型的液晶顯示裝置的顯示系統(tǒng)概要圖?，F(xiàn)有的內(nèi)裝DAC電路型的液晶顯示裝置，除了與內(nèi)部不裝DAC電路的圖37裝置同樣的按矩陣狀布線的排列M行N列象素的有源矩陣顯示區(qū)域110、行方向掃描電路109、列方向掃描電路3506之外，在顯示裝置基板101上還形成以下的電路。即，在顯示裝置基板101上形成數(shù)據(jù)寄存器3507、鎖存電路105、DAC電路106、選擇器電路107、電平移位器/定時(shí)緩沖器108、及電平移位器等。
該構(gòu)成中，在內(nèi)裝存儲(chǔ)器的控制器IC中不包含DAC電路，存儲(chǔ)器111、輸出緩沖器112、控制器113全部由數(shù)字電路構(gòu)成。其結(jié)果是由于不用模擬電路的工藝就可以制作，所以IC的價(jià)格比上述內(nèi)裝存儲(chǔ)器的驅(qū)動(dòng)器IC價(jià)格便宜。
上述的液晶顯示裝置薄型、輕量，而且與CRT(Cathode Ray Tube)管相比，消耗功率低。發(fā)揮這樣的特點(diǎn)，液晶顯示裝置安裝在便攜式信息處理裝置上。
近些年來(lái)，隨著移動(dòng)電話、及PDA或移動(dòng)PC等便攜終端的快速普及，對(duì)便攜(移動(dòng))用途的顯示器的需求進(jìn)一步提高。在這種便攜式終端的顯示器中，例如有以下的要求。
(1)為了提高攜帶性，使顯示單元以外的面積縮小。
(2)在便攜式終端中一般采用電池驅(qū)動(dòng)方式，為了延長(zhǎng)一次充電的電池驅(qū)動(dòng)持續(xù)時(shí)間，要求低耗電。
(3)在便攜式終端的普及上，還要求價(jià)格低，所以便攜顯示器也要求低成本。
而且，希望這些要求能通過(guò)驅(qū)動(dòng)電路一體型的液晶顯示裝置及有機(jī)EL(Electro Luminescence場(chǎng)致發(fā)光)裝置等實(shí)現(xiàn)。
作為測(cè)量?jī)?nèi)裝外圍電路型液晶顯示器的低耗電、小型化、高精細(xì)化的裝置，例如已在特開(kāi)平11-202290號(hào)公報(bào)中公開(kāi)了在TFT基板上形成用于驅(qū)動(dòng)液晶的信號(hào)端外圍電路及掃描端外圍電路、及在信號(hào)布線上具有用于傳輸顯示數(shù)據(jù)的中繼總線的連接裝置，在液晶顯示裝置上安裝通過(guò)該連接裝置使從CPU寫(xiě)入的顯示數(shù)據(jù)至少存儲(chǔ)1行量的圖像存儲(chǔ)器及形成讀出控制電路的圖像存儲(chǔ)器芯片，從圖像存儲(chǔ)器芯片輸出的每一行顯示數(shù)據(jù)以低速的時(shí)鐘進(jìn)行并行傳輸構(gòu)成的裝置。

發(fā)明內(nèi)容
下面對(duì)上述的現(xiàn)有顯示裝置的問(wèn)題進(jìn)行說(shuō)明。
第1個(gè)問(wèn)題是隨著顯示器的高精細(xì)化及多灰度化，驅(qū)動(dòng)器IC的價(jià)格及耗電上升。
其原因是，對(duì)于液晶模塊，在每1幀時(shí)間必須對(duì)全部象素的顯示數(shù)據(jù)進(jìn)行串行高速傳輸。越高精細(xì)化、象素?cái)?shù)越多，這時(shí)的傳輸速率越增大。高速傳輸?shù)慕Y(jié)果是，對(duì)驅(qū)動(dòng)器IC也要求高速性，在構(gòu)成電路器件的多個(gè)CMOS上產(chǎn)生貫通電流等，工作速度上升的同時(shí)耗電增大。另外，進(jìn)行高速工作的IC價(jià)格也增加。而且當(dāng)灰度數(shù)增大時(shí)，電路構(gòu)成的復(fù)雜化及傳輸速度進(jìn)一步增加，造成耗電進(jìn)一步增大及成本的增加。另外，如上所述，內(nèi)裝DAC電路等的IC，需要并用其他工藝，從而使成本進(jìn)一步增加。
第2個(gè)問(wèn)題是從抑制系統(tǒng)全體的耗電及價(jià)格的必要性看，要限制象素?cái)?shù)及灰度數(shù)。
其理由是如上所述當(dāng)象素?cái)?shù)及灰度數(shù)增大時(shí)，驅(qū)動(dòng)器IC的耗電增大。
第3個(gè)問(wèn)題是由于高頻工作，在可靠性上有問(wèn)題。
其理由是當(dāng)使低溫多晶硅TFT進(jìn)行高頻工作時(shí)，TFT特性容易發(fā)生變化。
第4個(gè)問(wèn)題是由于顯示屏基板上每個(gè)電路塊使用的電壓不同，所以需要并用對(duì)應(yīng)于多數(shù)電壓的工藝。
另外，當(dāng)輸入信號(hào)的頻率提高時(shí)，EMI的問(wèn)題很大。其理由是輸入頻率直接驅(qū)動(dòng)源極驅(qū)動(dòng)器IC。結(jié)果是，從驅(qū)動(dòng)電路的矩形波產(chǎn)生的寄生(Spurious)電波增加，EMI噪聲也增加。因此如上所述，在對(duì)各種EMI的措施上付出了很大的努力。
另一方面，當(dāng)EMI的噪聲電平非常小時(shí)，各種基準(zhǔn)試驗(yàn)可以容易通過(guò)，不僅可靠性可以提高，而且與EMI試驗(yàn)有關(guān)的成本也可以降低。
從而，本發(fā)明是鑒于上述問(wèn)題提出的，其目的在于提供低成本、低耗電、并實(shí)現(xiàn)高精細(xì)、多灰度顯示的顯示裝置。
本發(fā)明的另一目的是提供使可靠性高的顯示裝置。
本發(fā)明的又一目的是提供抑制EMI影響的顯示裝置。
本發(fā)明的再一目的是提供不并用對(duì)多數(shù)電壓的工藝，而通過(guò)對(duì)一種電壓的工藝就可以驅(qū)動(dòng)全部電路的驅(qū)動(dòng)電路一體型的顯示裝置。
為了達(dá)到上述目的，本發(fā)明所涉及的顯示裝置，在一個(gè)面(側(cè)面)上包括顯示屏，具有在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)上象素群配置成矩陣狀的顯示單元；掃描線驅(qū)動(dòng)電路，對(duì)上述多條掃描線依次加電壓；及數(shù)據(jù)線驅(qū)動(dòng)電路，接收從上位裝置所供給的顯示數(shù)據(jù)，將對(duì)應(yīng)于上述顯示數(shù)據(jù)的信號(hào)加到上述多條數(shù)據(jù)線上；在上述顯示屏的外部具有控制器IC，該控制器IC包括存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器、從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏輸出的輸出緩沖器、控制上述顯示存儲(chǔ)器及上述輸出緩沖器并管理與上述上位裝置間的通信及控制的控制器；在上述顯示屏上具有構(gòu)成上述數(shù)據(jù)線驅(qū)動(dòng)電路的一部分，并將從上述控制器裝置所傳輸出的數(shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬信號(hào)的數(shù)·模變換電路(稱為“DAC電路”)；上述控制器IC與上述顯示屏之間的數(shù)據(jù)傳輸用總線寬度，比上述控制器與上述上位裝置之間總線，一次傳輸可并行傳輸更多位數(shù)據(jù)。在本發(fā)明中，由于數(shù)據(jù)傳輸?shù)目偩€寬度加大，降低了數(shù)據(jù)線驅(qū)動(dòng)電路的工作頻率，這樣，構(gòu)成包括數(shù)據(jù)線驅(qū)動(dòng)電路及掃描線驅(qū)動(dòng)電路的外圍電路的晶體管器件，與構(gòu)成上述顯示屏上所形成的象素丌關(guān)的TFT(Thin Film Transistor)用相同的工藝形成，上述外圍電路的晶體管器件的柵極絕緣膜的膜厚，設(shè)定為與高電壓驅(qū)動(dòng)的象素開(kāi)關(guān)的TFT柵極絕緣膜的膜厚相同。
另外，本發(fā)明在另一面上，在上述顯示屏上具有存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器、及將數(shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬信號(hào)的數(shù)·模變換電路(稱“DAC電路”)。本發(fā)明中，DAC電路和顯示存儲(chǔ)器，與象素單元的TFT(Thin Film Transistor)形成工藝用相同的工藝形成。
本發(fā)明中，在上述顯示屏中具有以上述DAC電路的輸出為輸入，在數(shù)據(jù)線群上連接輸出的選擇器電路。本發(fā)明中，在上述顯示屏中具有將由上述控制器IC的電源電壓規(guī)定的信號(hào)振幅，電平移位到上述顯示屏端的高電壓的電平移位器。本發(fā)明中，在上述顯示屏中具有將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)的串行·并行轉(zhuǎn)換電路，在上述DAC電路上供給由上述串行·并行轉(zhuǎn)換電路轉(zhuǎn)換成并行的數(shù)據(jù)。從以下的實(shí)施例敘述中，可使從業(yè)者了解，通過(guò)專利申請(qǐng)范圍的各項(xiàng)權(quán)利要求的本發(fā)明可以達(dá)到上述目的。
附圖的簡(jiǎn)單說(shuō)明

圖1是表示本發(fā)明第1實(shí)施例的顯示裝置構(gòu)成圖。
圖2是為說(shuō)明本發(fā)明第1實(shí)施例的顯示裝置定時(shí)動(dòng)作的圖。
圖3是表示對(duì)于內(nèi)裝存儲(chǔ)器的驅(qū)動(dòng)器IC及內(nèi)裝存儲(chǔ)器的控制器IC，內(nèi)裝的存儲(chǔ)器容量與IC成本關(guān)系的圖。
圖4是表示讀出頻率和接口電路消耗功率關(guān)系的圖。
圖5是表示本發(fā)明第2實(shí)施例的顯示裝置構(gòu)成圖。
圖6是表示本發(fā)明第3實(shí)施例的顯示裝置構(gòu)成圖。
圖7是表示本發(fā)明第4實(shí)施例的顯示裝置構(gòu)成圖。
圖8是表示本發(fā)明第5實(shí)施例的顯示裝置構(gòu)成圖。
圖9是為說(shuō)明本發(fā)明第5實(shí)施例的顯示裝置定時(shí)動(dòng)作的圖。
圖10是表示本發(fā)明第6實(shí)施例的顯示裝置構(gòu)成圖。
圖11是表示本發(fā)明第7實(shí)施例的顯示裝置構(gòu)成圖。
圖12是為說(shuō)明本發(fā)明第7實(shí)施例的顯示裝置定時(shí)動(dòng)作的圖。
圖13是表示本發(fā)明第8實(shí)施例的顯示裝置構(gòu)成圖。
圖14是表示本發(fā)明第9實(shí)施例的顯示裝置構(gòu)成圖。
圖15是表示本發(fā)明第10實(shí)施例的顯示裝置構(gòu)成圖。
圖16是為說(shuō)明本發(fā)明第10實(shí)施例的顯示裝置定時(shí)動(dòng)作的圖。
圖17是表示本發(fā)明第11實(shí)施例的顯示裝置構(gòu)成圖。
圖18是表示本發(fā)明第12實(shí)施例的顯示裝置構(gòu)成圖。
圖19是為說(shuō)明本發(fā)明第12實(shí)施例的顯示裝置定時(shí)動(dòng)作的圖。
圖20是表示本發(fā)明第13實(shí)施例的顯示裝置構(gòu)成圖。
圖21是表示本發(fā)明第14實(shí)施例的顯示裝置構(gòu)成圖。
圖22是表示本發(fā)明第15實(shí)施例的顯示裝置構(gòu)成圖。
圖23是表示本發(fā)明第16實(shí)施例的顯示裝置構(gòu)成圖。
圖24是為說(shuō)明本發(fā)明第16實(shí)施例的顯示裝置定時(shí)動(dòng)作的圖。
圖25是表示本發(fā)明第17實(shí)施例的顯示裝置構(gòu)成圖。
圖26是表示本發(fā)明第18實(shí)施例的顯示裝置構(gòu)成圖。
圖27是為說(shuō)明本發(fā)明第18實(shí)施例的顯示裝置定時(shí)動(dòng)作的圖。
圖28是表示本發(fā)明第19實(shí)施例的顯示裝置構(gòu)成圖。
圖29是表示本發(fā)明第20實(shí)施例的顯示裝置構(gòu)成圖。
圖30是表示本發(fā)明第21實(shí)施例的顯示裝置構(gòu)成圖。
圖31是為說(shuō)明本發(fā)明第21實(shí)施例的顯示裝置定時(shí)動(dòng)作的圖。
圖32是表示本發(fā)明第22實(shí)施例的顯示裝置構(gòu)成圖。
圖33是表示本發(fā)明第23實(shí)施例的顯示裝置構(gòu)成圖。
圖34是表示本發(fā)明第24實(shí)施例的顯示裝置構(gòu)成圖。
圖35是為說(shuō)明本發(fā)明的實(shí)施例所采用的顯示屏基板制作的主要工序的斷面圖。
圖36是為說(shuō)明本發(fā)明的實(shí)施例所采用的顯示屏基板制作的主要工序的斷面圖。
圖37是表示采用現(xiàn)有的驅(qū)動(dòng)電路一體型液晶顯示裝置的顯示系統(tǒng)概要的圖。
圖38是表示采用現(xiàn)有的內(nèi)裝DAC電路的驅(qū)動(dòng)電路一體型液晶顯示裝置的顯示系統(tǒng)概要的圖。
圖39是表示作為比較例，使用現(xiàn)有結(jié)構(gòu)設(shè)計(jì)的顯示裝置的構(gòu)成圖。
圖40是表示圖39的移位寄存器的電路構(gòu)成圖。
圖41是表示圖39的6位數(shù)據(jù)寄存器及與連接的數(shù)字?jǐn)?shù)據(jù)總線的電路構(gòu)成圖。
圖42是表示圖39的6×66加載鎖存的電路構(gòu)成圖。
圖43是圖39的移位寄存器電路及數(shù)字?jǐn)?shù)據(jù)總線上輸入的信號(hào)時(shí)序圖。
圖44是表示現(xiàn)有的電平轉(zhuǎn)換電路的電路構(gòu)成圖。
圖45是表示本發(fā)明實(shí)施例的顯示裝置構(gòu)成的方框圖。
圖46是表示圖45中所示的本發(fā)明實(shí)施例中帶有電平轉(zhuǎn)換功能的1-to-2串行·并行轉(zhuǎn)換電路的電路構(gòu)成圖。
圖47是表示圖46中所示的1-to-2串行·并行轉(zhuǎn)換電路定時(shí)波形的時(shí)序圖。
圖48是表示圖46中的1-to-2串行·并行轉(zhuǎn)換電路的最高工作頻率的測(cè)量結(jié)果曲線圖。
圖49是對(duì)圖46中所包含的電平轉(zhuǎn)換部和圖44中所示的現(xiàn)有的電平轉(zhuǎn)換電路間的消耗功率進(jìn)行比較的曲線圖。
圖50是對(duì)圖39中所示的顯示裝置與圖45中所示的顯示裝置在顯示基板上集成的數(shù)字信號(hào)處理部消耗功率進(jìn)行比較的情況。
具體實(shí)施例方式
下面對(duì)發(fā)明的實(shí)施例進(jìn)行說(shuō)明。本發(fā)明所涉及的顯示裝置在其最佳的一實(shí)施例中，在顯示裝置中包括具有在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)上配置成矩陣狀的象素單元的顯示單元(圖1的110)；對(duì)上述多條掃描線依次加電壓的掃描線驅(qū)動(dòng)電路(圖1的109)；接收從上位裝置所供給的顯示數(shù)據(jù)，將對(duì)應(yīng)于上述顯示數(shù)據(jù)的信號(hào)加到上述多條數(shù)據(jù)線的數(shù)據(jù)線驅(qū)動(dòng)電路。在顯示裝置基板(圖1的101)之外，具有控制器IC(圖1的102)，其中包括存儲(chǔ)對(duì)應(yīng)于上述象素單元的顯示數(shù)據(jù)的顯示存儲(chǔ)器(圖1的111)；從顯示存儲(chǔ)器讀出數(shù)據(jù)并向顯示裝置基板(圖1的101)輸出的輸出緩沖器(圖1的112)；以及對(duì)顯示存儲(chǔ)器(圖1的111)和輸出緩沖器(圖1的112)進(jìn)行控制，管理與上位裝置間的通信及控制的控制器(圖1的113)。在顯示裝置基板(圖1的101)上具有構(gòu)成數(shù)據(jù)線驅(qū)動(dòng)電路的一部分，將數(shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬信號(hào)的DAC(數(shù)·模變換)電路(圖1的106)，控制器IC(圖1的102)與顯示裝置基板(圖1的101)上的數(shù)據(jù)線驅(qū)動(dòng)電路間的數(shù)據(jù)傳輸用總線的寬度，與控制器(圖1的113)與上述上位裝置(圖1的114)之間的總線相比，一次可并行傳輸更多的位數(shù)據(jù)。
更詳細(xì)的說(shuō)，本發(fā)明所涉及的顯示裝置在其最佳的一實(shí)施例中，具有顯示裝置基板(圖1的101)在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上配置成矩陣狀M行N列象素群的顯示單元(圖1的110)，除顯示裝置基板(圖1的101)之外具有控制器IC(圖1的102)，其中包括存儲(chǔ)(M×N)個(gè)象素的B位灰度顯示數(shù)據(jù)(即(M×N×B)位)的顯示存儲(chǔ)器(圖1的111)、從顯示存儲(chǔ)器(圖1的111)讀出數(shù)據(jù)并向顯示屏基板(圖1的101)一側(cè)輸出的輸出緩沖器(圖1的112)、以及對(duì)顯示存儲(chǔ)器(圖1的111)及輸出緩沖器(圖1的112)進(jìn)行控制，管理與上位裝置間的通信及控制的控制器(圖1的113)。
在控制器IC(圖1的102)中，輸出緩沖器(圖1的112)配置的數(shù)量為，將相當(dāng)于存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S分割的{(N×B)/S}個(gè)。
從控制器IC(圖1的102)的輸出緩沖器(圖1的112)，通過(guò){(N×B)/S}位寬度的數(shù)據(jù)總線，向顯示裝置基板(圖1的101)一側(cè)，以{(N×B)/S}位為單位，在1水平期間內(nèi)，分割上述塊分割數(shù)S次，傳輸1行顯示數(shù)據(jù)。
在顯示裝置基板(圖1的101)上，具有數(shù)據(jù)線驅(qū)動(dòng)電路，其中包括將從上述數(shù)據(jù)總線接收的信號(hào)振幅向更高振幅的信號(hào)進(jìn)行電平移位的電平移位器(圖1的104)、對(duì)該電平移位器的輸出進(jìn)行鎖存的鎖存電路(圖1的105)、輸入鎖存電路的B位輸出，輸出模擬信號(hào)的DAC電路(圖1的106)、以DAC電路的輸出為輸入，具有與上述顯示單元N列相同的N輸出選擇器(圖1的107)；及對(duì)上述多條掃描線(柵極線)依次加電壓的掃描線驅(qū)動(dòng)電路(圖1的109)。電平移位器(圖1的104)和鎖存電路(圖1的105)都配置{(N×B)/S}個(gè)，DAC電路(圖1的106)配置(N/S)個(gè)，選擇器電路(圖1的107)接收(N/S)個(gè)DAC電路(圖1的106)的輸出，根據(jù)所輸入的選擇器控制信號(hào)，每個(gè)上述DAC電路輸出，按將1水平期間用上述塊分割數(shù)S進(jìn)行分割的時(shí)間，依次向S條數(shù)據(jù)線供給數(shù)據(jù)信號(hào)，控制器IC的控制器(圖1的113)對(duì)顯示裝置基板上(圖1的101)的電平移位器·定時(shí)緩沖器(圖1的108)供給時(shí)鐘信號(hào)，由電平移位器·定時(shí)緩沖器(圖1的108)升壓輸出的鎖存時(shí)鐘信號(hào)和選擇器控制信號(hào)，分別供給上述鎖存電路(圖1的105)和選擇器電路(圖1的107)。
在本發(fā)明的一實(shí)施例中，構(gòu)成包括在顯示裝置基板上形成的數(shù)據(jù)線驅(qū)動(dòng)電路及掃描線驅(qū)動(dòng)電路的外圍電路的晶體管器件，與顯示單元上形成的構(gòu)成象素開(kāi)關(guān)的TFT(Thim Film Transistor)用相同的工藝形成，優(yōu)選由多晶硅TFT構(gòu)成。即數(shù)據(jù)線驅(qū)動(dòng)電路及上述掃描線驅(qū)動(dòng)電路的晶體管器件的柵極絕緣膜的膜厚，設(shè)定為與高電壓驅(qū)動(dòng)的象素開(kāi)關(guān)等的TFT柵極絕緣膜的膜厚相同。
在本發(fā)明的實(shí)施例中，其構(gòu)成也可以在顯示單元的兩則具有對(duì)掃描線驅(qū)動(dòng)電路(圖5的109)、及數(shù)據(jù)線驅(qū)動(dòng)電路供給時(shí)鐘信號(hào)的電平移位器/定時(shí)緩沖器(圖5的108)。
在本發(fā)明的實(shí)施例中，在顯示裝置基板(101)上形成、并構(gòu)成數(shù)據(jù)線驅(qū)動(dòng)電路的鎖存電路和電平移位器，也可以交換其位置(參照?qǐng)D6)。
在本發(fā)明的實(shí)施例中，可以使控制器IC(圖7的102)的信號(hào)振幅和顯示裝置基板(圖7的101)的信號(hào)振幅相同。在顯示裝置基板(圖7的101)上可省略電平移位電路。
在本發(fā)明的實(shí)施例中，為了驅(qū)動(dòng)電流驅(qū)動(dòng)型的象素器件，其構(gòu)成也可以具有生成對(duì)應(yīng)于顯示數(shù)據(jù)灰度的電流并對(duì)數(shù)據(jù)線供給電流的電壓一電流轉(zhuǎn)換電路/電流輸出緩沖器(圖8、圖15的801)、解碼器及電流輸出緩沖器(圖10、圖17的1001和1002)。
在本發(fā)明的實(shí)施例中，其構(gòu)成也可以將控制器IC(圖11、圖29的102)的輸出緩沖器(圖11、圖13的112)配置(N×B)個(gè)，從控制器IC通過(guò)(N×B)位寬度的數(shù)據(jù)總線，向顯示裝置基板(圖11、圖13的101)一側(cè)，以(N×B)位為單位，在1水平期間1次傳輸1行顯示數(shù)據(jù)，使DAC電路(圖11、圖13的106)對(duì)應(yīng)于數(shù)據(jù)線具有N個(gè)。在所述的構(gòu)成中，可以使控制器IC(圖14、圖29的102)的信號(hào)振幅和顯示裝置基板(圖14、圖29的101)的信號(hào)振幅相同。在顯示裝置基板(圖14的101)中可省略電平移位電路。
在本發(fā)明的實(shí)施例中，其構(gòu)成也可以在顯示裝置基板(101)上具有將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)的串行·并行轉(zhuǎn)換電路(圖18、圖20～圖23、圖25、圖26、圖28～圖30、圖32～圖34的1801)，對(duì)DAC電路供給由串行·并行轉(zhuǎn)換電路轉(zhuǎn)換為并行的數(shù)據(jù)。由于將由串行·并行轉(zhuǎn)換電路轉(zhuǎn)換成并行位的數(shù)據(jù)(對(duì)其進(jìn)行鎖存的信號(hào)及/或電平移位的信號(hào))供給DAC電路的輸入，所以可以降低DAC電路的工作頻率。
本發(fā)明所涉及的顯示裝置在另一實(shí)施例中，在顯示屏(圖33、圖34的101)上，具有將數(shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬信號(hào)的DAC電路(圖33的106)、及存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器(圖33、圖34的111)，上述DAC電路及顯示存儲(chǔ)器用與象素單元的TFT(Thin FilmTransistor)形成工藝相同的工藝形成。
更詳細(xì)的說(shuō)，本發(fā)明所涉及的顯示裝置，在另一實(shí)施例中，顯示裝置基板(圖33的101)在同一基板上包括具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上按矩陣狀配置M行N列的象素群的顯示單元(圖33的110)、存儲(chǔ)(M×N)個(gè)象素的B位灰度顯示數(shù)據(jù)(即(M×N×B)位)的存儲(chǔ)器(圖3的111)、從顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器(圖33的112)、以及控制顯示存儲(chǔ)器(圖33的111)和輸出緩沖器(圖33的112)、并管理與上位裝置間通信及控制的控制器(圖33的113)。輸出緩沖器(圖33的112)的配置數(shù)量的，將相當(dāng)于上述存儲(chǔ)器(圖33的111)的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S的數(shù)量和P相分割的{(N×B)/(P×S)}個(gè)。
顯示裝置基板(圖33的101)具有數(shù)據(jù)線驅(qū)動(dòng)電路，其中包括將輸出緩沖器(圖33的112)的輸出串行輸入、并P相展開(kāi)輸出的串行·并行轉(zhuǎn)換電路(圖33的1801)、對(duì)串行·并行轉(zhuǎn)換電路(圖33的1801)的輸出進(jìn)行鎖存的鎖存電路(圖33的105)、輸入上述鎖存電路的B位輸出，輸出模擬信號(hào)的DAC電路(圖33的106)、以及將DAC電路的輸出作為輸入，具有與上述顯示單元的N列相同的N輸出的選擇器(圖33的107)；及對(duì)上述多條掃描線依次加電壓的掃描線驅(qū)動(dòng)電路(圖33的109)。串行/行轉(zhuǎn)換電路(圖33的1081)配置{(N×B)/(P×S)}個(gè)，鎖存電路(圖33的105)配置{(N×B)/S}個(gè)，DAC電路(圖33的106)配置(N/S)個(gè)，選擇器電路(圖33的107)接收(N/S)個(gè)DAC電路(圖3的106)的輸出，根據(jù)選擇器控制信號(hào)，每個(gè)DAC電路的輸出，按分割為上述塊分割數(shù)的時(shí)間，依次對(duì)S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。從控制器(圖33的113)向鎖存電路(圖33的105)供給鎖存時(shí)鐘信號(hào)，對(duì)選擇器電路(圖33的107)供給選擇器控制信號(hào)，對(duì)串行/并行轉(zhuǎn)換電路(圖33的1801)供給串行·并行轉(zhuǎn)換控制信號(hào)。
在該實(shí)施例中，構(gòu)成包括數(shù)據(jù)線驅(qū)動(dòng)電路、掃描線驅(qū)動(dòng)電路的外圍電路的TFT，與顯示單元的象素開(kāi)關(guān)TFT用相同的工藝形成。在專利申請(qǐng)范圍的各項(xiàng)權(quán)利要求的發(fā)明中，一些權(quán)利要求與附圖相對(duì)應(yīng)，其對(duì)應(yīng)關(guān)系是權(quán)利要求11對(duì)應(yīng)圖1、權(quán)利要求12對(duì)應(yīng)圖6、權(quán)利要求13對(duì)應(yīng)圖7、權(quán)利要求14對(duì)應(yīng)圖8、權(quán)利要求15對(duì)應(yīng)圖10、權(quán)利要求16對(duì)應(yīng)圖11、權(quán)利要求17對(duì)應(yīng)圖13、權(quán)利要求18對(duì)應(yīng)圖14、權(quán)利要求19對(duì)應(yīng)圖15、權(quán)利要求20對(duì)應(yīng)圖17、權(quán)利要求21對(duì)應(yīng)圖18、權(quán)利要求22對(duì)應(yīng)圖21、權(quán)利要求23對(duì)應(yīng)圖22、權(quán)利要求24對(duì)應(yīng)圖23、權(quán)利要求25對(duì)應(yīng)圖25、權(quán)利要求26對(duì)應(yīng)圖26、權(quán)利要求27對(duì)應(yīng)圖28、權(quán)利要求28對(duì)應(yīng)圖29、權(quán)利要求29對(duì)應(yīng)圖30、權(quán)利要求30對(duì)應(yīng)圖32、權(quán)利要求31對(duì)應(yīng)圖33、權(quán)利要求32對(duì)應(yīng)圖34、權(quán)利要求33至35對(duì)應(yīng)圖35、36。實(shí)施例下面參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行更詳細(xì)地說(shuō)明。實(shí)施例1圖1表示本發(fā)明的第1實(shí)施例的構(gòu)成圖。參照?qǐng)D1詳細(xì)說(shuō)明本發(fā)明的第1實(shí)施例。參照?qǐng)D1，本發(fā)明第1實(shí)施例由系統(tǒng)端電路基板103、控制器IC102、及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102連接。控制器IC102包括控制器113、存儲(chǔ)器111、及輸出緩沖器112，與系統(tǒng)電路基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)部裝有電平移位器/定時(shí)緩沖器(控制器)106、掃描電路(掃描線驅(qū)動(dòng)電路)109、電平移位器104、鎖存電路105、DAC電路106、選擇電路107及顯示單元110，與控制器IC102相連接。電平移位器電路104、鎖存電路105、DAC電路106、選擇電路107按以下順序配置，選擇電路107連接在顯示器110的列一側(cè)，電平移位器電路104的輸出由鎖存電路105鎖存，鎖存電路105的輸出由DAC電路106變換成模擬信號(hào)，通過(guò)選擇電路107，輸出到顯示單元110的數(shù)據(jù)線。
在本實(shí)施例的顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列有源矩陣顯示。存儲(chǔ)器111具有(M×N×B)位的容量。選擇電路107，與顯示單元110列端輸入數(shù)相同有N輸出。
輸出緩沖器112由將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位，按塊分割數(shù)S的數(shù)量分割的{(N×B)/S}位數(shù)的電路(輸出緩沖器)構(gòu)成。
電平移位器104及鎖存電路105與輸出緩沖器112相同，由{(N×B)/S}位數(shù)的電路構(gòu)成。電平移位器104和鎖存電路105為{(N×B)/S}。
DAC電路106由(N/S)電路(DAC)構(gòu)成，輸入灰度位數(shù)B，輸出對(duì)應(yīng)于各灰度的數(shù)字值的模擬信號(hào)。
圖2是為了說(shuō)明本發(fā)明的第1實(shí)施例定時(shí)動(dòng)作的圖。根據(jù)圖2，當(dāng)在1水平期間中，從控制器IC102的輸出緩沖器112，通過(guò){(N×B)/S}位的數(shù)據(jù)總線，向顯示裝置基板101輸入輸入數(shù)據(jù)信號(hào)時(shí)，在供給鎖存電路的鎖存時(shí)鐘信號(hào)的下降沿進(jìn)行鎖存。結(jié)果是，鎖存電路105的輸出信號(hào)成為對(duì)下個(gè)DAC電路106的輸入信號(hào)。鎖存時(shí)鐘信號(hào)從電平移位器/定時(shí)緩沖器108供給鎖存電路105。
各數(shù)據(jù)信號(hào)由DAC電路106進(jìn)行DA變換(數(shù)·模變換)，形成對(duì)應(yīng)于各灰度數(shù)字值的模擬信號(hào)。
作為供給選擇器電路109的選擇器控制信號(hào)，如圖2所示，對(duì)塊分割數(shù)S(圖2中，S＝4)量的布線，控制脈沖進(jìn)行依次掃描。選擇控制信號(hào)從電平移位器/定時(shí)緩沖器108供給選擇器電路107。
當(dāng)將該選擇器控制信號(hào)輸入給選擇器電路107時(shí)，從DAC電路106的輸出信號(hào)中依次選擇信號(hào)，分離成塊分割數(shù)S數(shù)量(S條)的信號(hào)，傳輸給條數(shù)為塊分割數(shù)S的信號(hào)線群的各信號(hào)線(數(shù)據(jù)線)。
通過(guò)向這樣的(N/S)個(gè)信號(hào)群并行供給信號(hào)，可實(shí)現(xiàn)在1水平期間向N條信號(hào)線供給信號(hào)。
驅(qū)動(dòng)顯示單元110的M行象素開(kāi)關(guān)的各柵極線的柵極信號(hào)，從掃描電路109(M個(gè))供給，在1水平期間保持高電平，其他期間是低電平。這樣的柵極信號(hào)依次被掃描，對(duì)M條的各柵極線供給柵極信號(hào)。
在本實(shí)施例中，根據(jù)圖1及圖2的構(gòu)成，可以對(duì)M行N列的顯示單元110進(jìn)行顯示。
對(duì)M行N列的顯示單元110的數(shù)據(jù)信號(hào)為數(shù)字信號(hào)，根據(jù)數(shù)字灰度的位數(shù)B，在存儲(chǔ)器111中存儲(chǔ)(M×N×B)位的數(shù)據(jù)。
輸出緩沖器112由于對(duì)M條的每個(gè)柵極掃描線分割成塊分割數(shù)S進(jìn)行輸出，所以以{(N×B)/S}位傳輸數(shù)據(jù)。從控制器IC102的輸出緩沖器112向顯示器件基板101，通過(guò){(N×B)/S}位的數(shù)據(jù)總線，在1水平期間分割為塊分割數(shù)S(＝4)次，傳輸1行顯示數(shù)據(jù)。結(jié)果，與現(xiàn)有的串行傳輸方法相比，可以用較慢的傳輸速度傳輸數(shù)據(jù)。
所傳輸?shù)臄?shù)據(jù)信號(hào)在電平移位電路104上進(jìn)行從低電壓振幅的輸入數(shù)據(jù)向高電壓值(電壓振幅)的升壓。
通過(guò)該電平移位電路104，由于不需要在高電壓下的數(shù)據(jù)傳輸，所以消耗功率大幅度下降。
在鎖存電路105中，如圖2中所示，在供給鎖存電路105的鎖存時(shí)鐘信號(hào)的下降沿對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存。在鎖存電路105上，將從控制器113輸出的信號(hào)由電平移位器/定時(shí)緩沖器108向高電壓振幅升壓的信號(hào)作為鎖存時(shí)鐘信號(hào)而供給。該電平移位器電路104及鎖存電路105，與從輸出緩沖器112傳輸?shù)奈粩?shù)相同，按{(N×B)/S}位進(jìn)行處理。
DAC電路106由(N/S)電路構(gòu)成，從所輸入的{(N×B)/S}位內(nèi)的各灰度位數(shù)B的數(shù)據(jù)群，進(jìn)行數(shù)·模變換，得到1條模擬信號(hào)，由此全電路輸出(N/S)條(位)模擬信號(hào)數(shù)據(jù)。即{(N×B)/S}個(gè)鎖存電路105的B個(gè)輸出，輸入給對(duì)應(yīng)的一個(gè)DAC106，從DAC106輸出對(duì)應(yīng)于灰度數(shù)據(jù)的模擬電壓信號(hào)。
DAC106的(N/B)條(位)模擬數(shù)據(jù)信號(hào)，在選擇器電路107上根據(jù)選擇信號(hào)，按塊分割S分割的時(shí)間，依次選擇每個(gè)輸出，向S條(在圖2中S＝4)數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。
結(jié)果是，可向N條數(shù)據(jù)線供給數(shù)據(jù)信號(hào)。
每當(dāng)M條的各數(shù)據(jù)線被掃描時(shí)，從存儲(chǔ)器111依次讀出對(duì)應(yīng)的數(shù)據(jù)，向顯示單元110寫(xiě)入進(jìn)行顯示。實(shí)施例2下面對(duì)本發(fā)明的第2實(shí)施例進(jìn)行說(shuō)明。圖5表示本發(fā)明第2實(shí)施例的構(gòu)成圖。如圖5所示，本發(fā)明的第2實(shí)施例由系統(tǒng)端電路基板103、控制器IC102、及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接。控制器IC102包括控制器113、存儲(chǔ)器111、及輸出緩沖器112，與系統(tǒng)電路基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106、選擇器電路107、及顯示單元110，與控制器IC102相連接。電平移位器電路104、鎖存電路105、DAC電路106、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110的列一側(cè)。
本實(shí)施例與上述第1實(shí)施例不同，電平移位器/定時(shí)緩沖器108及掃描電路109將顯示單元110夾在中間，配置在相對(duì)的兩側(cè)?？山档蛼呙桦娐?09的柵極驅(qū)動(dòng)器的驅(qū)動(dòng)能力、及消除柵極線兩端間的延遲。
本實(shí)施例在顯示單元上以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇電路107與顯示單元110的列一側(cè)輸入數(shù)相同有N輸出。在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位進(jìn)行塊分割數(shù)S數(shù)量分割的{(N×B)/S}位數(shù)量的電路。電平移位器104及鎖存電路105與輸出緩沖器112相同，有{(N×B)/S}位數(shù)的電路。DAC電路106由(N/S)電路構(gòu)成。實(shí)施例3下面對(duì)本發(fā)明的第3實(shí)施例進(jìn)行說(shuō)明。圖6表示本發(fā)明第3實(shí)施例的構(gòu)成圖。在圖6中，本發(fā)明的第3實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移動(dòng)器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106、選擇器電路107及顯示單元110，與控制器IC102相連接。鎖存電路105、電平移位器104、DAC電路106、選擇器電路107按該順序排列，選擇器電路107連接在顯示單元110的列一側(cè)。
即，在本實(shí)施例中，鎖存電路105和電平移位器104的配置，與第1實(shí)施例不同。
本實(shí)施例在顯示單元上以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。
存儲(chǔ)器111有(M×N×B)的容量。
另外，選擇電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位進(jìn)行塊分割數(shù)S數(shù)量的{(N×B)/S}位數(shù)的電路。
電平移位器104和鎖存電路105，與輸出緩沖器112相同，有{(N×B)/S}位數(shù)的電路。DAC電路106由(N×B)電路構(gòu)成。
本實(shí)施例當(dāng)然也可以與第2實(shí)施例同樣，將電平移位器/定時(shí)緩沖器108及掃描電路109配置在顯示單元110的左右兩側(cè)。實(shí)施例4下面對(duì)本發(fā)明的第4實(shí)施例進(jìn)行說(shuō)明。圖7表示本發(fā)明第4實(shí)施例的構(gòu)成圖。在圖7中，本發(fā)明的第4實(shí)施例由系統(tǒng)端電路基板130、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114、與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有定時(shí)緩沖器701、掃描電路109、鎖存電路105、DAC電路106、選擇器電路107及顯示單元110，連接在控制器IC102上。鎖存電路105、DAC電路106、選擇器電路107按此順序排列，選擇電路107連接在顯示單元110的列一側(cè)。
即，本實(shí)施例不存在電平移位器電路104，代替電平移位器/定時(shí)緩沖器108，配置了定時(shí)緩沖器701，這一點(diǎn)與第1和第3實(shí)施例不同。
本實(shí)施例在顯示單元110上以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位進(jìn)行塊分割數(shù)S數(shù)量的{(N×B)/S}位數(shù)的電路。鎖存器電路105與輸出緩沖器112相同，有{(N×B)/S}位數(shù)的電路。DAC電路106由(N×S)電路構(gòu)成。本實(shí)施例與第2實(shí)施例一樣，定時(shí)緩沖器701和掃描電路109當(dāng)然也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例5下面對(duì)本發(fā)明的第5實(shí)施例進(jìn)行說(shuō)明。圖8表示本發(fā)明第5實(shí)施例的構(gòu)成圖。在圖8中，本發(fā)明的第5實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接。控制器IC102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106、選擇器電路107、電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801及顯示單元110，與控制器IC102相連接。電平移位器電路104、鎖存電路105、DAC電路106、電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110的列一側(cè)。
即，在本實(shí)施例中，存在電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801，這一點(diǎn)與第1至第4實(shí)施例不同。
本實(shí)施例在顯示單元上以灰度B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出，在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位進(jìn)行塊分割數(shù)S數(shù)量的{(N×B)/S}位數(shù)的電路。電平移位器104和鎖存電路105，與輸出緩沖器112相同，有{(N×B)/S}位數(shù)的電路。
DAC電路106和電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801由(N/S)電路構(gòu)成。本實(shí)施例與第2實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109當(dāng)然也可以配置在顯示單元110的左右兩側(cè)。
本實(shí)施例與第1至第4實(shí)施例不同，由于具有電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801，可以不用電壓驅(qū)動(dòng)而用電流驅(qū)動(dòng)向顯示器件供給數(shù)據(jù)信號(hào)。
圖9是說(shuō)明本發(fā)明第5實(shí)施例的定時(shí)動(dòng)作的圖。在圖9中，當(dāng)在1水平期間中向顯示裝置基板101輸入數(shù)據(jù)信號(hào)時(shí)，在供給鎖存電路105的鎖存時(shí)鐘信號(hào)的下降沿進(jìn)行鎖存。結(jié)果，鎖存電路105的輸出信號(hào)如圖9所示。該信號(hào)成為對(duì)下個(gè)DAC電路106的輸入信號(hào)。
在DAC電路106中，數(shù)據(jù)信號(hào)進(jìn)行DA變換(數(shù)·模變換)，變?yōu)閷?duì)應(yīng)于各灰度的數(shù)字值的模擬信號(hào)。該DAC輸出信號(hào)由電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801從電壓信號(hào)轉(zhuǎn)換為電流信號(hào)。
選擇器控制信號(hào)，與塊分割數(shù)S(圖9中S＝4)量的布線相對(duì)，控制用脈沖按圖9所示依次進(jìn)行掃描。
當(dāng)向選擇器電路107輸入該選擇器控制信號(hào)時(shí)，從電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801的輸出信號(hào)中依次選擇信號(hào)，分離成塊分割數(shù)S數(shù)量的信號(hào)，傳輸給條數(shù)為塊分割數(shù)S的信號(hào)線群的各信號(hào)線。
這樣的信號(hào)線群通過(guò)(N/S)個(gè)及全部并行供給信號(hào)，可以實(shí)現(xiàn)在1水平期間中向N條信號(hào)線供給信號(hào)。
柵極信號(hào)在1水平期間保持高電平，除此之外期間為低電平。這樣的柵極信號(hào)依次被掃描，對(duì)M條的各柵極線供給柵極信號(hào)。
本實(shí)施例通過(guò)圖8及圖9的構(gòu)成，可以通過(guò)M行N列的電流信號(hào)對(duì)顯示單元110進(jìn)行顯示。對(duì)M行N列的顯示單元的數(shù)據(jù)信號(hào)為數(shù)字信號(hào)，根據(jù)數(shù)字灰度的位數(shù)B，(M×N×B)位的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器111中。在輸出緩沖器112中，由于按M條的每個(gè)柵極掃描線分割成塊分割數(shù)S進(jìn)行輸出，所以以{(N×B)/S}位傳輸數(shù)據(jù)。結(jié)果，與現(xiàn)有的傳輸方法相比，可以以慢的傳輸速度傳輸數(shù)據(jù)。
所傳輸?shù)臄?shù)據(jù)信號(hào)由電平移位電路104進(jìn)行從低電壓值的輸入數(shù)據(jù)向高電壓值的升壓。通過(guò)該電平移位電路104，不需要用高電壓進(jìn)行數(shù)據(jù)傳輸，所以消耗功率大為降低。鎖存電路105如圖9中所示，對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存。該電平移位電路104和鎖存電路105，與從輸出緩沖器112所傳輸?shù)奈粩?shù)相同，以{(N×B)/S}位進(jìn)行處理。DAC電路106由(N/S)電路構(gòu)成，從所輸入的{(N×B)/S}位內(nèi)各灰度位數(shù)B的數(shù)據(jù)群，進(jìn)行數(shù)·模變換，得到1位的模擬信號(hào)，從而全電路輸出(N/S)的模擬信號(hào)數(shù)據(jù)。
該(N/S)的模擬數(shù)據(jù)信號(hào)，通過(guò)下個(gè)電壓—電流變換電路/輸出緩沖器801從電壓值變換為電流值。該信號(hào)在下個(gè)選擇器電路107上，以每1位分割為塊分割數(shù)S的時(shí)間，依次向所選擇的S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。
結(jié)果，可向N條數(shù)據(jù)線供給數(shù)據(jù)信號(hào)(1行量)。每當(dāng)掃描M條的各柵極線時(shí)，從存儲(chǔ)器111依次進(jìn)行數(shù)據(jù)的讀出，并向顯示單元111進(jìn)行寫(xiě)入。實(shí)施例6下面對(duì)本發(fā)明的第6實(shí)施例進(jìn)行說(shuō)明。圖10表示本發(fā)明第6實(shí)施例的構(gòu)成圖。在圖10中，本發(fā)明的第6實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接。控制器IC102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、選擇器電路107、解碼器電路1001、電流輸出緩沖器1002及顯示單元110，連接在控制器IC102上。電平移位器電路104、鎖存電路105、解碼器電路1001、電流輸出緩沖器1002、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110的列一側(cè)。
即，在本實(shí)施例中，不存在DAC電路106，而存在解碼器電路1001、電流輸出緩沖器1002，這一點(diǎn)與第1至第5實(shí)施例不同。電流輸出緩沖器1002是輸出電流可變型，輸出對(duì)應(yīng)于解碼器電路1001解碼結(jié)果的電流。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S數(shù)量分割的{(N×B)/S}位數(shù)的電路。電平移位器104及鎖存電路105，與輸出緩沖器112相同，有{(N×B)/S}位數(shù)的電路。解碼器電路1001及電流輸出緩沖器1002由(N/S)電路構(gòu)成。本實(shí)施例和第2實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109當(dāng)然也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例7下面對(duì)本發(fā)明的第7實(shí)施例進(jìn)行說(shuō)明。圖11表示本發(fā)明第7實(shí)施例的構(gòu)成圖。在圖11中，本發(fā)明的第7實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接。控制器IC102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。
顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、選擇器電路106及顯示單元110，連接在控制器IC102上。電平移位器電路104、鎖存電路105、DAC電路106按此順序排列，DAC電路106連接在顯示單元110的列一側(cè)。本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量，另外DAC電路106具有顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中有相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位數(shù)的電路。電平移位器104及鎖存電路105，與輸出緩沖器112相同，有(N×B)位數(shù)的電路。
即，在本實(shí)施例中，不存在選擇器電路107、及不進(jìn)行塊分割，這一點(diǎn)與第1至第6實(shí)施例不同。本實(shí)施例與第2實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。
圖12是為了說(shuō)明本發(fā)明的第7實(shí)施例的定時(shí)動(dòng)作的圖。根據(jù)圖12，當(dāng)在1水平期間向顯示裝置基板101輸入數(shù)據(jù)信號(hào)時(shí)，在供給鎖存電路105的鎖存時(shí)鐘信號(hào)下降沿進(jìn)行鎖存。
結(jié)果，鎖存電路105的輸出信號(hào)如圖12所示。該信號(hào)成為向下個(gè)DAC電路106的輸入信號(hào)。在DAC電路106上各數(shù)據(jù)信號(hào)進(jìn)行DA變換(數(shù)·模變換)，變?yōu)閷?duì)應(yīng)于各灰度數(shù)字值的模擬信號(hào)。DAC輸出信號(hào)直接傳輸給各數(shù)據(jù)信號(hào)線。
柵極信號(hào)在1水平期間保持高電平，其余期間是低電平。這樣的柵極信號(hào)依次掃描，對(duì)M條的各柵極線供給柵極信號(hào)。
在本實(shí)施例中，通過(guò)圖11及圖12的構(gòu)成，可以對(duì)M行N列的顯示單元110進(jìn)行顯示。對(duì)M行N列顯示單元的數(shù)據(jù)信號(hào)為數(shù)字信號(hào)，根據(jù)數(shù)字灰度的位數(shù)B，在存儲(chǔ)器111中存儲(chǔ)(M×N×B)位數(shù)據(jù)。在輸出緩沖器112中由于對(duì)M條的每個(gè)柵極掃描線輸出，所以能以(N×B)位傳輸數(shù)據(jù)。結(jié)果，與現(xiàn)有的傳輸方法相比，可以用慢的傳輸速度傳輸數(shù)據(jù)。傳輸?shù)臄?shù)據(jù)信號(hào)，由電平移位電路104進(jìn)行從低電壓值的輸入數(shù)據(jù)向高電壓值的升壓。通過(guò)該電平移位電路104，不需用高電壓進(jìn)行數(shù)據(jù)傳輸，所以消耗功率大為降低。
在鎖存電路105中，如圖12中所示，對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存。該電平移位電路104及鎖存電路105，與從輸出緩沖器112所傳輸?shù)奈粩?shù)相同，以(N×B)位進(jìn)行處理。DAC電路106由N電路構(gòu)成，從輸入的(N×B)位內(nèi)各灰度位數(shù)B的數(shù)據(jù)群進(jìn)行數(shù)·模變換，得到1位的模擬信號(hào)，從而在全電路上輸出N位的模擬信號(hào)數(shù)據(jù)。該N位的模擬數(shù)據(jù)信號(hào)直接供給N條數(shù)據(jù)線，進(jìn)行數(shù)據(jù)信號(hào)的供給。當(dāng)M條的各柵極線進(jìn)行掃描時(shí)，從存儲(chǔ)器111依次進(jìn)行數(shù)據(jù)的讀出，并向顯示單元110進(jìn)行寫(xiě)入。實(shí)施例8下面對(duì)本發(fā)明的第8實(shí)施例進(jìn)行說(shuō)明。圖13表示本發(fā)明第8實(shí)施例的構(gòu)成圖。根據(jù)圖13，本發(fā)明的第8實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111及輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106及顯示單元110，連接在控制器IC102上。鎖存電路105、電平移位器電路104、DAC電路106按此順序排列，DAC電路106連接在顯示單元110的列一側(cè)。
即，在本實(shí)施例中，鎖存電路105和電平移位器104的配置與第7實(shí)施例不同。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，DAC電路106具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中，有相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位數(shù)的電路。電平移位器104及鎖存電路105，與輸出緩沖器112相同有(N×B)位數(shù)的電路。
即，在本實(shí)施例中，不存在選擇器電路107和不進(jìn)行塊分割，這一點(diǎn)和第7實(shí)施例一樣，與第1至第6實(shí)施例不同。本實(shí)施例與第2實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例9下面對(duì)本發(fā)明的第9實(shí)施例進(jìn)行說(shuō)明。圖14表示本發(fā)明第9實(shí)施例的構(gòu)成圖。根據(jù)圖14，本發(fā)明的第9實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111及輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有定時(shí)緩沖器401、掃描電路109、鎖存電路105、DAC電路106及顯示單元110，連接在控制器1C102上。
鎖存電路105、DAC電路106按此順序排列，N個(gè)DAC電路106連接在顯示單元110的列一側(cè)。即，在本實(shí)施例中不存在電平移位器電路104，代替電平移位器/定時(shí)緩沖器108，配置了定時(shí)緩沖器401，這一點(diǎn)與第7及第8實(shí)施例不同。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，DAC電路106與顯示單元110的列一側(cè)輸入數(shù)相同有N輸山。
在輸出緩沖器112中，設(shè)置相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位數(shù)的電路。在鎖存電路105中，與輸出緩沖器112相同，設(shè)置了(N×B)位數(shù)的電路。
即，在本實(shí)施例中，不存在選擇器電路107及不進(jìn)行塊分割這一點(diǎn)與第7實(shí)施例一樣，與第1至第6實(shí)施例不同。本實(shí)施例也與第2實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例10下面對(duì)本發(fā)明的第10實(shí)施例進(jìn)行說(shuō)明。圖15表示本發(fā)明第10實(shí)施例的構(gòu)成圖。在圖15中，本發(fā)明的第10實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106、電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801及顯示單元110，連接在控制器IC102上。電平移位器電路104、鎖存電路105、DAC電路106、電壓—電流轉(zhuǎn)換電路/電流輸入緩沖器801按此順序排列，電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801連接在顯示單元110的列一側(cè)。
本發(fā)明在顯示單元上以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位容量。電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801具有與顯示器110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中有相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位數(shù)的電路。電平移位器104及鎖存電路105，與輸出緩沖器112相同，有(N×B)位數(shù)的電路。DAC電路106由N電路構(gòu)成。
即，在本實(shí)施例中，不存在選擇器電路107和不進(jìn)行塊分割這一點(diǎn)，與第5實(shí)施例不同。本實(shí)施例與第2實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。
圖16是為了說(shuō)明本發(fā)明的第10實(shí)施例的定時(shí)動(dòng)作的圖。根據(jù)圖16，當(dāng)在1水平期間向顯示裝置基板101輸入數(shù)據(jù)信號(hào)時(shí)，在供給鎖存電路105的鎖存時(shí)鐘信號(hào)下降沿進(jìn)行鎖存。結(jié)果，鎖存電路105的輸出信號(hào)如圖16所示。該信號(hào)成為下個(gè)DAC電路106的輸入信號(hào)。通過(guò)DAC電路，各數(shù)據(jù)信號(hào)進(jìn)行DA變換(數(shù)·模變換)，變?yōu)閷?duì)應(yīng)于各灰度數(shù)字值的模擬信號(hào)。該DAC輸出信號(hào)是電壓信號(hào)，但通過(guò)電壓—電流轉(zhuǎn)換電路·電流輸出緩沖器801轉(zhuǎn)換為電流輸出信號(hào)。該電流輸出信號(hào)直接傳輸給各數(shù)據(jù)信號(hào)線。柵極信號(hào)在1水平期間內(nèi)保持高電平，其余期間是低電平。這樣的柵極信號(hào)依次掃描，對(duì)M條的各柵極線供給柵極信號(hào)。
在本實(shí)施例中，通過(guò)圖15及圖16的構(gòu)成，可以對(duì)M行N列的顯示單元110進(jìn)行顯示。對(duì)M行N列顯示單元的數(shù)據(jù)信號(hào)為數(shù)字信號(hào)，根據(jù)數(shù)字灰度的位數(shù)B，在存儲(chǔ)器111中存儲(chǔ)(M×N×B)位的數(shù)據(jù)。在輸出緩沖器112中由于對(duì)M條的每個(gè)柵極掃描線進(jìn)行輸出，所以以(N×B)位傳輸數(shù)據(jù)。結(jié)果，與現(xiàn)有的傳輸方法相比，可以用慢的傳輸速度傳輸數(shù)據(jù)。傳輸?shù)臄?shù)據(jù)信號(hào)由電平移位電路104進(jìn)行從低電壓值的輸入數(shù)據(jù)向高電壓值的升壓。通過(guò)該電平移位電路，由于不需用高電壓傳輸數(shù)據(jù)，所以消耗功率大為降低。
在鎖存電路105中，如圖16中所示對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存。該電平移位電路104及鎖存電路105，與從輸出緩沖器112所傳輸?shù)奈粩?shù)相同，以(N×B)位進(jìn)行處理。
DAC電路106由N電路構(gòu)成，從輸入的(N×B)位內(nèi)各灰度位數(shù)B的數(shù)據(jù)群進(jìn)行數(shù)·模變換，得到1位的模擬信號(hào)，從而在全電路輸出N位的模擬信號(hào)數(shù)據(jù)。該N位的模擬數(shù)據(jù)信號(hào)由電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801從電壓信號(hào)轉(zhuǎn)換為電流信號(hào)。該N位的模擬電流信號(hào)直接供給N條數(shù)據(jù)線，進(jìn)行數(shù)據(jù)信號(hào)的供給。每當(dāng)M條的各柵極線掃描時(shí)，從存儲(chǔ)器111依次讀出數(shù)據(jù)，向顯示單元110寫(xiě)入。實(shí)施例11下面對(duì)本發(fā)明的第11實(shí)施例進(jìn)行說(shuō)明。圖17表示本發(fā)明第11實(shí)施例的構(gòu)成圖。根據(jù)圖17，本發(fā)明的第11實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、解碼器電路1001、電流輸出緩沖器1002及顯示單元110，連接在控制器IC102上。電平移位器電路104、鎖存電路105、輸入B個(gè)鎖存電路105的輸出的解碼器電路1001、輸入解碼電路1001的輸出并根據(jù)解碼結(jié)果輸出電流值的電流輸出緩沖器1002按此順序排列，電流輸出器1002連接在顯示單元110的列一側(cè)。本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位容量。另外，電流輸出緩沖器1002具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中有相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位數(shù)的電路。電平移位器104及鎖存電路105，與輸出緩沖器112相同，有(N×B)位數(shù)的電路。解碼器電路1001由N電路構(gòu)成。
即，在本實(shí)施例中，不存在選擇器電路107和不進(jìn)行塊分割這一點(diǎn)與第6實(shí)施例不同。本實(shí)施例也與第2實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例12下面對(duì)本發(fā)明的第12實(shí)施例進(jìn)行說(shuō)明。圖18表示本發(fā)明第12實(shí)施例的構(gòu)成圖。根據(jù)圖18，本發(fā)明的第12實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106、選擇器電路107、串行/并行轉(zhuǎn)換電路1801及顯示單元110，連接在控制器IC102上。電平移位器電路104、串行/并行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112上，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量(N×B)位按塊分割數(shù)S的數(shù)量及串行/并行相展開(kāi)數(shù)P分割的{(N×B)/(P×S)}位數(shù)的電路。電平移位器104與輸出緩沖器112相同，有{(N×B)/(P×S)}位數(shù)的電路。鎖存電路105有{(N×B)/S}位數(shù)的電路。DAC電路106由(N×S)電路構(gòu)成。
在本實(shí)施例中，設(shè)置串行/并行轉(zhuǎn)換電路1801，各電路的位數(shù)不同，這一點(diǎn)與其他的實(shí)施例不同。
圖19是為了說(shuō)本發(fā)明第12實(shí)施例的定時(shí)動(dòng)作的圖。根據(jù)圖19，當(dāng)在1水平期間向顯示裝置基板101輸入數(shù)據(jù)時(shí)，通過(guò)串行/并行轉(zhuǎn)換電路1801，變?yōu)檎归_(kāi)成串行/并行展開(kāi)數(shù)P(此處P＝2)的信號(hào)。
該P(yáng)相展開(kāi)在串行/并行轉(zhuǎn)換電路(以下簡(jiǎn)寫(xiě)為“S/P轉(zhuǎn)換電路”)1801中，通過(guò)S/P轉(zhuǎn)換電路控制信號(hào)進(jìn)行控制。S/P轉(zhuǎn)換電路控制信號(hào)從電平移位器/定時(shí)緩沖器108供給S/P轉(zhuǎn)換電路1801。
在圖19的例子中，在S/P轉(zhuǎn)換電路控制信號(hào)的奇數(shù)(偶數(shù))脈沖下降沿，對(duì)輸入數(shù)據(jù)信號(hào)的奇數(shù)數(shù)據(jù)進(jìn)行鎖存，生成S/P轉(zhuǎn)換電路輸出A。另一方面，在S/P轉(zhuǎn)換電路控制信號(hào)的偶數(shù)(奇數(shù))脈沖下降沿，對(duì)輸入數(shù)據(jù)信號(hào)的偶數(shù)數(shù)據(jù)進(jìn)行鎖存，生成S/P轉(zhuǎn)換電路輸出B。當(dāng)展開(kāi)數(shù)P在3以上時(shí)，在每個(gè)P的倍數(shù)對(duì)數(shù)據(jù)信號(hào)進(jìn)行展開(kāi)。然后在供給鎖存電路105的鎖存時(shí)鐘信號(hào)的下降沿進(jìn)行鎖存。結(jié)果，鎖存電路105的輸出信號(hào)如圖所示。該信號(hào)成為對(duì)下個(gè)DAC電路106的輸入信號(hào)。在DAC電路上，各數(shù)據(jù)信號(hào)進(jìn)行DA變換(數(shù)·模變換)，成為對(duì)應(yīng)于各灰度數(shù)字值的模擬信號(hào)。
作為選擇器控制信號(hào)，對(duì)于塊分割數(shù)S(在圖19中S＝4)量的布線，如圖19所示，掃描控制脈沖依次進(jìn)行掃描。當(dāng)將該選擇器控制信號(hào)輸入到選擇器電路107時(shí)，從DAC輸出信號(hào)中依次選擇信號(hào)，分離成塊分割數(shù)S數(shù)量的信號(hào)，傳輸給條數(shù)為塊分割數(shù)S的信號(hào)線群的各信號(hào)線。
這樣的信號(hào)線群排列(N/S)個(gè)且全部并行供給信號(hào)，由此可以實(shí)現(xiàn)在1水平期間向N條信號(hào)線供給信號(hào)。柵極信號(hào)在1水平期間內(nèi)保持高電平，其余期間是低電平。這樣的柵極信號(hào)依次掃描，可以對(duì)M條的各柵極線供給柵極信號(hào)。
本實(shí)施例通過(guò)圖18及圖19的構(gòu)成，可以對(duì)M行N列的顯示單元110進(jìn)行顯示，對(duì)M行N列的顯示單元的數(shù)據(jù)信號(hào)為數(shù)字信號(hào)，根據(jù)數(shù)字灰度位數(shù)B，在存儲(chǔ)器111中存儲(chǔ)(M×N×B)位的數(shù)據(jù)。輸出緩沖器112。由于在每個(gè)M條的柵極掃描線上，分割成塊分割數(shù)S，且分離成串行/并行相展開(kāi)數(shù)P后進(jìn)行輸出，所以以{(N×B)/(P×S)}位進(jìn)行數(shù)據(jù)傳輸。
結(jié)果，與現(xiàn)有的傳輸方法相比，可以用慢的傳輸速度傳輸數(shù)據(jù)。所傳輸?shù)臄?shù)據(jù)信號(hào)，通過(guò)電平移位電路104，進(jìn)行從低電壓的輸入數(shù)據(jù)向高電壓值的升壓。通過(guò)該電平移位電路，由于不需要用高電壓傳輸數(shù)據(jù)，所以消耗功率大為降低。在串行/并行轉(zhuǎn)換電路1801上，如圖19中所示，展開(kāi)為串行/并行相開(kāi)展數(shù)P(此處P＝2)的輸出信號(hào)。該電平移位電路104及串行/并行轉(zhuǎn)換電路1801，與從輸出緩沖器112所傳輸?shù)奈粩?shù)相同，以{(N×B)/(P×S)}位進(jìn)行處理。
在鎖存電路105中，如圖19中所示對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存。該鎖存電路105通過(guò)串行/并行轉(zhuǎn)換，成為P倍的位數(shù)，以{(N×B)/(P×S)}位進(jìn)行處理。DAC電路106由(N/S)電路構(gòu)成，從所輸入的{(N×B)/S}}位內(nèi)各灰度位數(shù)B的數(shù)據(jù)群進(jìn)行數(shù)·模變換，得到1位的模擬信號(hào)，在全電路輸出(N/S)位的模擬信號(hào)數(shù)據(jù)。該(N/S)位的模擬數(shù)據(jù)信號(hào)在下個(gè)選擇電路107上，以每1位分割為塊分割數(shù)S的時(shí)間依次進(jìn)行選擇，向數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。結(jié)果，對(duì)N條數(shù)據(jù)線進(jìn)行數(shù)據(jù)信號(hào)的供給。每當(dāng)掃描M條各柵極線時(shí)，從存儲(chǔ)器111依次進(jìn)行數(shù)據(jù)的讀出，并向顯示單元110進(jìn)行寫(xiě)入。
在本實(shí)施例中，在S/P轉(zhuǎn)換電路控制信號(hào)的下降沿進(jìn)行鎖存，但是也可以在上升沿進(jìn)行鎖存。另外，也可以在下降(上升)沿對(duì)數(shù)據(jù)A進(jìn)行鎖存，而在上升(下降)沿對(duì)輸出B進(jìn)行鎖存。這樣構(gòu)成時(shí)，S/P轉(zhuǎn)換電路控制信號(hào)可以利用圖19的S/P轉(zhuǎn)換電路控制信號(hào)的2倍周期的波形。實(shí)施例13下面對(duì)本發(fā)明的第13實(shí)施例進(jìn)行說(shuō)明。圖20表示本發(fā)明第13實(shí)施例的構(gòu)成圖。根據(jù)圖20，本發(fā)明的第13實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106、選擇器電路107、串行/并行轉(zhuǎn)換電路1801及顯示單元110，連接在控制器IC102上。電平移位器電路104、串行/并行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110的列一側(cè)。
本實(shí)施例與第12實(shí)施例不同，電平移位器/定時(shí)緩沖器108及掃描電路配置在顯示單元110的左右兩側(cè)。本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位分割為塊分割數(shù)S及串行/并行相展開(kāi)數(shù)P的{(N×B)/(P×S)}位數(shù)的電路。電平移位器104與輸出緩沖器112相同，有{(N×B)/(P×S)}位數(shù)的電路，鎖存電路105有{(N×B)/S}位數(shù)的電路。DAC電路106由(N/S)電路構(gòu)成。實(shí)施例14
下面對(duì)本發(fā)明的第14實(shí)施例進(jìn)行說(shuō)明。圖21表示本發(fā)明第14實(shí)施例的構(gòu)成圖。根據(jù)圖21，本發(fā)明的第14實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106、選擇器電路107、串行/并行轉(zhuǎn)換電路1801及顯示單元110，連接在控制器IC102上。電平移位器電路1801、鎖存電路105、電平移位器104、DAC電路106、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110的列一側(cè)。
本實(shí)施例在顯示單元110上以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位分割為塊分割數(shù)S及串行/并行相展開(kāi)數(shù)P的{(N×B)/(P×S)}位數(shù)的電路。
電平移位器104及鎖存電路105由于在串行/并行轉(zhuǎn)換后配置，所以有比輸出緩沖器的個(gè)數(shù)多P倍的{(N/B)/S}位數(shù)量的電路。
DAC電路106由(N/S)電路構(gòu)成。
在本實(shí)施例中，串行/并行轉(zhuǎn)換電路1801、電平移位器104及鎖存電路105的配置順序及電路數(shù)，與第12、第13實(shí)施例不同。本實(shí)施例與第13實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例15
下面對(duì)本發(fā)明的第15實(shí)施例進(jìn)行說(shuō)明。圖22表示本發(fā)明第15實(shí)施例的構(gòu)成圖。根據(jù)圖22，本發(fā)明的第15實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接。控制器IC102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有定時(shí)緩沖器401、掃描電路109、鎖存電路105、DAC電路106、選擇器電路107、串行/并行轉(zhuǎn)換電路1801及顯示單元110，連接在控制器IC102上。串行/并行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110的列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量(N×B)位分割為塊分割數(shù)S及串行/并行相展開(kāi)數(shù)P的{(N×B)/(P×S)}位數(shù)的電路。鎖存電路105由于在串行/并行轉(zhuǎn)換后配置，所以比輸出緩沖器數(shù)多P倍，有{(N/B)/S}位數(shù)的電路。DAC電路106由(N/S)電路構(gòu)成。
在本實(shí)施例中，不存在電平移位器104，代替電平移位器/定時(shí)緩沖器108的是配置定時(shí)緩沖器401，這一點(diǎn)與第12及第14實(shí)施例不同。本實(shí)施例與第2實(shí)施例一樣，定時(shí)緩沖器401及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例16下面對(duì)本發(fā)明的第16實(shí)施例進(jìn)行說(shuō)明。圖23表示本發(fā)明第16實(shí)施例的構(gòu)成圖。根據(jù)圖23，本發(fā)明的第16實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106、選擇器電路107、串行/并行轉(zhuǎn)換電路1801、電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801及顯示單元110，連接在控制器IC102上。電平移位器電路104、串行/并行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106、電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112上，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量(N×B)位分割為塊分割數(shù)S的數(shù)量及串行/并行相展開(kāi)數(shù)P分割的{(N×B)/(P×S)}位數(shù)的電路。
電平移位器104與輸出緩沖器112相同，有{(N×B)/(P×S)}位數(shù)的電路。
鎖存電路105有{(N×B)/S}位數(shù)的電路。DAC電路106及電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801由(N×S)電路構(gòu)成。
在本實(shí)施例中存在電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801，這一點(diǎn)與其他實(shí)施例不同。本實(shí)施例與第13實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。
圖24是為了說(shuō)本發(fā)明第16實(shí)施例的定時(shí)動(dòng)作的圖。根據(jù)圖24，當(dāng)在1水平期間向顯示裝置基板101輸入數(shù)據(jù)信號(hào)時(shí)，通過(guò)串行/并行轉(zhuǎn)換電路1801，展開(kāi)為串行/并行展開(kāi)數(shù)P(此處P＝2)的信號(hào)。該展開(kāi)在串行/并行轉(zhuǎn)換電路(以下簡(jiǎn)寫(xiě)稱“S/P轉(zhuǎn)換電路”)1801上由S/P轉(zhuǎn)換電路控制信號(hào)進(jìn)行控制。
在圖24的例子中，在S/P轉(zhuǎn)換電路控制信號(hào)的奇數(shù)(偶數(shù))脈沖下降沿，對(duì)輸入數(shù)據(jù)信號(hào)的奇數(shù)數(shù)據(jù)進(jìn)行鎖存，生成S/P轉(zhuǎn)換電路輸出A。另一方面，在S/P轉(zhuǎn)換電路控制信號(hào)的偶數(shù)(奇數(shù))脈沖的下降沿，對(duì)輸入數(shù)據(jù)信號(hào)的偶數(shù)數(shù)據(jù)進(jìn)行鎖存，生成S/P轉(zhuǎn)換電路1801的輸出B。
當(dāng)展開(kāi)數(shù)P在3以上時(shí)，將數(shù)據(jù)信號(hào)在每個(gè)P的倍數(shù)進(jìn)行展開(kāi)。
然后在供給鎖存電路105的鎖存時(shí)鐘信號(hào)的下降沿進(jìn)行鎖存。
結(jié)果，鎖存電路105的輸出信號(hào)如圖24所示。該信號(hào)成為對(duì)下個(gè)DAC電路106的輸入信號(hào)。
在DAC電路106上，數(shù)據(jù)信號(hào)進(jìn)行DA變換(數(shù)·模變換)，成為對(duì)應(yīng)于各灰度數(shù)字值的模擬信號(hào)。該DAC輸出信號(hào)由電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801從電壓信號(hào)轉(zhuǎn)換為電流信號(hào)。作為選擇器控制信號(hào)，對(duì)塊分割數(shù)S(圖24中S＝4)量的配線，控制用脈沖如圖24所示，依次進(jìn)行掃描。
當(dāng)將該選擇器控制信號(hào)輸入到選擇器電路107時(shí)，從DAC輸出信號(hào)中依次選擇信號(hào)，分離成塊分割數(shù)S數(shù)量的信號(hào)，傳輸?shù)綏l數(shù)是塊分割數(shù)S的信號(hào)線群的各信號(hào)線。這樣的信號(hào)線群排列(N/S)個(gè)并全部并行供給信號(hào)，由此可以實(shí)現(xiàn)在1水平期間向N條信號(hào)線供給信號(hào)。柵極信號(hào)在1水平期間內(nèi)保持高電平，其余期間是低電平。這樣的柵極信號(hào)依次掃描，對(duì)M條的各柵極線供給柵極信號(hào)。
在本實(shí)施例中，通過(guò)圖23及圖24的構(gòu)成，可以對(duì)M行N列的顯示單元110進(jìn)行顯示，對(duì)M行N列的顯示單元110的數(shù)據(jù)信號(hào)為數(shù)字信號(hào)，根據(jù)數(shù)字灰度的位數(shù)B，在存儲(chǔ)器111中存儲(chǔ)(M×N×B)位的數(shù)據(jù)。
在輸出緩沖器112中，將M條的每個(gè)柵極掃描線分割成塊分割數(shù)S，而且由于分離為串行/并行相展開(kāi)數(shù)P后進(jìn)行輸出，所以可以以{(N×B)/(P×S)}位傳輸數(shù)據(jù)。結(jié)果，與現(xiàn)有的傳輸方法相比，可以用慢的傳輸速度傳輸數(shù)據(jù)。
所傳輸?shù)臄?shù)據(jù)信號(hào)由電平移位電路104進(jìn)行從低電壓的輸入數(shù)據(jù)向高電壓值的升壓。通過(guò)該電平移位電路104，由于不需要用高電壓傳輸數(shù)據(jù)，所以消耗功率大為降低。
在串行/并行轉(zhuǎn)換電路1801中，如圖24中所示，展開(kāi)為串行/并行相開(kāi)展數(shù)P(此處P＝2)的輸出信號(hào)。該電平移位電路104及串行/并行轉(zhuǎn)換電路1801，與從輸出緩沖器112所傳輸?shù)奈粩?shù)相同，以{(N×B)/(P×S)}位進(jìn)行處理。
在鎖存電路105中，如圖24中所示對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存。該鎖存電路105通過(guò)串行/并行轉(zhuǎn)換，成為P倍的位數(shù)，以{(N×B)/S}位進(jìn)行處理。
DAC電路106由(N/S)電路構(gòu)成，從所輸入的{(N×B)/S}位內(nèi)各灰度位數(shù)B的數(shù)據(jù)群進(jìn)行數(shù)·模變換，得到1位的模擬信號(hào)，在全電路上輸出(N/S)位的模擬信號(hào)數(shù)據(jù)。
該(N/S)位的模擬數(shù)據(jù)信號(hào)，通過(guò)電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801，從電壓信號(hào)轉(zhuǎn)換成電流信號(hào)。該(N/S)位的模擬電流信號(hào)，在下一個(gè)選擇器電路107中，以每1位分割為塊分割數(shù)S的時(shí)間依次進(jìn)行選擇，向S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。結(jié)果，可向N條數(shù)據(jù)線供給數(shù)據(jù)信號(hào)。
每當(dāng)M條的各柵極線掃描時(shí)，從存儲(chǔ)器111依次讀出數(shù)據(jù)，并向顯示單元110進(jìn)行寫(xiě)入。
在本實(shí)施例中，在S/P轉(zhuǎn)換電路控制信號(hào)的下降沿進(jìn)行鎖存，但是也可以在上升沿進(jìn)行鎖存。另外，也可以在下降(上升)沿對(duì)輸出A進(jìn)行鎖存，而在上升(下降)沿對(duì)輸出B進(jìn)行鎖存。該構(gòu)成時(shí)，S/P轉(zhuǎn)換電路控制信號(hào)可以利用圖24的S/P轉(zhuǎn)換電路控制信號(hào)的2倍周期的波形。實(shí)施例17下面對(duì)本發(fā)明的第17實(shí)施例進(jìn)行說(shuō)明。圖25表示本發(fā)明第17實(shí)施例的構(gòu)成圖。根據(jù)圖25，本發(fā)明的第17實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接。控制器IC102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、解碼器1001、選擇器電路107、串行/并行轉(zhuǎn)換電路1801、電流輸出緩沖器1002及顯示單元110，連接在控制器IC102上。電平移位器電路104、串行/并行轉(zhuǎn)換電路1801、鎖存電路105、解碼器電路1001、電流輸出緩沖器1002、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110的列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量(N×B)分割塊分割數(shù)S的數(shù)量及串行/并行相展開(kāi)數(shù)P的{(N×B)/(P×S)}位數(shù)的電路。電平移位器104與輸出緩沖器112相同，有{(N×B)/(P×S)}位數(shù)的電路。鎖存電路105有{(N×B)/S}位數(shù)的電路。解碼器電路1001及電流輸出緩沖器1002由(N/S)電路構(gòu)成。
在本實(shí)施例中，存在解碼器電路1001及電流輸出緩沖器1002，這一點(diǎn)與上述的實(shí)施例不同。本實(shí)施例與第13實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例18下面對(duì)本發(fā)明的第18實(shí)施例進(jìn)行說(shuō)明。圖26表示本發(fā)明第18實(shí)施例的構(gòu)成圖。根據(jù)圖26，本發(fā)明的第18實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、DAC電路106、串行/并行轉(zhuǎn)換電路1801及顯示單元110，連接在控制器IC102上。電平移位器電路104、串行/并行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106按此順序排列，DAC電路106連接在顯示單元110的列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。
另外，DAC電路106具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在輸出緩沖器112上，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量(N×B)位分割為串行/并行相展開(kāi)數(shù)P的{(N×B)/P}位數(shù)的電路。電平移位器104，與輸出緩沖器112相同有{(N×B)/P}位數(shù)的電路。鎖存電路105有(N×B)位數(shù)的電路。DAC電路106由N電路構(gòu)成。
在本實(shí)施例中不存在選擇器電路107、各電路的位數(shù)不同，這一點(diǎn)與其他實(shí)施例不同。本實(shí)施例也與第13實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。
圖27是為了說(shuō)本發(fā)明第18實(shí)施例定時(shí)動(dòng)作的圖。根據(jù)圖27，當(dāng)在1水平期間向顯示裝置基板101輸入數(shù)據(jù)信號(hào)時(shí)，通過(guò)串行/并行轉(zhuǎn)換電路1801，展開(kāi)為串行/并行展開(kāi)數(shù)P(此處P＝2)的信號(hào)。該展開(kāi)在串行/并行轉(zhuǎn)換電路(以下簡(jiǎn)稱“S/P轉(zhuǎn)換電路”)1801中，由S/P轉(zhuǎn)換電路控制信號(hào)進(jìn)行控制。
在圖27的例子中，在S/P轉(zhuǎn)換電路控制信號(hào)的奇數(shù)(偶數(shù))脈沖下降沿，對(duì)輸入數(shù)據(jù)信號(hào)的奇數(shù)數(shù)據(jù)進(jìn)行鎖存，生成S/P轉(zhuǎn)換電路輸出A。另一方面，在S/P轉(zhuǎn)換電路控制信號(hào)的偶數(shù)(奇數(shù))脈沖的下降沿，對(duì)輸入數(shù)據(jù)信號(hào)的偶數(shù)數(shù)據(jù)進(jìn)行鎖存，生成S/P轉(zhuǎn)換電路輸出B。當(dāng)展開(kāi)數(shù)P在3以上時(shí)，按每個(gè)P的倍數(shù)展開(kāi)數(shù)據(jù)信號(hào)。然后在供給鎖存電路105的鎖存時(shí)鐘信號(hào)的下降沿進(jìn)行鎖存。結(jié)果，鎖存電路105的輸出信號(hào)如圖所示。該信號(hào)成為對(duì)下個(gè)DAC電路106的輸入信號(hào)。在DAC電路上，各數(shù)據(jù)信號(hào)進(jìn)行DA變換(數(shù)·模變換)，成為對(duì)應(yīng)于各層數(shù)字值的模擬信號(hào)。DAC的輸出信號(hào)直接傳輸給各數(shù)據(jù)信號(hào)線。柵極信號(hào)在1水平期間保持在高電平，其余期間是低電平。這樣的柵極信號(hào)依次掃描，對(duì)M條的各柵極線供給柵極信號(hào)。
本實(shí)施通過(guò)圖26及圖27的構(gòu)成，可以對(duì)M行N列的顯示單元110進(jìn)行顯示，對(duì)M行N列的顯示單元的數(shù)據(jù)信號(hào)為數(shù)字信號(hào)，根據(jù)數(shù)字灰度的位數(shù)B，在存儲(chǔ)器111中存儲(chǔ)(M×N×B)位的數(shù)據(jù)。在輸出緩沖器112上，由于M條的每個(gè)柵極掃描線上分離為串行/并行相展開(kāi)數(shù)P后進(jìn)行輸出，所以可以以{(N×B)/P}}位傳輸數(shù)據(jù)。結(jié)果，與現(xiàn)有的傳輸方法相比，可以用慢的傳輸速度傳輸數(shù)據(jù)。所傳輸?shù)臄?shù)據(jù)信號(hào)由電平移位電路104進(jìn)行從低電壓的輸入數(shù)據(jù)向高電壓值的升壓。通過(guò)該電平移位電路，由于不需要用高電壓傳輸數(shù)據(jù)，所以消耗功率大為降低。
在串行/并行轉(zhuǎn)換電路1801中，如圖27中所示，展開(kāi)為串行/并行相開(kāi)展數(shù)P(此處P＝2)的輸出信號(hào)。該電平移位電路104及串行/并行轉(zhuǎn)換電路1801，與從輸出緩沖器112所傳輸?shù)奈粩?shù)相同，以{(N×B)/P}位進(jìn)行處理。在鎖存電路105中，如圖27中所示對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存。該鎖存電路105通過(guò)串行/并行轉(zhuǎn)換，成為P倍的位數(shù)，以(N×B)位進(jìn)行處理。DAC電路106由N電路構(gòu)成，從所輸入的(N×B)位內(nèi)的各灰度位數(shù)B進(jìn)行數(shù)·模變換，得到1位的模擬信號(hào)，在全電路上輸出N位的模擬信號(hào)數(shù)據(jù)。該N位的模擬數(shù)據(jù)信號(hào)直接供給N條數(shù)據(jù)線。每當(dāng)M條的各柵極線掃描時(shí)，從存儲(chǔ)器111依次讀出數(shù)據(jù)，向顯示單元110進(jìn)行寫(xiě)入。
在本實(shí)施例中，在S/P轉(zhuǎn)換電路控制信號(hào)的下降沿進(jìn)行鎖存，但是也可以在上升沿進(jìn)行鎖存。另外，也可以在下降(上升)沿對(duì)輸出A進(jìn)行鎖存，而在上升(下降)沿對(duì)輸出B進(jìn)行鎖存。該構(gòu)成時(shí)，S/P轉(zhuǎn)換電路控制信號(hào)可以利用圖27的S/P轉(zhuǎn)換電路控制信號(hào)的2倍周期的波形。實(shí)施例19下面對(duì)本發(fā)明的第19實(shí)施例進(jìn)行說(shuō)明。圖28表示本發(fā)明第19實(shí)施例的構(gòu)成圖。根據(jù)圖28，本發(fā)明的第19施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。
此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位/定時(shí)緩沖器108、掃描電路109、串行/并行轉(zhuǎn)換電路1801、電平移位器104、鎖存電路105、DAC電路106及顯示單元110，連接在控制器IC102上。串行/并行轉(zhuǎn)換電路1801、電平移位器電路104、鎖存電路105、DAC電路106按此順序排列，DAC電路106連接在顯示單元110的列一側(cè)。本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，DAC電路106具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。
在輸出緩沖器112中，有相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的{(N×B)/P}位數(shù)的電路。鎖存電路105有(N×B)位數(shù)的電路。DAC電路由N電路構(gòu)成。
在本實(shí)施例中，電平移位器104的排列方法及位數(shù)與第18實(shí)施例不同。本實(shí)施例與第13實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例20下面對(duì)本發(fā)明的第20實(shí)施例進(jìn)行說(shuō)明。圖29表示本發(fā)明第20實(shí)施例的構(gòu)成圖。根據(jù)圖29，本發(fā)明的第20實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有定時(shí)緩沖器401、掃描電路109、串行/并行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106及顯示單元110，連接在控制器IC102上。串行/并行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106按此順序排列，DAC電路106連接在顯示單元110的列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，DAC電路106具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。
在輸出緩沖器112中，有相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的{(N×B)/P}位數(shù)的電路。串行/并行轉(zhuǎn)換電路1801、對(duì)從輸出緩沖器112的串行輸出，接收P次，展開(kāi)為P相(P位并行輸出)，從串行/并行轉(zhuǎn)換電路1801并列輸出(N×B)位。鎖存電路105有(N×B)位數(shù)的電路。DAC電路由N電路構(gòu)成。
在本實(shí)施例中，不存在電平移位器104，代替電平移位器/定時(shí)緩沖器108，配置了定時(shí)緩沖器401，這一點(diǎn)與第18及第19實(shí)施例不同。本實(shí)施例與第13實(shí)施例一樣，定時(shí)緩沖器401及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例21下面對(duì)本發(fā)明的第21實(shí)施例進(jìn)行說(shuō)明。圖30表示本發(fā)明第21實(shí)施例的構(gòu)成圖。根據(jù)圖30，本發(fā)明的第21實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、串行/并行轉(zhuǎn)換電路1801、電平移位器104、鎖存電路105、DAC電路106、電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801及顯示單元110，連接在控制器IC102上。電平移位器電路104、串行/并行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106、電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801按此順序排列，、電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801連接在顯示單元110的列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。
在輸出緩沖器112上，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位按P分割的{(N×B)/P}位數(shù)的電路。電平移位器104，與輸出緩沖器112相同有{(N×B)/P}位數(shù)的電路。接收串行/并行轉(zhuǎn)換電路1801的并行輸出的鎖存電路105，有(N×B)個(gè)電路。DAC電路106及電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801由N電路構(gòu)成。
在本實(shí)施例中，存在電壓—電流轉(zhuǎn)換電路/電流輸山緩沖器801，這一點(diǎn)與其他實(shí)施例不同。本實(shí)施例與第13實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。
圖31是為了說(shuō)本發(fā)明第21實(shí)施例的定時(shí)動(dòng)作的圖。根據(jù)圖31，當(dāng)在1水平期間向顯示裝置基板101輸入數(shù)據(jù)信號(hào)時(shí)，通過(guò)串行/并行轉(zhuǎn)換電路1801，成為按串行/并行展開(kāi)數(shù)P(此處P＝2)展開(kāi)的信號(hào)。
該展開(kāi)在串行/并行轉(zhuǎn)換電路(以下簡(jiǎn)稱“S/P轉(zhuǎn)換電路”)1801中由S/P轉(zhuǎn)換電路控制信號(hào)進(jìn)行控制。在圖31的例子中，在S/P轉(zhuǎn)換電路控制信號(hào)的奇數(shù)(偶數(shù))脈沖的下降沿，對(duì)輸入數(shù)據(jù)信號(hào)的奇數(shù)數(shù)據(jù)進(jìn)行鎖存，生成S/P轉(zhuǎn)換電路輸山A。另一方面，在S/P轉(zhuǎn)換電路控制信號(hào)的偶數(shù)(奇數(shù))脈沖的下降沿，對(duì)輸入數(shù)據(jù)信號(hào)的偶數(shù)數(shù)據(jù)進(jìn)行鎖存，生成S/P轉(zhuǎn)換電路輸出B。當(dāng)展開(kāi)數(shù)在3以上時(shí)，按每個(gè)P的倍數(shù)對(duì)數(shù)據(jù)信號(hào)進(jìn)行展開(kāi)。
然后在供給鎖存電路105的鎖存時(shí)鐘信號(hào)的下降沿進(jìn)行鎖存。結(jié)果，鎖存電路105的輸出信號(hào)如圖所示。該信號(hào)成為對(duì)下個(gè)DAC電路106的輸入信號(hào)。在DAC電路上，各數(shù)據(jù)信號(hào)進(jìn)行DA變換(數(shù)·模變換)，成為對(duì)應(yīng)于各灰度的數(shù)字值的模擬信號(hào)。該DAC輸出信號(hào)為電壓信號(hào)，但通過(guò)電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器801，轉(zhuǎn)換成電流輸山信號(hào)。該電流輸出信號(hào)直接傳輸給各數(shù)據(jù)信號(hào)線。柵極信號(hào)在1水平期間內(nèi)保持在高電平，其余期間是低電平。這樣的柵極信號(hào)依次掃描，對(duì)M條的各柵極線供給柵極信號(hào)。
在本實(shí)施例中，通過(guò)圖30及圖31的構(gòu)成，可以對(duì)M行N列的顯示單元110進(jìn)行顯示。對(duì)M行N列顯示單元的數(shù)據(jù)信號(hào)為數(shù)字信號(hào)，根據(jù)數(shù)字灰度的位數(shù)B，在存儲(chǔ)器111中存儲(chǔ)(M×N×B)位的數(shù)據(jù)。在輸出緩沖器112上，由于在M條的每個(gè)掃描線上分離為串行/并行相展開(kāi)數(shù)P后進(jìn)行輸出，所以以{(N×B)/P}}位傳輸數(shù)據(jù)。結(jié)果，與現(xiàn)有的傳輸方法相比，可以以慢的傳輸速度傳輸數(shù)據(jù)。所傳輸?shù)臄?shù)據(jù)信號(hào)，由電平移位電路104進(jìn)行從低電壓的輸入數(shù)據(jù)向高電壓值的升壓。通過(guò)該電平移位電路104，由于不需要用高電壓傳輸數(shù)據(jù)，所以消耗功率大為降低。在串行/并行轉(zhuǎn)換電路1801中，如圖31中所示，展開(kāi)為串行/并行相開(kāi)展數(shù)P(此處P＝2)的輸出信號(hào)。該電平移位電路104及串行/并行轉(zhuǎn)換電路1801，與從輸出緩沖器112所傳輸?shù)奈粩?shù)相同，以{(N×B)/P}位進(jìn)行處理。
在鎖存電路105中，如圖31中所示對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存。該鎖存電路105，通過(guò)串行/并行轉(zhuǎn)換，成為P倍的位數(shù)，以(N×B)位進(jìn)行處理。DAC電路106由N電路構(gòu)成，從所輸入的(N×B)位內(nèi)的各灰度位數(shù)B的數(shù)據(jù)群進(jìn)行數(shù)·模變換，得到1位的模擬信號(hào)，從而在全電路上輸出N位的模擬信號(hào)數(shù)據(jù)。該N位的模擬數(shù)據(jù)信號(hào)，在N位構(gòu)成的電壓—電流轉(zhuǎn)換電路/電流輸出緩沖器1801中，從電壓信號(hào)轉(zhuǎn)換為電流信號(hào)。該N位的模擬電流數(shù)據(jù)信號(hào)直接供給N條數(shù)據(jù)線。每當(dāng)M條的各柵極線掃描時(shí)，從存儲(chǔ)器111依次讀出數(shù)據(jù)，向顯示單元110進(jìn)行寫(xiě)入。
在本實(shí)施例中，在S/P轉(zhuǎn)換電路控制信號(hào)的下降沿進(jìn)行鎖存，但是也可以在上升沿進(jìn)行鎖存。另外，也可以在下降(上升)沿對(duì)輸出A進(jìn)行鎖存，而在上升(下降)沿對(duì)輸出B進(jìn)行鎖存。該構(gòu)成時(shí)，S/P轉(zhuǎn)換電路控制信號(hào)可以利用圖31的S/P轉(zhuǎn)換電路控制信號(hào)的2倍周期的波形。實(shí)施例22下面對(duì)本發(fā)明的第22實(shí)施例進(jìn)行說(shuō)明。圖32表示本發(fā)明第20實(shí)施例的構(gòu)成圖。根據(jù)圖32，本發(fā)明的第22實(shí)施例由系統(tǒng)端電路基板103、控制器IC102及顯示裝置基板101構(gòu)成。此處系統(tǒng)電路端基板103包括接口電路114，與控制器IC102相連接?？刂破鱅C102包括控制器113、存儲(chǔ)器111、輸出緩沖器112，與系統(tǒng)電路端基板103及顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有電平移位器/定時(shí)緩沖器108、掃描電路109、電平移位器104、鎖存電路105、串行/并行轉(zhuǎn)換電路1801、解碼器電路1001、電流輸出緩沖器1002及顯示單元110，連接在控制器IC102上。電平移位器電路104、串行/并行轉(zhuǎn)換電路1801、鎖存電路105、解碼器電路1001、電流輸出緩沖器1002按此順序排列，電流輸出緩沖器1002連接在顯示單元110的列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。電流輸出緩沖器1002具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。
在輸出緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位中1行量的(N×B)位分割為串行/并行相展開(kāi)數(shù)P的{(N×B)/P}位數(shù)的電路。
電平移位器104，與輸出緩沖器112相同有{(N×B)/P}位數(shù)的電路。鎖存電路105有(N×B)位數(shù)的電路。
解碼器電路1001和電流輸出緩沖器1002由N電路構(gòu)成。
在本實(shí)施例中，存在電流輸出緩沖器1002這一點(diǎn)與其他實(shí)施例不同。本實(shí)施例也與第13實(shí)施例一樣，電平移位器/定時(shí)緩沖器108及掃描電路109當(dāng)然也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例23下面對(duì)本發(fā)明的第23實(shí)施例進(jìn)行說(shuō)明。圖33表示本發(fā)明第23實(shí)施例的構(gòu)成圖。根據(jù)圖33，本發(fā)明的第23實(shí)施例由系統(tǒng)端電路基板103及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有控制器113、存儲(chǔ)器111、緩沖器112、掃描電路109、鎖存電路105、串行/并行轉(zhuǎn)換電路1801、DAC電路106、選擇器電路107及顯示單元110，連接在系統(tǒng)端電路基板103上。串行/并行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106、選擇器電路107按此順序排列，選擇器電路107連接在顯示單元110的列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。另外，選擇器電路107具有與顯示單元111的列一側(cè)輸入數(shù)相同的N輸出。在緩沖器112中，有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位1行量的(N×B)位分割為塊分割數(shù)S的數(shù)量及串行/并行相展開(kāi)數(shù)P的{(N×B)/(P×S)}位數(shù)的電路。鎖存電路105由于配置在串行/并行轉(zhuǎn)換后，所以比輸出緩沖器多P倍，有(N×B)/S}位數(shù)的電路。
DAC電路106由(N/S)電路構(gòu)成。在本實(shí)施例中不存在控制器IC102，存儲(chǔ)器111及緩沖器112配置在顯示裝置基板101上，這一點(diǎn)與其他實(shí)施例不同。本實(shí)施例與第2實(shí)施例一樣，控制器113及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。實(shí)施例24下面對(duì)本發(fā)明的第24實(shí)施例進(jìn)行說(shuō)明。圖34表示本發(fā)明第24實(shí)施例的構(gòu)成圖。根據(jù)圖34，本發(fā)明的第24施例由系統(tǒng)端電路基板103及顯示裝置基板101構(gòu)成。系統(tǒng)電路端基板103包括接口電路114，與顯示裝置基板101相連接。顯示裝置基板101內(nèi)裝有控制器113、存儲(chǔ)器111、緩沖器112、掃描電路109、鎖存電路105、串行/并行轉(zhuǎn)換電路1801、DAC電路106及顯示單元110，連接在系統(tǒng)端電路基板103上。并行/串行轉(zhuǎn)換電路1801、鎖存電路105、DAC電路106按此順序排列，DAC電路106連接在顯示單元110的列一側(cè)。
本實(shí)施例在顯示單元110上，以灰度位數(shù)B進(jìn)行M行N列的有源矩陣顯示。存儲(chǔ)器111有(M×N×B)位的容量。
另外，DAC電路106有N電路，具有與顯示單元110的列一側(cè)輸入數(shù)相同的N輸出。在緩沖器112中，設(shè)置有將相當(dāng)于存儲(chǔ)器111的(M×N×B)位內(nèi)1行量的(N×B)位分割為串行/并行相展開(kāi)數(shù)P的{(N×B)/P}位數(shù)的電路。鎖存電路105由于配置在串行/并行轉(zhuǎn)換之后，所以比輸出緩沖器多P倍，有(N×B)位數(shù)的電路。在本實(shí)施例中，不存在控制器IC102，存儲(chǔ)器111及緩沖器112配置在顯示裝置基板101上，這一點(diǎn)與其他實(shí)施例不同。本實(shí)施例與第2實(shí)施例一樣，控制器113及掃描電路109也可以配置在顯示單元110的左右兩側(cè)。
下面對(duì)上述各實(shí)施例中所采用的顯示屏基板的制造方法進(jìn)行說(shuō)明。實(shí)施例25在本實(shí)施例中制作了多晶硅(poly-Si)的TFT陣列。圖35至圖36是表示在多晶硅的表面層上形成溝道的多晶硅TFT(平面結(jié)構(gòu))的陣列制造構(gòu)成的工序斷面圖。
具體來(lái)說(shuō)，在玻璃基板10上形成氧化硅膜11之后，使非晶硅12生長(zhǎng)。然后用受激準(zhǔn)分子激光器進(jìn)行退火，使非晶硅多晶硅化(圖35(a))。
再使膜厚為10nm的氧化硅膜13生長(zhǎng)，圖案形成之后(圖35(b))，涂敷光致抗蝕劑14，進(jìn)行圖案形成(對(duì)p溝道區(qū)域加掩膜)，通過(guò)摻雜磷(P)離子，形成n溝道的源極和漏極區(qū)域(圖35(c))。
再使柵絕緣膜的膜厚為90nm的氧化硅膜15生長(zhǎng)后，使構(gòu)成柵極的微晶硅(μ-c-Si)16和鎢硅化合物(WSi)17生成，圖案形成柵形狀(圖35(d))。
涂敷光致抗蝕劑18，進(jìn)行圖案成形(掩膜n溝道區(qū)域)，摻雜硼(B)，形成n溝道的源極和漏極區(qū)域(圖36(e))。
使氧化硅膜和氮化硅膜19繼續(xù)生長(zhǎng)后，開(kāi)連接用孔(圖36(f))、用濺射法形成鋁和鈦20，進(jìn)行圖案形成(圖36(g))，在該圖案形成中形成外圍電路CMOS的源·漏電極、與象素開(kāi)關(guān)TFT的漏極連接的數(shù)據(jù)線布線、及與象素開(kāi)關(guān)的連接部分。
接著形成絕緣膜的氮化硅膜21，開(kāi)連接用孔，形成作為象素電極用的透明電極ITO(Indium Tin Oxide)22，進(jìn)行圖案成形(圖36(h))。
這樣，作成平面結(jié)構(gòu)的TFT象素開(kāi)關(guān)，形成TFT陣列。
外圍電路部分，與象素開(kāi)關(guān)同樣是n溝道TFT，同時(shí)采用與n溝道TFT大體相同的工藝，通過(guò)硼的摻雜形成作為p溝道的TFT。在圖36(h)中，從左至右表示了外圍電路的n溝道TFT、外圍電路的P溝道TFT、象素開(kāi)關(guān)(n溝道TFT)、保持電容器、象素電極。
電路的構(gòu)成是圖1中所示的第1實(shí)施例的結(jié)構(gòu)。構(gòu)成顯示裝置基板上電路的TFT，由相同工藝的TFT作成。進(jìn)行了可以使需要最高電壓的象素開(kāi)關(guān)及選擇電路107工作的工藝。
再在該TFT基板上制作4μm圖案形成的柱(圖中未畫(huà)出)，可作為保持器件間隙的隔離區(qū)使用，同時(shí)具有耐沖擊力。
另外在相對(duì)基板(圖中未畫(huà)出)的象素區(qū)域外部涂敷了紫外線固化用密封材料。
對(duì)TFT基板和相對(duì)基板粘接后，注入液晶。液晶材料使用向列液晶，通過(guò)加入手性(chiral)材料，使摩擦方向配合，成為螺旋狀向列(NT)型。
在本實(shí)施例中，與現(xiàn)有的構(gòu)成相比，可以實(shí)現(xiàn)同時(shí)滿足高精細(xì)、多灰度、低成本、低耗電的透過(guò)型顯示裝置。
在本實(shí)施例中，在多晶硅膜的形成中，采用了受激準(zhǔn)分子激光器，但是也可以使用其他激光器，例如連續(xù)振蕩的CW激光器等。
在上述第1實(shí)施例等中，從控制器IC102向顯示裝置基板101的數(shù)據(jù)驅(qū)動(dòng)電路，以1行為單元、或?qū)?行按塊分割數(shù)S(＝4)等分割的位數(shù)據(jù)為單位進(jìn)行傳輸，并且數(shù)據(jù)線驅(qū)動(dòng)電路的工作頻率降低。一般來(lái)說(shuō)，晶體管的柵極絕緣膜的膜厚越厚，閾值越高，工作速度越慢。在使外圍電路的工作頻率降低的上述實(shí)施例中，即使采用工作速度慢的TFT，也可以工作。即，當(dāng)工作頻率提高時(shí)，需要進(jìn)行晶體管閾值的優(yōu)化等，但是由于降低工作頻率，所以在本實(shí)施例中不需要對(duì)晶體管的閾值優(yōu)化。在本實(shí)施例中可以采用與使需要高電壓的象素開(kāi)關(guān)，選擇器電路107能工作的工藝相同工藝作成的多晶硅TFT(柵極絕緣膜的膜存為90nm)的CMOS電路，構(gòu)成外圍電路。實(shí)施例26本發(fā)明的第26實(shí)施例制作多晶硅(poly-Si)的TFT陣列，構(gòu)成反射型顯示裝置。根據(jù)圖35、圖36，在玻璃基板10上形成氧化硅膜11后，使非晶硅12生長(zhǎng)，然后用受激準(zhǔn)分子激光器進(jìn)行退火，使非晶硅多晶硅化(圖35(a))，再使10nm的氧化膜生長(zhǎng)(圖35(b))。
在圖案成形后，通過(guò)對(duì)光致抗蝕劑圖案成形，摻雜磷離子(P)，形成了n溝道TFT的源極和漏極區(qū)域(圖35(c))。
再使90nm的氧化膜15生長(zhǎng)后，使微晶硅(μ-c-Si)16和鎢硅化合物(WSi)17生長(zhǎng)，圖案形成柵形狀(圖35(d))。
使氧化硅膜和氮化硅膜連續(xù)生長(zhǎng)后，開(kāi)連接用的孔(圖36(f))，用濺射法形成鋁和鈦，進(jìn)行圖案成形(圖36(g))。
接著涂敷有機(jī)膜，采用實(shí)現(xiàn)大體隨機(jī)凹凸結(jié)構(gòu)的掩膜進(jìn)行圖案成形。再次開(kāi)連接用的孔，用濺射法形成鋁和鈦，進(jìn)行圖案成形，作為反射象素電極(反射板)。
在TFT基板上噴灑3.5μm的二氧化硅隔離物。另外，在相對(duì)基板的象素區(qū)域外部涂敷紫外線固化用的密封材料。在將TFT基板和相對(duì)基板粘接之后，注入液晶。液晶材料使用向列液晶、加入手性(chiral)材料，使摩擦方向配合，作成了扭轉(zhuǎn)角為67度的螺旋狀向列(TN)型。
另外，相對(duì)基板上的濾色鏡采用適合于反射型構(gòu)成的濃度、色調(diào)的材料。還通過(guò)采用校正板、及優(yōu)化的偏振光板，實(shí)現(xiàn)了對(duì)比度高、反射率高的反射型液晶顯示裝置。
在本實(shí)施例中使用的電路構(gòu)成是第12實(shí)施例的圖18的構(gòu)成。在該構(gòu)成中，相對(duì)基板的共同電力電位(Vcom)為每1掃描線反轉(zhuǎn)的驅(qū)動(dòng)方式。這樣加到液晶上的電壓最大為5V振幅(驅(qū)動(dòng)數(shù)據(jù)線的晶體管為5V驅(qū)動(dòng))。
本實(shí)施例由于是反射型液晶，所以不需要后背光，可實(shí)現(xiàn)比上述第25實(shí)施例更為低耗電的液晶顯示裝置。實(shí)施例27將有機(jī)EL作為顯示器件使用。對(duì)TFT陣列與上述第26實(shí)施例同樣作成后，形成元件隔離膜，進(jìn)行圖案成形。然后依次用噴墨圖案成形方法形成孔注入層、發(fā)光層。在該工序中使用了具有可以對(duì)任意位置噴墨的控制機(jī)構(gòu)的噴墨圖案成形裝置，對(duì)孔注入層及發(fā)光層進(jìn)行圖案成形。形成陰極后進(jìn)行封裝。
在本實(shí)施例中使用的電路構(gòu)成是第16實(shí)施例的圖23的構(gòu)成。在本實(shí)施例中，可以驅(qū)動(dòng)有機(jī)EL，得到良好的顯示。
在上述實(shí)施例中表示了依次掃描顯示器件的構(gòu)成。對(duì)此也可以采用通過(guò)在象素單元中設(shè)置兩個(gè)存儲(chǔ)器，在兩個(gè)存儲(chǔ)器中存儲(chǔ)2個(gè)半幀的數(shù)據(jù)，對(duì)全屏一次掃描的屏依次掃描。
下面對(duì)上述的實(shí)施例的作用效果進(jìn)行說(shuō)明。
(1)通過(guò)內(nèi)裝有DAC電路的驅(qū)動(dòng)電路一體型顯示裝置及內(nèi)裝有存儲(chǔ)器的控制器IC，所以可以大幅降低IC成本。
在內(nèi)部不裝有DAC電路的驅(qū)動(dòng)電路一體型顯示裝置中，不需要控制器IC而是需要帶存儲(chǔ)器的驅(qū)動(dòng)器IC。在圖3中表示了對(duì)于內(nèi)裝存儲(chǔ)器的驅(qū)動(dòng)器IC及內(nèi)裝存儲(chǔ)器的控制器IC，內(nèi)裝的存儲(chǔ)器容量與IC成本的關(guān)系。IC的成本隨著存儲(chǔ)器容量的增大而增加。當(dāng)比較內(nèi)裝存儲(chǔ)器的驅(qū)動(dòng)器IC和內(nèi)裝存儲(chǔ)器的控制器IC時(shí)，可以看出內(nèi)裝存儲(chǔ)器的控制器IC只有約一半的成本。這樣，通過(guò)本發(fā)明，可很容易降低成本。
(2)降低接口電路的消耗功率。
圖4中表示了讀出頻率(MHz)和接口電路消耗功率的關(guān)系。從圖4可知，當(dāng)讀出頻率下降一個(gè)數(shù)量級(jí)時(shí)，消耗功率也大體下降一個(gè)數(shù)量級(jí)。
在本發(fā)明中通過(guò)增加從內(nèi)裝有存儲(chǔ)器的控制器IC引出的總線寬度，降低了讀出頻率。通過(guò)該頻率的降低，可以大幅度降低消耗功率。實(shí)施例28下面對(duì)本發(fā)明的第28實(shí)施例進(jìn)行說(shuō)明。以下特別關(guān)注消耗功能，作為比較例，在與現(xiàn)有顯示裝置的電路構(gòu)成進(jìn)行比較的同時(shí)，對(duì)本發(fā)明為何可以降低消耗功率進(jìn)行詳細(xì)說(shuō)明。首先，作為比較例，對(duì)現(xiàn)有的眾所周知的多晶硅TFT-LCD構(gòu)成的一典型例中的功率消耗進(jìn)行考察。
圖39是表示作為比較例，使用現(xiàn)有構(gòu)成原理時(shí)的顯示裝置的結(jié)構(gòu)設(shè)計(jì)一例的圖。在圖39中使用的移位寄存器(66-bit Shift-Register)、數(shù)據(jù)寄存器(DATA REGISTER)、加載鎖存器(LOAD-LATCH)、電平移位器(Level-Shifter)的一個(gè)單元電路構(gòu)成的一例，分別如圖40、圖41、圖42、圖44中所示。圖43是表示圖39的系統(tǒng)定時(shí)動(dòng)作的時(shí)序圖。在圖39中所示的具體數(shù)值為了說(shuō)明及比較，設(shè)定為與以后說(shuō)明的本發(fā)明的第28實(shí)施例的顯示裝置(參照?qǐng)D45)的規(guī)格一致。
根據(jù)圖39，數(shù)字圖像數(shù)據(jù)DB0～DB5(例如0-3.0V)由電平移位電路(Level Shifter)電平移位到例如0-10V，從緩沖器(Buffer)輸出。另外，供給66位的移位寄存器(66-bit Shift-Register)的時(shí)鐘CLK也由電平移位電路(Level Shifter)進(jìn)行電平移位。從緩沖器(Buffer)輸出的CLK、XCLK、D1、D2的4位寬度的信號(hào)供給移位寄存器(6-bit Shift-Register)。66個(gè)數(shù)據(jù)寄存器(DATA REGISTER)并行設(shè)置由66位的移位寄存器(66-bit Shift-Register)輸出的鎖存定時(shí)信號(hào)Rn(n＝1～66)，取入6位的數(shù)據(jù)總線DB0～DB5的數(shù)據(jù)信號(hào)，通過(guò)其互補(bǔ)信號(hào)XRn存儲(chǔ)保持的鎖存電路。
在圖40的移位寄存器(66-bit Shift-Register)中，由第1時(shí)鐘倒相器；輸入連接在第1時(shí)鐘倒相位的輸出上的倒相器；及輸入連接在倒相器的輸出上，而輸出連接在第1時(shí)鐘倒相器的輸出上的第2時(shí)鐘倒相器構(gòu)成單位鎖存電路，圖40的移位寄存器具有數(shù)據(jù)寄存器(6b-DATA REGISTER)個(gè)數(shù)的66級(jí)串聯(lián)形態(tài)的鎖存器。2級(jí)鎖存器與輸入到對(duì)應(yīng)的時(shí)鐘倒相器的時(shí)鐘信號(hào)互補(bǔ)(CLK和XCLK)，每2段鎖存器構(gòu)成主從型鎖存器。從移位寄存器的66個(gè)輸出中，輸出數(shù)據(jù)鎖存器的鎖存定時(shí)信號(hào)R1～R66。該鎖存定時(shí)信號(hào)R1～R66由供給移位寄存器的控制信號(hào)DST、D1、D2控制(如圖43中所示，DST為高電平、D1為高電平、則R1為高電平)。另外，加載鎖存器(LOAD-LATCH)如圖42中所示，由時(shí)鐘DCL進(jìn)行通·斷的第1時(shí)鐘倒相器；輸入連接在第1時(shí)鐘倒相器的倒相器；及輸入連接在倒相器的輸出，而輸出連接在第1時(shí)鐘倒相器輸出上、由時(shí)鐘DCL的互補(bǔ)時(shí)鐘XDCL進(jìn)行通·斷的第2時(shí)鐘倒相器構(gòu)成單位鎖存電路。
電平移位電路(Level Shifler)如圖44中所示，在10V-側(cè)交叉連接漏極互相連接的1對(duì)P型MOS晶體管的柵極和漏極，并具有在1對(duì)P型MOS晶體管的漏極和地之間連接的1對(duì)N型MOS晶體管，在1對(duì)N型MOS晶體管的柵極上，數(shù)據(jù)(0-3V)和互補(bǔ)信號(hào)差分輸入，取出振幅為0-10V的輸出信號(hào)。
在圖39中所示的構(gòu)成中，在66個(gè)6b-DAC(6位數(shù)模變換器)上按所希望的定時(shí)，同時(shí)輸入數(shù)字圖像數(shù)據(jù)，為了保持一定期間，配置6×66bit加載鎖存器(LOAD-LATCH)。在該加載鎖存器上為了寫(xiě)入數(shù)字圖像數(shù)據(jù)，以66電路、總線方式連接由移位寄存器(66b-Shift-Regisler)定址的6bit數(shù)據(jù)寄存器(6b-DATA-REGISTER)。這些邏輯電路，即數(shù)字信號(hào)處理電路，由10V或10V以上的電源電壓驅(qū)動(dòng)。因此，連接6bit數(shù)據(jù)寄存器(6b-DATA-REGISTER)的6條數(shù)字?jǐn)?shù)據(jù)總線的數(shù)字信號(hào)也使用電平轉(zhuǎn)換電路(Level-Shifter)，由10V或10V以上的振幅驅(qū)動(dòng)。
而且，該數(shù)字?jǐn)?shù)據(jù)總線、及驅(qū)動(dòng)移位寄存器的時(shí)鐘信號(hào)線在顯示裝置基板上以最高速度驅(qū)動(dòng)。圖43表示驅(qū)動(dòng)該控制裝置的控制線的時(shí)序圖。
后面將敘述，用該現(xiàn)有的結(jié)構(gòu)對(duì)顯示裝置進(jìn)行設(shè)計(jì)時(shí)，由上述電路構(gòu)成的數(shù)字信號(hào)處理電路將消耗玻璃基板上所消耗的全功率的約一半(其余的大部分由DAC消耗)。從而想辦法降低該數(shù)字信號(hào)處理電路的功率是有用的。
經(jīng)過(guò)對(duì)上述數(shù)字信號(hào)處理電路功率的考察，有以下(a)～(c)的消耗因素。
(a)數(shù)字?jǐn)?shù)據(jù)總線有很大的寄生電容。其第一個(gè)原因是很多數(shù)據(jù)寄存器與其連接的緣故。第二個(gè)原因是從總線連接到數(shù)據(jù)寄存器上的支線，在布局上由于總線交叉產(chǎn)生很多交互線耦合的緣故。
在圖41中表示了圖39的6位數(shù)據(jù)寄存器(6b-DATA-REGISTER)的1個(gè)單元電路和總線D0～D5。
(b)上述數(shù)字?jǐn)?shù)據(jù)總線在玻璃基板上以最高的頻率驅(qū)動(dòng)。另外，驅(qū)動(dòng)移位寄存器(66b-Shift-Regisler)的時(shí)鐘信號(hào)線(圖39的CLK、XCLK)也同樣以最高的頻率驅(qū)動(dòng)。
(c)電平轉(zhuǎn)換電路(Lcvel-Shifler)(例如參照?qǐng)D44)消耗很多功率。
從而，本發(fā)明者們認(rèn)識(shí)到通過(guò)減少這些因素，可以降低消耗功率。即，鑒于上述的功率消耗因素，提出新的顯示裝置的結(jié)構(gòu)設(shè)計(jì)。
圖45表示構(gòu)成本發(fā)明的第28實(shí)施例的顯示裝置的構(gòu)成。在圖45中表示了本發(fā)明所涉及的并行結(jié)構(gòu)的顯示裝置。另外，根據(jù)表1中所示的設(shè)計(jì)規(guī)格，在玻璃基板上集成象數(shù)為176×RGB×234、6bit灰度(26萬(wàn)色)的DAC，用幀頻為30Hz驅(qū)動(dòng)3V數(shù)字接口(3.0V Interface)的LCD。
表1本發(fā)明的顯示裝置規(guī)格

圖45中所示的本發(fā)明實(shí)施例所涉及的顯示裝置，在顯示裝置基板(圖45中玻璃基板(Glass Substrate))具有在多數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元顯示區(qū)域(Display Area)，具有控制器裝置(Cantroller FrameMemovy)，其中包括存儲(chǔ)(M×N)象素量(即，(M×N×B)位)的B位(在圖45中為6位)灰度顯示數(shù)據(jù)的顯示存儲(chǔ)器(FramcMemory)；從顯示存儲(chǔ)器讀出數(shù)據(jù)(Digital Image Data)并向上述顯示屏基板(Glass Substrate)一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器。在控制器裝置中，上述輸出緩沖器配置將相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S的數(shù)量和P相分割的{(N×B)/(P×S)}個(gè)。
在圖45中所示的例子中，N＝176×3(RGB量)＝528、M＝234、S＝8、P＝2。顯示區(qū)域(Display Area)的數(shù)據(jù)線(信號(hào)線)的條數(shù)為S001～S528共計(jì)528條，數(shù)據(jù)總線的數(shù)據(jù)線條數(shù)(控制器裝置的輸出緩沖器個(gè)數(shù))為{(N×B)/(P×S)}＝528×6/(8×2)＝66×3＝198，在控制器IC(Coulroller Frame Memory)與玻璃基板(GlassSubstrate)之間，數(shù)字圖像數(shù)據(jù)(Digital Image Data)傳輸用的數(shù)據(jù)總線設(shè)置D001～D198共198位，以125KHz的傳輸速率驅(qū)動(dòng)。
在驅(qū)動(dòng)玻璃基板(Glass Substrate)上的顯示區(qū)域數(shù)據(jù)線的數(shù)據(jù)線驅(qū)動(dòng)電路(Data Driver)上，通過(guò){(N×B)/(P×S)}位寬的數(shù)據(jù)總線，傳輸顯示數(shù)據(jù)(數(shù)字圖像數(shù)據(jù))。在1水平期間，{(N×B)/(P×S)}位寬的數(shù)據(jù)圖像數(shù)據(jù)分割(P×S)次，傳輸1行量的顯示數(shù)據(jù)。在圖45中所示的例子中，198位寬的數(shù)據(jù)(D001～D198)分割2×8次，傳輸1行量的顯示數(shù)據(jù)。
玻璃基板(Glass Substrate)上的數(shù)據(jù)線驅(qū)動(dòng)電路(Date Driver)包括電平移位電路，是對(duì)數(shù)據(jù)總線中的1條數(shù)據(jù)線共同連接的P個(gè)電平移位電路(LS)，將從控制器裝置的的輸出沖器輸出的、通過(guò)數(shù)據(jù)線依次取得的P相信號(hào)振幅分別電平移位到更高振幅信號(hào)；P相展開(kāi)電路(SPC)，具有根據(jù)驅(qū)動(dòng)時(shí)鐘分別對(duì)P個(gè)上述電平移位電路的輸出進(jìn)行鎖存，將P相的串行位數(shù)據(jù)展開(kāi)成并行位，以P位并行數(shù)據(jù)鎖存輸出的鎖存電路(LATS)。對(duì)于{(N×B)/(P×S)}條數(shù)據(jù)線的數(shù)據(jù)總線，具有{(N×B)/(P×S)}個(gè)該P(yáng)相展開(kāi)電路(SPC)。具有(N/S)個(gè)從{(N×B)/(P×S)}個(gè)P相展開(kāi)電路(SPC)，并行輸出{(N×B)/S}位的數(shù)據(jù)、輸入其中的B位的輸出并輸出模擬信號(hào)的數(shù)·模變換電路(稱為“DAC電路”)，包括接收(N/S)個(gè)上述DAC電路的輸出，輸出到顯示單元的N條數(shù)據(jù)線的選擇器。
在圖45中所示的構(gòu)成中，由2個(gè)電平移位電路(LS)和多個(gè)鎖存電路(LATs)構(gòu)成的2相展開(kāi)電路(SPC)并行設(shè)置{(N×B)/(P×S)}個(gè)，即{(528×6)/(2×8)}＝66×3＝198個(gè)。當(dāng)然，該數(shù)與數(shù)據(jù)信號(hào)線D001～D198的條數(shù)相等。從198個(gè)2相展開(kāi)電路(SPC)輸出{(528×6)/8}＝66×6＝396位(G001～G396)的數(shù)據(jù)。還具有(N/S)＝528/8＝66個(gè)6位的DAC電路(6b-DAC)，將66個(gè)DAC電路(6b-DAC)的輸出(66個(gè)模擬電壓輸出)作為輸入接收，輸出到顯示單元(Displey Area)的N條(528條)數(shù)據(jù)線(S001～S528)的選擇器，以1對(duì)8的信號(hào)分離器構(gòu)成。1對(duì)8的信號(hào)分離器將1條信號(hào)分割成8條輸出。該信號(hào)分離器(1-to-8DEMUX)有(N/S)＝66個(gè)。選擇器電路(1-to-8DEMUX×66)接收66個(gè)DAC電路(6b-DAC)的輸出，根據(jù)選擇器控制信號(hào)，在將66個(gè)DAC電路的輸出(66個(gè)模擬電壓輸出)分割成塊分割數(shù)8的時(shí)間，依次對(duì)66條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。還具有對(duì)顯示單元(Display Area)的多條掃描線依次加電壓的掃描線驅(qū)動(dòng)電路(Scan Line Drlver)。
控制器裝置對(duì)玻璃基板上的電平移位電路(Level Shifter(2))供給時(shí)鐘(CLK)(頻率為62.5KHz)、水平同步信號(hào)(Hsymc)、垂直同步信號(hào)(Vsync)等控制信號(hào)。與數(shù)據(jù)總線一起，這些時(shí)鐘、控制信號(hào)依從于3.0V的接口。在電平移位電路(Level Shifter(2)中，將時(shí)鐘、控制信號(hào)電平轉(zhuǎn)換到10V系統(tǒng)，輸出給定時(shí)電路(Timing Circuit)。定時(shí)電路(Timing Circuit)將10V振幅的時(shí)鐘(CLK)、及時(shí)鐘(CLK)的互補(bǔ)時(shí)鐘XCLK供給SPC等。另外，電源電路(Power)對(duì)玻璃基板供給電源電壓10V、-5V等。
這樣，在玻璃基板上集成的數(shù)據(jù)驅(qū)動(dòng)器(DATA Driver)由3V接口用的取樣電平轉(zhuǎn)換和2相展開(kāi)電路(SPC)、6bit DAC、1對(duì)8信號(hào)分離器(1to 8DEMUX)構(gòu)成。
圖46是表示圖45的2相展開(kāi)電路(SPC)的1個(gè)單元電路(連接在1個(gè)數(shù)據(jù)信號(hào)D(n)上的SPC)的一例。該2相展開(kāi)電路(SPC)(將1位串行數(shù)據(jù)轉(zhuǎn)換成2位并行數(shù)據(jù)的電路)，包括共同連接在數(shù)據(jù)緩沖器的輸出D(n)(0～3v)上的2個(gè)取樣電平移位電路(LS)、及連接在2個(gè)取樣電平轉(zhuǎn)換電路(LS)的各輸出上的多個(gè)鎖存電路(LAT)，各鎖存電路由取樣時(shí)鐘CLK及其互補(bǔ)的時(shí)鐘XCLK對(duì)輸入數(shù)據(jù)進(jìn)行鎖存。
圖46的SPC內(nèi)上側(cè)的第1取樣電平移位電路(LS)，包括在高電位電源(該例中為10V)和低電位電源(GND)之間以串聯(lián)形式連接的構(gòu)成第1至第3開(kāi)關(guān)元件的第1至第3MOS晶體管(P1、N3、N2)；連接在第1、第2MOS晶體管(P1、N3)的連接點(diǎn)上的電容(C2)；在連接于D(n)上的輸入端子和第3MOS晶體管(N2)的柵極端子之間，并構(gòu)成第4開(kāi)關(guān)元件的第4MOS晶體管(N1)；以及連接在第3MOS晶體管(N2)的柵極上的電容C1。在第1、第2MOS晶體管(P1、N3)的柵極上，共同輸入第1取樣時(shí)鐘(CLK)(0-10V)，在第4MOS晶體管(N1)的柵極上，輸入與第1取樣時(shí)鐘(CLK)互補(bǔ)的第2取樣時(shí)鐘(XCLK)。
下面說(shuō)明該取樣電平移位電路(LS)的動(dòng)作，當(dāng)?shù)?取樣時(shí)鐘(CLK)為低電壓時(shí)(初始化期間)，構(gòu)成第1開(kāi)關(guān)元件的MOS晶體管(P1)導(dǎo)通，而構(gòu)成第2開(kāi)關(guān)元件的MOS晶體管(N3)截止，電容(C2)被高電位電源的電源電壓充電。當(dāng)?shù)?取樣時(shí)鐘(XCLK)為高電平時(shí)，構(gòu)成第4開(kāi)關(guān)元件的MOS晶體管(N1)導(dǎo)通，電容(C1)由輸入信號(hào)電壓充電。
當(dāng)?shù)?取樣時(shí)鐘(CLK)為高電平時(shí)(輸出期間)，構(gòu)成第1開(kāi)關(guān)元件的MOS晶體管(P1)截止，而構(gòu)成第2開(kāi)關(guān)元件的MOS晶體管(N3)導(dǎo)通，這時(shí)的電容(C2)的端子電壓直接或間接地作為輸出信號(hào)取出。取樣電平移位電路(LS)裝在玻璃基板上，第1MOS晶體管P1由P型TFT構(gòu)成，第2至第4MOS晶體管N3、N2、N1、由N型TFT(Thin Film Transistor)構(gòu)成。
圖46的SPC下側(cè)的第2取樣電平移位電路(LS)也同樣構(gòu)成，取樣時(shí)鐘的連接與第1取樣電平移位電路(LS)不同。在第1、第2MOS晶體管(P1、N3)的柵極上共同輸入第2取樣時(shí)鐘(XCLK)，在第4MOS晶體管(N1)的柵極上輸入第1取樣時(shí)鐘(CLK)。該第2取樣電平移位電路(LS)由第2取樣時(shí)鐘(XCLK)為低電平時(shí)(建立期間)及第2取樣時(shí)鐘(XCLK)為高電平時(shí)(輸出期間)構(gòu)成，進(jìn)行與第1取樣電平移位電路(LS)互補(bǔ)的動(dòng)作。
采用圖46中所示的本發(fā)明的取樣電平移位電路(LS)，可取得以下作用效果。
(a)由于不流過(guò)恒定電流，所以消耗功率低。
(b)由于是單相輸入(＝不需要反轉(zhuǎn)數(shù)據(jù))，所以端子數(shù)少(一般的電平轉(zhuǎn)換電路需要數(shù)據(jù)和反轉(zhuǎn)數(shù)據(jù)2個(gè)輸入)。
(c)在輸入端子上，不會(huì)產(chǎn)生高電壓端的電位，破壞低電壓端電路的可能性小。當(dāng)將圖44中所示的鎖存器型讀出放大器用于電平移位器時(shí)，有時(shí)在輸入端子上會(huì)產(chǎn)生高電壓端的電位。
在多晶硅TFT、LCD的情況下，例如可具有200個(gè)數(shù)據(jù)輸入端子，在需要這樣多數(shù)據(jù)的取樣和電平移位的用途時(shí)，本發(fā)明特別有效。
如圖46中所示，在2相展開(kāi)電路(SPC)中，具有第1、第2取樣電平移位電路(LS)，在第1及第2取樣電平移位電路上共同輸入輸入信號(hào)D(n)，在第2取樣電平移位電路上，包括第1取樣電平移位電路的第1、第2取樣時(shí)鐘信號(hào)(CLK、XCLK)的值反轉(zhuǎn)的值的信號(hào)(即XCLK、CLK)，作為第1、第2取樣時(shí)鐘，分別輸入到對(duì)應(yīng)的開(kāi)關(guān)元件，根據(jù)前第1取樣時(shí)鐘信號(hào)(CLK)取入第1取樣電平移位電路的輸出的第1鎖存器(LAT)；根據(jù)第2取樣時(shí)鐘信號(hào)(XCLK)鎖存輸出第1鎖存器(LAT)的輸出的第2鎖存器(LAT)；根據(jù)第1取樣時(shí)鐘信號(hào)(CLK)輸出第2鎖存器(LAT)的鎖存輸出的第3鎖存器(LAT)；根據(jù)第2取樣時(shí)鐘信號(hào)(XCLK)取入第2取樣電平移位電路的輸出的第4鎖存器(LAT)；以及根據(jù)第1取樣時(shí)鐘信號(hào)(CLK)輸出第4鎖存器的輸出的第5鎖存器(LAT)。第1、第2鎖存器構(gòu)成第1主從型的鎖存器，第4、第5鎖存器構(gòu)成第2主從型的鎖存器。各鎖存器(LAT)包括由所輸入的時(shí)鐘信號(hào)控制激活，輸入和輸出連接在鎖存器輸入端子和輸出端子上的第1時(shí)鐘倒相器；輸入連接在第1時(shí)鐘倒相器的輸出上的倒相器；以及輸入連接在倒相器的輸出上，而輸出連接在倒相器的輸入上的第2時(shí)鐘倒相器。第1、第2時(shí)鐘倒相器分別由時(shí)鐘CLK和互補(bǔ)的時(shí)鐘XCLK對(duì)激活/非激活進(jìn)行控制。
圖47是表示圖46的該動(dòng)作波形的圖，3級(jí)串聯(lián)的鎖存器輸出中的第奇數(shù)個(gè)信號(hào)(G(2n-1))、及2級(jí)串聯(lián)的鎖存器輸出中的第偶數(shù)個(gè)信號(hào)(G(2n))，與第1取樣時(shí)鐘信號(hào)(CLK)同步并行輸出。
在圖45中所示的顯示裝置中，數(shù)字圖像數(shù)據(jù)(Digital Image Data)，以3V振幅、198位寬度從外部控制器IC輸入，通過(guò)數(shù)字信號(hào)處理電器電路(SPC的陣列)，將信號(hào)電平轉(zhuǎn)換為IOV振幅，按所需的定時(shí)供給DAC。1個(gè)DAC的輸出，用信號(hào)分離器(DEMUX)以分時(shí)驅(qū)動(dòng)連接在象素陣列(Display Area)上的8條數(shù)據(jù)線。
該構(gòu)成的特點(diǎn)是經(jīng)過(guò)具有較大總線寬度(198位寬度)的接口，以低速供給數(shù)據(jù)，該數(shù)據(jù)在玻璃基板上以具有并行驅(qū)動(dòng)的電平轉(zhuǎn)換功能的2相展開(kāi)電路(SPC)進(jìn)行處理。這樣，由于通過(guò)并行驅(qū)動(dòng)多個(gè)相展開(kāi)電路，進(jìn)行數(shù)字信號(hào)處理，所以稱為“并行數(shù)字?jǐn)?shù)據(jù)驅(qū)動(dòng)結(jié)構(gòu)”。
在表2中，對(duì)該并行數(shù)字?jǐn)?shù)據(jù)驅(qū)動(dòng)結(jié)構(gòu)與現(xiàn)有結(jié)構(gòu)進(jìn)行比較，考察該并行結(jié)構(gòu)為何消耗功率低。
表2結(jié)構(gòu)的比較

( )內(nèi)表示比值本發(fā)明的并行驅(qū)動(dòng)結(jié)構(gòu)，通過(guò)加寬數(shù)字圖像數(shù)據(jù)的接口總線寬度，并行驅(qū)動(dòng)198個(gè)2相展開(kāi)電路(SPC)，從而在維持許容能力不變的情況下，使時(shí)鐘頻率從2.1MHz降低到62.5kHz。
DAC前面(DAC的輸入一側(cè))配置的數(shù)字信號(hào)處理電路，在本發(fā)明的并行驅(qū)動(dòng)結(jié)構(gòu)中，在由62.5kHz驅(qū)動(dòng)的時(shí)鐘信號(hào)線上連接5148個(gè)晶體管，而現(xiàn)有的結(jié)構(gòu)，在由2.1MHz驅(qū)動(dòng)的移位寄存器的時(shí)鐘信號(hào)線上連接396個(gè)晶體管。
當(dāng)計(jì)算各結(jié)構(gòu)中連接在時(shí)鐘信號(hào)線上的晶體管數(shù)和時(shí)鐘頻率的積時(shí)，并行結(jié)構(gòu)的較小。即，隨著時(shí)鐘信號(hào)線的充放電的消耗功率，并行結(jié)構(gòu)較小。
另外，在并行結(jié)構(gòu)中，由于不存在數(shù)字?jǐn)?shù)據(jù)總線與其支線間的交互線耦合，所以其充放電的功率為0。
下面對(duì)交互線耦合，即傳輸數(shù)字?jǐn)?shù)據(jù)的某布線，在與傳輸其他數(shù)字?jǐn)?shù)據(jù)的某布線相交叉處產(chǎn)生的電容進(jìn)行說(shuō)明。
圖39中所示的例子中，輸入的數(shù)據(jù)總線寬度為6位，通過(guò)由移位寄存器(66-bit Shift-Register)、數(shù)據(jù)寄存器(DATA-REGISTOR)和加載鎖存器(LOAD LATCH)構(gòu)成的相展開(kāi)電路進(jìn)行展開(kāi)的、相展開(kāi)后的數(shù)據(jù)總線寬度為6×66位。
這時(shí)，總線與其支線間的交叉點(diǎn)數(shù)為975個(gè)。一般來(lái)說(shuō)，輸入的數(shù)據(jù)總線寬為n位，通過(guò)相展開(kāi)電路輸出的總線寬度為k×n位時(shí)，交互線耦合的個(gè)數(shù)C表示為C＝n(n-1)(k-1)/2在上述例子中n＝6、k＝66。在由現(xiàn)有構(gòu)成的總線和與其連接的數(shù)據(jù)鎖存器構(gòu)成的相展開(kāi)電路的情況下，不能減少該交互線耦合的個(gè)數(shù)。
與此相對(duì)，在本發(fā)明中，由于該交互線耦合的個(gè)數(shù)為0，所以可實(shí)現(xiàn)低消耗功率化。
一般來(lái)說(shuō)，并行結(jié)構(gòu)將使電路規(guī)模增大，(當(dāng)使時(shí)鐘頻率減到1/n時(shí)，為得到同一許容能力，電路規(guī)模需要增大n倍)，但是該數(shù)字接口電路時(shí)卻沒(méi)那么增大，現(xiàn)有的結(jié)構(gòu)中晶體管數(shù)約8600個(gè)，而并行驅(qū)動(dòng)結(jié)構(gòu)是9900個(gè)。
在圖50中對(duì)比表示本發(fā)明的并行數(shù)字?jǐn)?shù)據(jù)驅(qū)動(dòng)結(jié)構(gòu)和現(xiàn)有結(jié)構(gòu)中的數(shù)字信號(hào)處理電路的消耗功率。
在除去電平轉(zhuǎn)換電路的邏輯單元中，包括寄生電容的充放電，從5.8mW減少到0.82mW。
結(jié)果，數(shù)字信號(hào)處理電路的消耗功率，通過(guò)采用本發(fā)明的并行數(shù)字?jǐn)?shù)據(jù)驅(qū)動(dòng)器結(jié)構(gòu)，每1顯示屏可以從12.5mW減少到1.08mW。
圖46中所示新的電平轉(zhuǎn)換電路(LS)1單元(圖49虛線內(nèi)的電平移位電路(New Level Shifter))的功率如圖49所示。在新的電平轉(zhuǎn)換電路中，數(shù)據(jù)速率為200KHz時(shí)是數(shù)μW數(shù)量級(jí)。如圖46中比較所示，在圖44所示的現(xiàn)有電平轉(zhuǎn)換電路中，數(shù)據(jù)速率為100kHz時(shí)是25μW、150kHz時(shí)是35μW、200kHz時(shí)是47μW。
另外，本發(fā)明的結(jié)構(gòu)，顯示基板(Glass Substrate)上的最高動(dòng)作時(shí)鐘是62.5kHz，與現(xiàn)有的2MHz相比較大幅降低。這樣，電路的工作余量很大。
圖48是測(cè)量具有電平轉(zhuǎn)換功能的2相展開(kāi)電路(SPC)最高工作頻率(maximum clock frequency)的圖。從圖48可知，輸入信號(hào)電壓(Input Date Voltage)為3V時(shí)，在3MHz以上工作。還可看出，電源電壓VDD也可以從10V進(jìn)一步降低，這樣，由于使電源電壓降低，從而可以實(shí)現(xiàn)低消耗功率。以上通過(guò)上述各實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，但是本發(fā)明并不限定于上述實(shí)施例的構(gòu)成，當(dāng)然也包括在專利申請(qǐng)范圍的權(quán)利要求的發(fā)明范圍內(nèi)的從業(yè)者可構(gòu)成的各種變形、修改。
發(fā)明的效果如上所述，根據(jù)本發(fā)明可獲得以下的效果。
本發(fā)明的第1個(gè)效果是通過(guò)具有內(nèi)裝DAC電路的驅(qū)動(dòng)電路一體型顯示裝置及內(nèi)裝存儲(chǔ)器的控制器IC，可以大幅度降低IC成本。
本發(fā)明的第2個(gè)效果是通過(guò)使從內(nèi)裝存儲(chǔ)器的控制器IC引出的總線寬度加寬，可以降低讀出頻率，并降低接口電路的消耗功率。
本發(fā)明的第3個(gè)效果是可以忽略EML的影響。其原因是通過(guò)粗的總線的利用，降低了數(shù)據(jù)處理的頻率。當(dāng)處理頻率降低時(shí)，EMI噪聲驟減，所以可以忽略EMI的影響。
本發(fā)明的第4個(gè)效果是可以使基板內(nèi)用同一工藝做成?，F(xiàn)有技術(shù)在形成各種電路元件時(shí)，要根據(jù)各電路上使用的電壓使用各種工藝。在本發(fā)明中，由于處理的頻率低，所以根據(jù)需要最高電壓的電路群用單一的工藝做成所有的電路群，就可毫無(wú)問(wèn)題的工作。
本發(fā)明的第5個(gè)效果是可提高顯示裝置的可靠性。其原因是在本發(fā)明中可以使電路的工作頻率控制很低。當(dāng)工作頻率低時(shí)，對(duì)各元件的壓力就變小，所以可靠性提高。單純地估計(jì)是頻率降低比例和可連續(xù)使用時(shí)間的上升比例成正比關(guān)系。即，頻率降低時(shí)可靠性提高。另外，沒(méi)有上述的EMI影響也對(duì)可靠性提高起很大作用。
本發(fā)明的第6個(gè)效果是具有電壓—電流轉(zhuǎn)換電路，可以驅(qū)動(dòng)電流驅(qū)動(dòng)元件。通過(guò)這些效果可以實(shí)現(xiàn)高精細(xì)、多灰度、低成本、低消耗功率的顯示裝置。
權(quán)利要求
1.一種顯示裝置，包括顯示屏，具有在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)上象素群配置成矩陣狀的顯示單元；掃描線驅(qū)動(dòng)電路，對(duì)上述多條掃描線依次加電壓；及數(shù)據(jù)線驅(qū)動(dòng)電路，接收從上位裝置所供給的顯示數(shù)據(jù)，將對(duì)應(yīng)于上述顯示數(shù)據(jù)的信號(hào)加到上述多條數(shù)據(jù)線上，其特征在于在上述顯示屏的外部具有控制器IC，該控制器IC包括存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏輸出的輸出緩沖器；控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上述上位裝置間的通信及控制的控制器，在上述顯示屏上具有構(gòu)成上述數(shù)據(jù)線驅(qū)動(dòng)電路的一部分，并將從上述控制器IC所傳輸出的數(shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬信號(hào)的數(shù)·模變換電路(稱為“DAC電路”)，上述控制器IC與上述顯示屏之間的數(shù)據(jù)傳輸用總線寬度，與上述控制器與上述上位裝置之間總線相比，一次并行傳輸更多位數(shù)據(jù)。
2.一種顯示裝置，包括顯示屏，具有在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)上象素群配置成矩陣狀的顯示單元；掃描線驅(qū)動(dòng)電路，對(duì)上述多條掃描線依次加電壓；及數(shù)據(jù)線驅(qū)動(dòng)電路，接收從上位裝置所供給的顯示數(shù)據(jù)，將對(duì)應(yīng)于上述顯示數(shù)據(jù)的信號(hào)加到上述多條數(shù)據(jù)線上，其特征在于在上述顯示屏的外部具有控制器IC，該控制器IC包括存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏輸出的輸出緩沖器；控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上述上位裝置間的通信及控制的控制器，在上述顯示屏上具有構(gòu)成上述數(shù)據(jù)線驅(qū)動(dòng)電路的一部分，并將從上述控制器IC所傳輸出的數(shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路，上述控制器IC與上述顯示屏之間的數(shù)據(jù)傳輸用總線寬度，與上述控制器與上述上位裝置之間總線相比，一次并行傳輸更多位數(shù)據(jù)。
3.一種顯示裝置，包括顯示屏，具有在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)上象素群配置成矩陣狀的顯示單元；掃描線驅(qū)動(dòng)電路，對(duì)上述多條掃描線依次加電壓；及數(shù)據(jù)線驅(qū)動(dòng)電路，接收從上位裝置所供給的顯示數(shù)據(jù)，將對(duì)應(yīng)于上述顯示數(shù)據(jù)的信號(hào)加到上述多條數(shù)據(jù)線上，其特征在于在上述顯示屏上具有存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器；以及將從上述顯示存儲(chǔ)器所讀出傳輸?shù)臄?shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬信號(hào)的數(shù)·模變換電路(稱為“DAC電路”)。
4.一種顯示裝置，包括顯示屏，具有在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)上象素群配置成矩陣狀的顯示單元；掃描線驅(qū)動(dòng)電路，對(duì)上述多條掃描線依次加電壓；及數(shù)據(jù)線驅(qū)動(dòng)電路，接收從上位裝置所供給的顯示數(shù)據(jù)，將對(duì)應(yīng)于上述顯示數(shù)據(jù)的信號(hào)加到上述多條數(shù)據(jù)線上，其特征在于在上述顯示屏上具有存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器；以及將從上述顯示存儲(chǔ)器所讀出傳輸?shù)臄?shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬信號(hào)的數(shù)·模變換電路(稱為“DAC電路”)，上述DAC電路及上述顯示存儲(chǔ)器，與上述顯示單元的象素開(kāi)關(guān)的TFT(Thin Film Transistor)用相同的工藝形成。
5.一種顯示裝置，包括顯示屏，具有在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)上象素群配置成矩陣狀的顯示單元；掃描線驅(qū)動(dòng)電路，對(duì)上述多條掃描線依次加電壓；及數(shù)據(jù)線驅(qū)動(dòng)電路，接收從上位裝置所供給的顯示數(shù)據(jù)，將對(duì)應(yīng)于上述顯示數(shù)據(jù)的信號(hào)加到上述多條數(shù)據(jù)線上，其特征在于在上述顯示屏上至少具有存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器；以及將從上述顯示存儲(chǔ)器所讀出并傳輸?shù)臄?shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路。
6.權(quán)利要求1所述的顯示裝置，其特征在于在上述顯示屏上具有以上述DAC電路的輸出為輸入，其輸出與數(shù)據(jù)線群連接的選擇電路。
7.如權(quán)利要求1所述的顯示裝置，其特征在于在上述顯示屏上具有使由上述控制器IC的電源電壓所規(guī)定的信號(hào)振幅，向上述顯示屏的高電壓進(jìn)行電平移位的電平移位器。
8.如權(quán)利要求1所述的顯示裝置，其特征在于在上述顯示屏上具有將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)的串行·并行轉(zhuǎn)換電路，在上述DAC電路上供給由上述串行·并行轉(zhuǎn)換電路轉(zhuǎn)換成并行的數(shù)據(jù)。
9.如權(quán)利要求1所述的顯示裝置，其特征在于在上述顯示單元的兩側(cè)具有上述掃描線驅(qū)動(dòng)電路，并且在上述顯示單元的兩側(cè)具有對(duì)上述數(shù)據(jù)線驅(qū)動(dòng)電路供給時(shí)鐘的定時(shí)緩沖器。
10.如權(quán)利要求1所述的顯示裝置，其特征在于在上述顯示屏上，作為構(gòu)成上述數(shù)據(jù)線驅(qū)動(dòng)電路一部分的電路，具有從電壓轉(zhuǎn)換到電流的電路，對(duì)上述數(shù)據(jù)線進(jìn)行電流驅(qū)動(dòng)。
11.如權(quán)利要求1所述的顯示裝置，其特征在于上述顯示單元由液晶元件構(gòu)成。
12.如權(quán)利要求1所述的顯示裝置，其特征在于上述顯示單元由有機(jī)EL(場(chǎng)致發(fā)光)元件構(gòu)成。
13.如權(quán)利要求1所述的顯示裝置，其特征在于在上述顯示屏上形成的、構(gòu)成上述顯示單元、上述數(shù)據(jù)線驅(qū)動(dòng)電路、上述掃描線驅(qū)動(dòng)電路的各個(gè)晶體管的柵極絕緣膜的結(jié)構(gòu)相同，上述晶體管的柵極絕緣膜的膜厚在工藝誤差的范圍內(nèi)相等。
14.如權(quán)利要求1所述的顯示裝置，其特征在于在上述顯示屏上形成、并構(gòu)成包括上述數(shù)據(jù)線驅(qū)動(dòng)電路及上述掃描線驅(qū)動(dòng)電路的外圍電路的晶體管，與構(gòu)成上述顯示屏上所形成的上述顯示單元的象素開(kāi)關(guān)的晶體管用相同的工藝形成；包括上述數(shù)據(jù)線驅(qū)動(dòng)電路及上述掃描線驅(qū)動(dòng)電路的外圍電路的晶體管柵極絕緣膜的膜厚，根據(jù)高電壓驅(qū)動(dòng)的晶體管柵極絕緣膜的膜厚進(jìn)行同樣設(shè)定。
15.一種顯示裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示裝置基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S分割的{(N×B)/S}個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò){(N×B)/S}位寬的數(shù)據(jù)總線，以{(N×B)/S}位為單位，向上述顯示裝置基板一側(cè)在1水平期間分割為上述塊分割數(shù)S次，傳輸1行量的顯示數(shù)據(jù)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，上述數(shù)據(jù)線驅(qū)動(dòng)電路包括分別使從上述數(shù)據(jù)總線接收的信號(hào)振幅向更高振幅信號(hào)進(jìn)行電平移位并輸出的{(N×B)/S}個(gè)電平移位器；分別對(duì)上述電平移位器的輸出進(jìn)行鎖存的{(N×B)/S}個(gè)鎖存電路；分別輸入B個(gè)上述鎖存電路的B位輸出，輸出模擬信號(hào)的(N/S)個(gè)數(shù)·模變換電路(稱為“DAC電路”)；以及將上述DAC電路的輸出作為輸入，與上述顯示單元的N列相同有N輸出的選擇器電路，上述選擇器電路接收(N/S)個(gè)上述DAC電路的輸出，根據(jù)選擇器控制信號(hào)，對(duì)每個(gè)上述DAC電路的輸出，在將1水平期間按上述塊分割數(shù)S分割的時(shí)間內(nèi)，依次向S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。
16.如權(quán)利要求15所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的電平移位器·定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器升壓并輸出的鎖存時(shí)鐘信號(hào)和上述選擇器控制信號(hào)，分別供給上述鎖存電路和上述選擇器電路。
17.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示裝置基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S分割的{(N×B)/S}個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò){(N×B)/S}位寬的數(shù)據(jù)總線，以{(N×B)/S}位為單位，向上述顯示裝置基板一側(cè)在1水平期間分割為上述塊分割數(shù)S次，傳輸1行量的顯示數(shù)據(jù)；上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，上述數(shù)據(jù)線驅(qū)動(dòng)電路包括分別對(duì)從上述數(shù)據(jù)總線接收的信號(hào)進(jìn)行鎖存的{(N×B)/S}個(gè)鎖存電路；分別使上述電平移位器的輸出振幅向更高振幅信號(hào)進(jìn)行電平移位并輸出的{(N×B)/S}個(gè)電平移位器；分別輸入上述電平移位器的B位輸出，輸出模擬信號(hào)的(N/S)個(gè)數(shù)·模變換電路(稱為“DAC電路”)；以及將上述DAC電路的輸出作為輸入，與上述顯示單元的N列相同有N輸出的選擇器電路，上述選擇器電路接收(N/S)個(gè)上述DAC電路的輸出，根據(jù)選擇器控制信號(hào)，對(duì)每個(gè)上述DAC電路的輸出，在將1水平期間按上述塊分割數(shù)S分割的時(shí)間內(nèi)，依次向S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。
18.如權(quán)利要求17所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的電平移位器·定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器升壓并輸出的鎖存時(shí)鐘信號(hào)和上述選擇器控制信號(hào)，分別供給上述鎖存電路和上述選擇器電路。
19.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S分割的{(N×B)/S}個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò){(N×B)/S}位寬的數(shù)據(jù)總線，以{(N×B)/S}位為單位，向上述顯示裝置基板一側(cè)在1水平期間分割為上述塊分割數(shù)S次，傳輸1行量的顯示數(shù)據(jù)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別對(duì)從上述數(shù)據(jù)總線接收的信號(hào)進(jìn)行鎖存的{(N×B)/S}個(gè)鎖存電路；分別輸入上述鎖存電路的B位輸出，輸出模擬信號(hào)的(N/S)個(gè)數(shù)·模變換電路(稱為“DAC電路”)；以及將上述DAC電路的輸出作為輸入，與上述顯示單元的N列相同有N輸出的選擇器電路，上述選擇器電路接收(N/S)個(gè)上述DAC電路的輸出，根據(jù)選擇器控制信號(hào)，對(duì)每個(gè)上述DAC電路的輸出，在將1水平期間按上述塊分割數(shù)S分割的時(shí)間內(nèi)，依次向S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)，上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器進(jìn)行升壓并輸出的鎖存時(shí)鐘信號(hào)和上述選擇器控制信號(hào)，分別供給上述鎖存電路和上述選擇器電路。
20.如權(quán)利要求19所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的定時(shí)緩沖器供給時(shí)鐘信號(hào)，從定時(shí)緩沖器輸出的鎖存時(shí)鐘信號(hào)和上述選擇器控制信號(hào)，分別供給上述鎖存電路和上述選擇器電路。
21.如權(quán)利要求15所述的顯示裝置，其特征在于在上述DAC電路和上述選擇電路之間，具有將上述DAC電路的輸出電壓轉(zhuǎn)換成電流的電壓一電流轉(zhuǎn)換電路，及將由上述電壓一電流轉(zhuǎn)換電路所轉(zhuǎn)換的電流向上述選擇器電路輸出的電流輸出緩沖器，從上述選擇器電路的N輸出對(duì)N條數(shù)據(jù)線供給電流。
22.如權(quán)利要求15所述的顯示裝置，其特征在于代替上述DAC電路，具有從數(shù)字電壓信號(hào)的顯示數(shù)據(jù)轉(zhuǎn)換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路，從上述選擇器電路的N輸出向N條的數(shù)據(jù)線供給電流。
23.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置將相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S分割的{(N×B)/S}個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò){(N×B)/S}位寬的數(shù)據(jù)總線，以{(N×B)/S}位為單位，向上述顯示裝置基板一側(cè)，在1水平期間分割為上述塊分割數(shù)S次，傳輸1行量的顯示數(shù)據(jù)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別使從上述數(shù)據(jù)總線接收的信號(hào)的振幅向更高振幅的信號(hào)進(jìn)行電平移位的{(N×B)/S}個(gè)電平移位器；分別對(duì)從上述電平移位器的輸出進(jìn)行鎖存的{(N×B)/S}個(gè)鎖存電路；分別輸入B個(gè)上述鎖存電路的B位輸出的(N/S)個(gè)解碼器電路；分別將上述解碼器電路的輸出作為輸入，根據(jù)解碼結(jié)果輸出電流的(N/S)個(gè)電流輸出緩沖器；以及將上述電流輸出緩沖器的輸出電流作為輸入，與上述顯示單元的N列相同有N輸出的選擇器電路，上述選擇器電路接收(N/S)個(gè)上述電流輸出緩沖器的電流輸出，根據(jù)選擇器控制信號(hào)，對(duì)每1輸出，在按上述塊分割數(shù)S分割的時(shí)間內(nèi)，依次向S條數(shù)據(jù)線群供給電流。
24.如權(quán)利要求23所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的電平移位器·定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器升壓并輸出的鎖存時(shí)鐘信號(hào)和上述選擇器控制信號(hào)，分別供給上述鎖存電路和上述選擇器電路。
25.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元，具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò)(N×B)位寬的數(shù)據(jù)總線，向上述顯示裝置基板一側(cè)，一次并行傳輸1行量的顯示數(shù)據(jù)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別使從上述數(shù)據(jù)總線接收的信號(hào)的振幅向更高振幅的信號(hào)進(jìn)行電平移位的(N×B)個(gè)電平移位器；分別對(duì)從上述電平移位器的輸出進(jìn)行鎖存的(N×B)個(gè)鎖存電路；以及分別輸入B個(gè)上述鎖存電路的B位輸出，輸出模擬信號(hào)的N個(gè)數(shù)·模變換電路(稱為“DAC電路”)。
26.如權(quán)利要求25所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的電平移位器·定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器升壓并輸出的鎖存時(shí)鐘信號(hào)供給上述鎖存電路。
27.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)個(gè)；從上述控制器裝置的上述輸出緩沖器，通過(guò)(N×B)位寬的數(shù)據(jù)總線，向上述顯示裝置基板一側(cè)，1次并行傳輸1行量的顯示數(shù)據(jù)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別對(duì)從上述數(shù)據(jù)總線接收的低振幅的信號(hào)進(jìn)行鎖存的(N×B)個(gè)鎖存電路；分別使上述鎖存電路的輸出振幅向更高振幅的信號(hào)進(jìn)行電平移位輸出的(N×B)個(gè)電平移位器；以及分別輸入B個(gè)上述電平移位器的B位輸出，輸出模擬信號(hào)的N個(gè)數(shù)·模變換電路(稱為“DAC電路”)。
28.如權(quán)利要求27所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的電平移位器·定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器升壓并輸出的鎖存時(shí)鐘信號(hào)供給上述鎖存電路。
29.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò)(N×B)位寬的數(shù)據(jù)總線，向上述顯示裝置基板一側(cè)在1水平期間，并行傳輸1行量的顯示數(shù)據(jù)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別對(duì)上述數(shù)據(jù)總線接上所傳輸?shù)男盘?hào)進(jìn)行鎖存的(N×B)個(gè)鎖存電路；以及分別輸入B個(gè)上述鎖存電路的B位輸出，輸出模擬信號(hào)的N個(gè)數(shù)·模變換電路(稱為“DAC電路”)。
30.如權(quán)利要求29所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的定時(shí)緩沖器供給時(shí)鐘信號(hào)，從定時(shí)緩沖器輸出的鎖存時(shí)鐘信號(hào)供給上述鎖存電路。
31.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò)(N×B)位寬的數(shù)據(jù)總線，向上述顯示裝置基板一側(cè)1次并行傳輸1行量的顯示數(shù)據(jù)；上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別使從上述數(shù)據(jù)總線接收的信號(hào)振幅向更高振幅的信號(hào)進(jìn)行電平移位的(N×B)個(gè)電平移位器；分別對(duì)上述電平移位器的輸出進(jìn)行鎖存的(N×B)個(gè)鎖存電路；分別輸入B個(gè)上述鎖存電路的B位輸出，輸出模擬信號(hào)的N個(gè)數(shù)·模變換電路(稱為“DAC電路”)；以及分別輸入上述DAC電路的輸出，進(jìn)行電壓電流轉(zhuǎn)換，電流輸出到對(duì)應(yīng)數(shù)據(jù)線的電壓—電流轉(zhuǎn)換電路·電流輸出緩沖器電路。
32.如權(quán)利要求31所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的電平移位器·定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器輸出的鎖存時(shí)鐘信號(hào)供給上述鎖存電路。
33.如權(quán)利要求31所述的顯示裝置，其特征在于代替上述DAC電路和上述電壓—電流轉(zhuǎn)換電路·電流輸出緩沖器電路，而具有輸入上述鎖存電路的B位輸出，轉(zhuǎn)換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路。
34.如權(quán)利要求31所述的顯示裝置，其特征在于代替上述DAC電路和上述電壓—電流轉(zhuǎn)換電路·電流輸出緩沖器電路，而具有輸入上述鎖存電路的B位輸出，進(jìn)行解碼的解碼電路；具有輸入上述解碼電路的輸出，對(duì)對(duì)應(yīng)的數(shù)據(jù)線進(jìn)行電流輸出的電流輸出緩沖電路。
35.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元，具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S的數(shù)量和P相分割的{(N×B)/(P×S)}個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò){(N×B)/(P×S)}位寬的數(shù)據(jù)總線，向上述顯示裝置基板一側(cè)傳輸顯示數(shù)據(jù)，在1水平期間{(N×B)/(P×S)}位的數(shù)據(jù)分割(P×S)次，傳輸1行量的顯示數(shù)據(jù)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別使從上述數(shù)據(jù)總線接收的信號(hào)的振幅向更高振幅的信號(hào)進(jìn)行電平移位輸出的{(N×B)/(P×S)}個(gè)電平移位器；分別串行輸入上述電平移位器的輸出，展開(kāi)為P相的并行位輸出的{(N×B)/S}個(gè)串行·并行轉(zhuǎn)換電路；分別對(duì)上述串行·并行轉(zhuǎn)換電路的輸出進(jìn)行鎖存的{(N×B)/S}個(gè)鎖存電路；分別輸入B個(gè)上述鎖存電路的B位輸出，輸出模擬信號(hào)的(N/S)個(gè)數(shù)·變換電路(稱為“DAC電路”)；以及將上述DAC電路的輸出作為輸入，與上述顯示單元的N列相同有N輸出的選擇器電路，上述選擇器電路接收(N/S)個(gè)上述DAC電路的輸出，根據(jù)選擇器控制信號(hào)，對(duì)每個(gè)上述DAC電路的輸出，在按上述塊分割數(shù)S分割的時(shí)間內(nèi)，依次向S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。
36.如權(quán)利要求35所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的電平移位器·定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器升壓的鎖存時(shí)鐘信號(hào)、上述選擇器控制信號(hào)和串行·并行轉(zhuǎn)換控制信號(hào)，分別供給上述鎖存電路、上述選擇器電路和上述串行·并行轉(zhuǎn)換電路。
37.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元，具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置將相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S的數(shù)量和P相分割的{(N×B)/(P×S)}個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò){(N×B)/(P×S)}位寬的數(shù)據(jù)總線，向上述顯示裝置基板一側(cè)傳輸顯示數(shù)據(jù)，在1水平期間，{(N×B)/(P×S)}位的數(shù)據(jù)分割(P×S)次，傳輸1行量的顯示數(shù)據(jù)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別串行輸入在上述數(shù)據(jù)總線所傳輸{(N×B)/(P×S)}位的各數(shù)據(jù)，展開(kāi)為P相并行位的{(N×B)/S}個(gè)串行·并行轉(zhuǎn)換電路；分別對(duì)上述串行·并行轉(zhuǎn)換電路的輸出進(jìn)行鎖存的{(N×B)/S}個(gè)鎖存電路；分別對(duì)上述鎖存電路的輸出進(jìn)行電平移位的{(N×B)/S}個(gè)電平移位器；分別輸入B個(gè)上述電平移位器的B位輸出，輸出模擬信號(hào)的(N/S)個(gè)數(shù)·模變換電路(稱為“DAC電路”)；以及將上述DAC電路的輸出作為輸入，與上述顯示單元的N列相同有N輸出的選擇器電路，上述選擇器電路接收(N/S)個(gè)上述DAC電路的輸出，根據(jù)選擇器控制信號(hào)，對(duì)每個(gè)上述DAC電路的1個(gè)輸出，在按上述塊分割數(shù)S分割的時(shí)間內(nèi)，依次向S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。
38.如權(quán)利要求37所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的電平移位器·定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器升壓并輸出的鎖存時(shí)鐘信號(hào)、上述選擇器控制信號(hào)和串行·并行轉(zhuǎn)換控制信號(hào)，分別供給上述鎖存電路、上述選擇器電路和上述串行·并行轉(zhuǎn)換電路。
39.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元，具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置將相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S的數(shù)量和P相分割的{(N×B)/(P×S)}個(gè)；從上述控制器裝置的上述輸出緩沖器，通過(guò){(N×B)/(P×S)}位寬的數(shù)據(jù)總線，向上述顯示裝置基板一側(cè)傳輸顯示數(shù)據(jù)，在1水平期間，{(N×B)/(P×S)}位的數(shù)據(jù)分割(P×S)次，傳輸1行量的顯示數(shù)據(jù)；上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別串行輸入從上述數(shù)據(jù)總線輸出各位數(shù)據(jù)，展開(kāi)為P相的并行位的{(N×B)/S}串行·并行轉(zhuǎn)換電路；分別對(duì)上述串行·并行轉(zhuǎn)換電路的輸出進(jìn)行鎖存的{(N×B)/S}鎖存電路；分別輸入上述鎖存電路的B位輸出，輸出模擬信號(hào)的(N/S)個(gè)數(shù)·模變換電路(稱為“DAC電路”)；以及將上述DAC電路的輸出作為輸入，與上述顯示單元的N列相同有N輸出的選擇器電路，上述選擇器電路接收(N/S)個(gè)上述DAC電路的輸出，根據(jù)選擇器控制信號(hào)，對(duì)每個(gè)上述DAC電路的1個(gè)輸出，在按上述塊分割數(shù)S分割的時(shí)間內(nèi)，依次向S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。
40.如權(quán)利要求39所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的定時(shí)緩沖器供給時(shí)鐘信號(hào)，從定時(shí)緩沖器輸出的鎖存時(shí)鐘信號(hào)、上述選擇器控制信號(hào)和串行·并行轉(zhuǎn)換控制信號(hào)，分別供給上述鎖存電路、上述選擇器電路和上述串行·并行轉(zhuǎn)換電路。
41.如權(quán)利要求35所述的顯示裝置，其特征在于在上述DAC電路和上述選擇器之間，具有對(duì)上述DAC電路的輸出進(jìn)行電壓電流變換，并進(jìn)行電流輸出的電壓—電流轉(zhuǎn)換電路·電流輸出緩沖器電路。
42.如權(quán)利要求35所述的顯示裝置，其特征在于代替上述DAC電路，具有輸入上述鎖存電路的輸出，并轉(zhuǎn)換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路。
43.如權(quán)利要求35所述的顯示裝置，其特征在于代替上述DAC電路，分別輸入B個(gè)上述鎖存電路的輸出，進(jìn)行解碼的解碼器電路、及輸出對(duì)應(yīng)于上述解碼器電路的解碼結(jié)果輸出而輸出電流的電流輸出緩沖器，在上述鎖存電路和上述選擇器之間分別設(shè)置(S/N)個(gè)。
44.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置{(N×B)/P}個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò){(N×B)/P}位寬的數(shù)據(jù)總線，在1水平期間分割為P次，向上述顯示裝置基板一側(cè)傳輸1行量的顯示數(shù)據(jù)；上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別使從上述數(shù)據(jù)總線接收的信號(hào)振幅向更高振幅的信號(hào)進(jìn)行電平移位輸出的{(N×B)/P}電平移位器；分別串行輸入上述電平移位器的輸出，展開(kāi)為P相的并行位的(N×B)個(gè)串行·并行轉(zhuǎn)換電路；分別對(duì)上述并行位的串行·并行轉(zhuǎn)換電路的輸出進(jìn)行鎖存的(N×B)鎖存電路；以及分別輸入B個(gè)上述鎖存電路的B位輸出，輸出模擬信號(hào)的N個(gè)數(shù)·模變換電路(稱為“DAC電路”)。
45.如權(quán)利要求44所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的電平移位器·定時(shí)緩沖器供給時(shí)鐘信號(hào)，由上述電平移位器·定時(shí)緩沖器升壓并輸出的鎖存時(shí)鐘信號(hào)和串行·并行轉(zhuǎn)換控制信號(hào)，分別供給上述鎖存電路和上述串行·并行轉(zhuǎn)換電路。
46.如權(quán)利要求44所述的顯示裝置，其特征在于在上述顯示裝置基板上，交換上述電平移位器和上述串行·并行轉(zhuǎn)換電路的位置，上述串行·并行轉(zhuǎn)換電路，串行輸入上述數(shù)據(jù)總線的各位信號(hào)，展開(kāi)為P相的并行位，上述電平移位器使上述串行·并行轉(zhuǎn)換電路的輸出信號(hào)的振幅向更高振幅的信號(hào)進(jìn)行電平移位，上述DAC電路輸入上述鎖存電路的輸出。
47.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元，具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，在上述控制器裝置中，上述輸出緩沖器配置相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)將1行量按P相分割的{(N×B)/P}個(gè)，從上述控制器裝置的上述輸出緩沖器，通過(guò){(N×B)/P}位寬的數(shù)據(jù)總線，在1水平期間分割P次，向上述顯示裝置基板一側(cè)傳輸1行量的顯示數(shù)據(jù)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，數(shù)據(jù)線驅(qū)動(dòng)電路包括分別串行輸入從上述數(shù)據(jù)總線輸出的各位數(shù)據(jù)，展開(kāi)為P相并輸出的{(N×B)/P}個(gè)串行·并行轉(zhuǎn)換電路；分別對(duì)上述串行·并行轉(zhuǎn)換電路的輸出進(jìn)行鎖存的(N×B)鎖存電路；以及分別輸入上述鎖存電路的B位輸出，輸出模擬信號(hào)的N個(gè)數(shù)·模變換電路(稱為“DAC電路”)。
48.如權(quán)利要求47所述的顯示裝置，其特征在于上述控制器裝置的上述控制器對(duì)上述顯示裝置基板的定時(shí)緩沖器供給時(shí)鐘信號(hào)，從定時(shí)緩沖器輸出的鎖存時(shí)鐘信號(hào)和串行·并行轉(zhuǎn)換控制信號(hào)，分別供給上述鎖存電路和上述串行·并行轉(zhuǎn)換電路。
49.如權(quán)利要求47所述的顯示裝置，其特征在于具有N個(gè)輸入上述DAC電路的輸出電壓，進(jìn)行電壓—電流轉(zhuǎn)換，并輸出電流的電壓—電流轉(zhuǎn)換電路·電流輸出緩沖器。
50.如權(quán)利要求47所述的顯示裝置，其特征在于代替上述DAC電路，具有輸入上述鎖存電路的輸出，并轉(zhuǎn)換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路。
51.如權(quán)利要求47所述的顯示裝置，其特征在于代替上述DAC電路，而具有分別輸入B個(gè)上述鎖存電路的輸出并進(jìn)行解碼的N個(gè)解碼器電路，及對(duì)應(yīng)于上述解碼器電路的解碼結(jié)果輸出電流的N個(gè)電流輸出緩沖器電路。
52.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；在同一基板上具有存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，上述輸出緩沖器配置將相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按塊分割數(shù)S的數(shù)量和P相分割的{(N×B)/(P×S)}個(gè)，上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，上述數(shù)據(jù)線驅(qū)動(dòng)電路包括分別串行輸入上述輸出緩沖器的輸出，展開(kāi)為P相并行位輸出的{(N×B)/(P×S)}個(gè)串行·并行轉(zhuǎn)換電路；分別對(duì)上述串行·并行轉(zhuǎn)換電路的輸出進(jìn)行鎖存的{(N×B)/S}個(gè)鎖存電路；分別輸入上述鎖存電路的B位輸出，輸出模擬信號(hào)的(N/S)個(gè)數(shù)·模變換電路(稱為“DAC電路)；以及將上述DAC電路的輸出作為輸入，與上述顯示單元的N列相同有N輸山的選擇器電路，上述選擇器電路接收(N/S)個(gè)上述DAC電路的輸出，根據(jù)選擇器控制信號(hào)，對(duì)每個(gè)上述DAC電路的輸出，在以上述塊分割數(shù)S分割的時(shí)間內(nèi)，依次向S條數(shù)據(jù)線群供給數(shù)據(jù)信號(hào)。
53.如權(quán)利要求52所述的顯示裝置，其特征在于從上述控制器對(duì)上述鎖存電路供給鎖存時(shí)鐘信號(hào)，對(duì)上述選擇器供給鎖存時(shí)鐘信號(hào)，并對(duì)上述串行·并行轉(zhuǎn)換電路供給串行·并行轉(zhuǎn)換控制信號(hào)。
54.一種顯示器裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣狀配置M行N列象素群的顯示單元；在同一基板上具有存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸山緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，上述輸出緩沖器配置將相當(dāng)于上述存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位按P相分割的{(N×B)/P}個(gè)；上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，上述數(shù)據(jù)線驅(qū)動(dòng)電路包括分別串行輸入上述輸出緩沖器的輸出，展開(kāi)為P相并行位并輸出的{(N×B)/P}個(gè)串行·并行轉(zhuǎn)換電路；分別對(duì)上述串行·并行轉(zhuǎn)換電路的輸出進(jìn)行鎖存的{(N×B)/P}個(gè)鎖存電路；以及分別輸入B個(gè)上述鎖存電路的B位輸出，輸出模擬信號(hào)的N個(gè)數(shù)·模變換電路(稱為“DAC電路)。
55.如權(quán)利要求54所述的顯示裝置，其特征在于從上述控制器對(duì)上述鎖存電路供給鎖存時(shí)鐘信號(hào)，并對(duì)上述串行·并行轉(zhuǎn)換電路供給串行·并行轉(zhuǎn)換控制信號(hào)。
56.如權(quán)利要求15所述的顯示裝置，其特征在于構(gòu)成上述顯示裝置基板上所形成的電路的晶體管，由與上述顯示單元的象素開(kāi)關(guān)相同的制造工藝做成。
57.如權(quán)利要求15所述的顯示裝置，其特征在于構(gòu)成上述顯示裝置基板上所形成的包括上述數(shù)據(jù)線驅(qū)動(dòng)電路及上述掃描線驅(qū)動(dòng)電路的外圍電路的晶體管，用與構(gòu)成在上述顯示裝置基板上所形成的上述顯示單元的象素開(kāi)關(guān)的晶體管相同的工藝形成；構(gòu)成包括上述數(shù)據(jù)線驅(qū)動(dòng)電路及上述掃描線驅(qū)動(dòng)電路的外圍電路的晶體柵極絕緣膜的膜厚，與構(gòu)成上述象素開(kāi)關(guān)的晶體管柵極絕緣膜的膜厚相同。
58.一種顯示裝置，至少包括將從存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器電路中讀出的1行量、或?qū)?行量分割成多個(gè)而并行傳輸?shù)臄?shù)字信號(hào)，變換成模擬信號(hào)的數(shù)字·模擬變換電路，并包括對(duì)上述顯示單元的多條數(shù)據(jù)線加模擬數(shù)據(jù)信號(hào)的數(shù)據(jù)線驅(qū)動(dòng)電路，其特征在于上述數(shù)·模變換電路，或上述數(shù)·模變換電路和上述顯示存儲(chǔ)器電路，與上述顯示單元在同一基板上形成；構(gòu)成與上述顯示單元在同一基板上形成的電路的晶體管，與構(gòu)成上述顯示單元的象素開(kāi)關(guān)的晶體管，其柵極絕緣膜的膜厚在工藝誤差范圍內(nèi)相等。
59.如權(quán)利要求13所述的顯示裝置，其特征在于上述晶體管由多晶硅TFT(Thin Film Transistor)構(gòu)成。
60.一種顯示裝置，具有接收從上位裝置所供給的顯示數(shù)據(jù)，將對(duì)應(yīng)于顯示數(shù)據(jù)的信號(hào)加到數(shù)據(jù)線上的數(shù)據(jù)線驅(qū)動(dòng)電路，其特征在于至少在對(duì)顯示數(shù)據(jù)進(jìn)行相展開(kāi)的電路中，傳輸顯示信號(hào)的布線與傳輸其他顯示信號(hào)的布線不交叉。
61.一種半導(dǎo)體裝置，具有接收從上位裝置所供給的顯示數(shù)據(jù)，將對(duì)應(yīng)于顯示數(shù)據(jù)的信號(hào)加到數(shù)據(jù)線上的數(shù)據(jù)線驅(qū)動(dòng)電路，其特征在于至少在對(duì)顯示數(shù)據(jù)進(jìn)行相展開(kāi)的電路中，傳輸顯示信號(hào)的布線與傳輸其他顯示信號(hào)的布線不交叉。
62.一種顯示裝置，具有接收從上位裝置所供給的顯示數(shù)據(jù)，對(duì)該顯示數(shù)據(jù)進(jìn)行相展開(kāi)的電路，其特征在于傳輸相展開(kāi)前的信號(hào)的某信號(hào)線，與其他信號(hào)線交叉的交叉點(diǎn)數(shù)比C＝n(n-1)(k-1)/2少(其中，n表示所供給的顯示數(shù)據(jù)的并行數(shù)，k×n表示相展開(kāi)后的顯示數(shù)據(jù)的并行數(shù))。
63.一種半導(dǎo)體裝置，具有接收從上位裝置所供給的顯示數(shù)據(jù)，對(duì)該顯示數(shù)據(jù)進(jìn)行相展開(kāi)的電路，其特征在于傳輸相展開(kāi)前的信號(hào)的某信號(hào)線，與其他信號(hào)線交叉的交叉點(diǎn)數(shù)比C＝n(n-1)(k-1)/2少(其中，n表示所供給的顯示數(shù)據(jù)的并行數(shù)，k×n表示相展開(kāi)后的顯示數(shù)據(jù)的并行數(shù))。
64.一種顯示裝置，其特征在于顯示裝置基板具有在多條數(shù)據(jù)線(N條)和多條掃描線(M條)的交點(diǎn)上有按矩陣配置成M行N列象素群的顯示單元；具有控制器裝置，該控制器裝置包括存儲(chǔ)(M×N)象素量(即(M×N×B)位)的B位灰度的顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏基板一側(cè)輸出的輸出緩沖器；及控制上述顯示存儲(chǔ)器及上述輸出緩沖器，并管理與上位裝置間的通信及控制的控制器，從上述控制器裝置的輸出緩沖器，通過(guò)將相當(dāng)于上述顯示存儲(chǔ)器的(M×N×B)位內(nèi)1行量的(N×B)位，按塊分割數(shù)S的數(shù)和P相分割的{(N×B)/(P×S)}位寬度的數(shù)據(jù)總線，向上述顯示裝置基板一側(cè)傳輸數(shù)字顯示數(shù)據(jù)；上述顯示裝置基板具有數(shù)據(jù)線驅(qū)動(dòng)電路，以及依次向上述多條掃描線加電壓的掃描線驅(qū)動(dòng)電路，上述數(shù)據(jù)線驅(qū)動(dòng)電路包括P相展開(kāi)電路，具有分別對(duì)上述數(shù)據(jù)總線中的1條數(shù)據(jù)共同連接的P個(gè)電平移位器，也是將從上述輸出緩沖器輸出并通過(guò)上述數(shù)據(jù)線依次接收的P相信號(hào)的振幅分別電平移位到更高振幅信號(hào)的P個(gè)電平移位電路；以及將P個(gè)上述電平移位電路的輸出根據(jù)驅(qū)動(dòng)塊分別進(jìn)行鎖存，將P相串行位數(shù)展開(kāi)成被電平移位的P位并行數(shù)據(jù)，并進(jìn)行鎖存輸出的鎖存電路，從對(duì)應(yīng)于{(N×B)/(P×S)}位寬的上述數(shù)據(jù)總線所設(shè)置的{(N×B)/(P×S)}個(gè)上述P相展開(kāi)電路，使{(N×B)/S}}位的數(shù)據(jù)并行輸出，上述數(shù)據(jù)線驅(qū)動(dòng)電路包括數(shù)·模變換電路(稱為“DAC電路”)，對(duì){(N×B)/(P×S)}個(gè)上述P相展開(kāi)電路設(shè)置(N/S)個(gè)，輸入從上述P相展開(kāi)電路輸出的B位數(shù)據(jù)，輸出模擬信號(hào)；以及選擇器電路，將(N/S)個(gè)上述DAC電路的輸出作為輸入，具有連接上述顯示單元的N條數(shù)據(jù)線的N條輸出，在分割成上述塊分割數(shù)S的時(shí)間內(nèi)，依次向上述顯示單元的數(shù)據(jù)線群供給(N/S)個(gè)上述DAC電路的輸出。
65.如權(quán)利要求64所述的顯示裝置，其特征在于從上述控制器裝置通過(guò)上述數(shù)據(jù)總線，在1水平期間，{(N×B)/(P×S)}位的數(shù)字圖像數(shù)據(jù)分割(P×S)次而向上述顯示裝置基板的數(shù)據(jù)線驅(qū)動(dòng)電路傳輸1行量的顯示數(shù)據(jù)。
66.如權(quán)利要求64所述的顯示裝置，其特征在于上述P相展開(kāi)電路，作為上述電平移位電路，在高電位電源和低電位電源之間具有以串聯(lián)形態(tài)連接的第1至第3開(kāi)關(guān)元件；在上述第1開(kāi)關(guān)元件和上述第2開(kāi)關(guān)元件的連接點(diǎn)上，連接第1電容；具有在輸入信號(hào)輸入的輸入端子和上述第3開(kāi)關(guān)元件的控制端子之間連接的第4開(kāi)關(guān)元件；在上述第3開(kāi)關(guān)元件的控制端子和上述第4開(kāi)關(guān)元件的連接點(diǎn)上連接第2電容；上述第1開(kāi)關(guān)元件和上述第2開(kāi)關(guān)元件在各控制端子上共同輸入第1取樣控制信號(hào)，當(dāng)一方導(dǎo)通時(shí)，另一方斷開(kāi)；在上述第4開(kāi)關(guān)元件的的控制端子上，輸入第2取樣控制信號(hào)；具有將上述第1電容的端子電壓，直接或間接作為輸出信號(hào)取出的電平移位電路。
67.如權(quán)利要求64所述的顯示裝置，其特征在于上述P相展開(kāi)電路，作為上述電平移位電路、在高電位電源和低電位電源之間具有以串聯(lián)形態(tài)連接的第1至第3開(kāi)關(guān)元件；在上述第1開(kāi)關(guān)元件和上述第2開(kāi)關(guān)元件的連接點(diǎn)上連接第1電容；具有在輸入信號(hào)輸入的輸入端子和上述第3開(kāi)關(guān)元件的控制端子之間連接的第4開(kāi)關(guān)元件；在上述第3開(kāi)關(guān)元件的控制端子和上述第4開(kāi)關(guān)元件的連接點(diǎn)上連接第2電容；在上述第1開(kāi)關(guān)元件的控制端子和上述第2開(kāi)關(guān)元件的控制端子之間，共同輸入第1取樣控制信號(hào)；當(dāng)上述第1取樣控制信號(hào)為第2邏輯值時(shí)，上述第1開(kāi)關(guān)元件導(dǎo)通，而上述第2開(kāi)關(guān)元件斷開(kāi)，上述第1電容由上述高電位電源的電源電壓充電；在上述第4開(kāi)關(guān)元件的控制端子上，輸入第2取樣控制信號(hào)，當(dāng)上述第2取樣控制信號(hào)為第1邏輯值時(shí)，上述第4開(kāi)關(guān)元件導(dǎo)通，上述第2電容由上述輸入信號(hào)電壓充電；具有當(dāng)上述第1取樣控制信號(hào)為第1邏輯值時(shí)，上述第1開(kāi)關(guān)元件斷開(kāi)，而上述第2開(kāi)關(guān)元件導(dǎo)通，這時(shí)的上述第1電容的端子電壓直接或間接作為輸出信號(hào)取出的電平移位電路。
68.如權(quán)利要求64所述的顯示電路，其特征在于上述P相展開(kāi)電路由2相電路構(gòu)成；上述2相展開(kāi)電路具有輸入端共同連接在數(shù)據(jù)線上的第1、第2電平移位電路；上述第1電平移位電路具有在高電位電源和低電位電源間以串聯(lián)形態(tài)連接的第1至第3開(kāi)關(guān)元件；在上述第1開(kāi)關(guān)元件和上述第2開(kāi)關(guān)元件的連接點(diǎn)上，連接第1電容；具有在輸入信號(hào)輸入的輸入端子和上述第3開(kāi)關(guān)元件的控制端子之間連接的第4開(kāi)關(guān)元件；在上述第3開(kāi)關(guān)元件的控制端子和上述第4開(kāi)關(guān)元件的連接點(diǎn)上連接第2電容；在上述第1開(kāi)關(guān)元件的控制端子和上述第2開(kāi)關(guān)元件的控制端子上共同輸入第1取樣控制信號(hào)；當(dāng)上述第1取樣控制信號(hào)為第2邏輯值時(shí)，上述第1開(kāi)關(guān)元件導(dǎo)通，上述第2開(kāi)關(guān)元件斷開(kāi)，上述第1電容由上述高電位電源的電源電壓充電；在上述第4開(kāi)關(guān)元件的控制端子上，輸入上述第1取樣控制信號(hào)和互補(bǔ)的第2取樣控制信號(hào)，當(dāng)上述第2取樣控制信號(hào)為第1邏輯值時(shí)，上述第4開(kāi)關(guān)元件導(dǎo)通，而上述第2電容由上述輸入信號(hào)電壓充電；當(dāng)上述第1取樣控制信號(hào)為第1邏輯值時(shí)，上述第1開(kāi)關(guān)元件斷開(kāi)，上述第2開(kāi)關(guān)元件導(dǎo)通，這時(shí)的上述第1電容的端子電壓直接或間接作為輸出信號(hào)取出；上述第2電平移位電路，與上述第2電平移位電路為相同電路構(gòu)成；輸入信號(hào)共同輸入上述第1及第2電平移位電路中；在上述第2電平移位電路的上述第1開(kāi)關(guān)元件的控制端子和上述第2開(kāi)關(guān)元件的控制端子上，共同輸入上述第2取樣控制信號(hào)，在上述第2電平移位電路的上述第4開(kāi)關(guān)元件的控制端子上，輸入上述第1取樣控制信號(hào)；具有使上述第1電平移位的輸出根據(jù)上述第1取樣控制信號(hào)而取入，并根據(jù)上述第2取樣控制信號(hào)而輸出的第1主從型鎖存器；使上述第1主從型鎖存器的輸出根據(jù)上述第1取樣控制信號(hào)而輸出的鎖存器；及使上述第2電平移位電路的輸出根據(jù)上述第2取樣控制信號(hào)而取入、并根據(jù)上述第1取樣控制信號(hào)而輸出的第2主從型鎖存器。
69.一種半導(dǎo)體裝置，包括被驅(qū)動(dòng)元件陣列，被驅(qū)動(dòng)元件形成陣列狀；以及串行·并行轉(zhuǎn)換電路，為了并行處理用于驅(qū)動(dòng)上述驅(qū)動(dòng)元件的數(shù)據(jù)，而具有2位以上的輸入數(shù)，其特征在于上述具有2位以上的輸入數(shù)的串行·并行轉(zhuǎn)換電路，由多個(gè)1位輸入的串行·并行轉(zhuǎn)換電路構(gòu)成。
70.如權(quán)利要求69所述的半導(dǎo)體裝置，其特征在于上述多個(gè)1位輸入的串行·并行轉(zhuǎn)換電路中的，少2個(gè)，由共同連接的控制線同時(shí)驅(qū)動(dòng)。
71.一種半導(dǎo)體裝置，包括被驅(qū)動(dòng)元件陣列，被驅(qū)動(dòng)元件形成陣列狀；驅(qū)動(dòng)電路，用于向上述被驅(qū)動(dòng)元件寫(xiě)入電信號(hào)；以及串行·并行轉(zhuǎn)換電路，為了并行處理數(shù)據(jù)，而具有2位以上的輸入數(shù)，其特征在于輸出將被輸入串行·并行轉(zhuǎn)換電路的輸入端子的數(shù)據(jù)進(jìn)行串行并行轉(zhuǎn)換后得到的信號(hào)的輸出端子群，以及輸出將被輸入與上述輸入端子相鄰的的輸入端子的數(shù)據(jù)進(jìn)行串行并行轉(zhuǎn)換后得到的信號(hào)的輸出端子群相鄰。
72.一種半導(dǎo)體裝置，包括被驅(qū)動(dòng)元件陣列，被驅(qū)動(dòng)元件形成陣列狀；驅(qū)動(dòng)電路，用于向上述被驅(qū)動(dòng)元件寫(xiě)入電信號(hào)；以及串行·并行轉(zhuǎn)換電路，為了并行處理數(shù)據(jù)，而具有2位以上的輸入數(shù)，其特征在于具有上述串行·并行轉(zhuǎn)換電路功能的電路被設(shè)計(jì)為大致長(zhǎng)方形狀，在上述長(zhǎng)方形的其中一個(gè)長(zhǎng)邊上，具有輸入端子群，在上述長(zhǎng)方形的另一個(gè)長(zhǎng)邊上，具有輸出端子群。
73.如權(quán)利要求3所述的顯示裝置，其特征在于在上述顯示屏上，具有以上述DAC電路的輸出為輸入，其輸出與數(shù)據(jù)線群連接的選擇器電路。
74.如權(quán)利要求2所述的顯示裝置，其特征在于在上述顯示屏上，具有使由上述控制器IC的電源電壓所規(guī)定的信號(hào)振幅，向上述顯示屏的高電壓進(jìn)行電平移位的電平移位器。
75.如權(quán)利要求3所述的顯示裝置，其特征在于在上述顯示屏上具有將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)的串行·并行轉(zhuǎn)換電路，在上述DAC電路上供給由上述串行·并行轉(zhuǎn)換電路轉(zhuǎn)換成并行的數(shù)據(jù)。
76.如權(quán)利要求17所述的顯示裝置，其特征在于代替上述DAC電路，具有從數(shù)字電壓信號(hào)的顯示數(shù)據(jù)轉(zhuǎn)換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路，從上述選擇器電路的N輸出向N條的數(shù)據(jù)線供給電流。
77.如權(quán)利要求19所述的顯示裝置，其特征在于代替上述DAC電路，具有從數(shù)字電壓信號(hào)的顯示數(shù)據(jù)轉(zhuǎn)換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路，從上述選擇器電路的N輸出向N條的數(shù)據(jù)線供給電流。
78.如權(quán)利要求37所述的顯示裝置，其特征在于代替上述DAC電路，具有輸入上述鎖存電路的輸出，并轉(zhuǎn)換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路。
79.如權(quán)利要求39所述的顯示裝置，其特征在于代替上述DAC電路，具有輸入上述鎖存電路的輸出，并轉(zhuǎn)換為模擬電流信號(hào)的電壓·電流轉(zhuǎn)換電路。
80.如權(quán)利要求56所述的顯示裝置，其特征在于上述晶體管由多晶硅TFT(Thin Film Transistor)構(gòu)成。
81.如權(quán)利要求58所述的顯示裝置，其特征在于上述晶體管由多晶硅TFT(Thin Film Transistor)構(gòu)成。
全文摘要
本發(fā)明提供一種高精細(xì)、多灰度、低成本、低消耗功率的顯示裝置。包括顯示屏110，掃描電路109，及數(shù)據(jù)線驅(qū)動(dòng)電路。在上述顯示屏的外部具有控制器IC102，該控制器IC102包括存儲(chǔ)顯示數(shù)據(jù)的顯示存儲(chǔ)器；從上述顯示存儲(chǔ)器讀出數(shù)據(jù)并向上述顯示屏輸出的輸出緩沖器112；控制上述顯示存儲(chǔ)器及上述輸出緩沖器并管理與上述上位裝置間的通信及控制的控制器113；在上述顯示屏上具有構(gòu)成上述數(shù)據(jù)線驅(qū)動(dòng)電路的一部分，并將數(shù)字信號(hào)的顯示數(shù)據(jù)變換為模擬信號(hào)的DAC電路106；上述控制器IC102與上述顯示屏之間的數(shù)據(jù)傳輸用總線寬度，與上述控制器與上述上位裝置之間總線相比，一次可并行傳輸多位數(shù)據(jù)，降低數(shù)據(jù)線驅(qū)動(dòng)電路的工作頻率。
文檔編號(hào)G09G3/20GK1416110SQ0214
公開(kāi)日2003年5月7日 申請(qǐng)日期2002年10月8日 優(yōu)先權(quán)日2001年10月3日
發(fā)明者芳賀浩史, 高取憲一, 淺田秀樹(shù) 申請(qǐng)人:日本電氣株式會(huì)社