專利名稱：：電壓控制象素電路、顯示系統(tǒng)及其驅(qū)動方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種發(fā)光設(shè)備顯示器，并且尤其涉及一種用于發(fā)光設(shè)備顯示器的驅(qū)動技術(shù)。
背景技術(shù)：
：由于比有源矩陣液晶顯示器有優(yōu)點(diǎn)，最近，具有非晶硅(a-Si)、多晶硅、有機(jī)的或其他驅(qū)動底板的有源矩陣有機(jī)發(fā)光二極管(AMOLED)顯示器變得越來越具有吸引力。使用非晶硅底板的AMOLED顯示器，例如，具有包括低溫制備和低成本制備的優(yōu)點(diǎn)，低溫制備的優(yōu)點(diǎn)擴(kuò)大了不同基板的使用并且能夠?qū)崿F(xiàn)靈活顯示，并且低成本制備的優(yōu)點(diǎn)能夠生產(chǎn)出具有寬觀察視角的高分辨率顯示器。AMOLED顯示器包括象素的行和列陣列，每個(gè)陣列具有有機(jī)發(fā)光二極管(OLED)和設(shè)置在行和列陣列中的底板電子元件(backplaneelectronics)。由于OLED是電流驅(qū)動設(shè)備，AMOLED的象素電路應(yīng)該能夠提供準(zhǔn)確的和不變的驅(qū)動電流。圖1示出了美國專利號5748160所公開的象素電路。圖1的象素電路包括OLED10、驅(qū)動薄膜晶體管(TFT)11、開關(guān)TFT13和儲存電容14。驅(qū)動TFT11的漏極端連接到OLED10上。驅(qū)動TFT11的柵極端(gateterminal)通過開關(guān)TFT13連接到列線12。當(dāng)象素電路從列線12斷開時(shí)，連接在驅(qū)動薄膜晶體管11的柵極端和地之間的儲存電容14用于保持驅(qū)動薄膜晶體管11的柵極端的電壓。通過OLED10的電流強(qiáng)烈地依賴于驅(qū)動TFT11的特性參數(shù)。由于驅(qū)動TFT11的特性參數(shù)，尤其偏壓下的閾值電壓，隨著時(shí)間變化，并且這些變化對于不同的象素不同，感應(yīng)圖像失真(inducedimagedistortion)會很大而不能接受。美國專利號6229508公開了一種電壓控制象素電路，其提供獨(dú)立于驅(qū)動TFT的閾值電壓的電流到OLED。在該象素中，驅(qū)動TFT的柵-源電壓包括編程電壓和驅(qū)動TFT的閾值電壓。美國專利號6229508的缺點(diǎn)是象素電路需要額外的晶體管并且較復(fù)雜，其導(dǎo)致了顯示器的增益減少、象素孔徑減小和壽命減小。另一個(gè)使得象素電路對驅(qū)動晶體管的閾值電壓的變化更加不敏感的方法是使用電流控制象素電路，例如，在美國專利號6734636中公開的象素電路。在傳統(tǒng)的電流控制象素電路中，驅(qū)動TFT的柵-源電壓基于在下一個(gè)結(jié)構(gòu)(nextframe)中流過的電流自調(diào)節(jié)，因此，OLED電流比較少依賴于驅(qū)動TFT的電流-電壓特性。電流控制象素電路的缺點(diǎn)是由于大的線路容量，與低的控制電流水平有關(guān)的耗費(fèi)(overhead)出現(xiàn)在列線充電時(shí)間。
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種消除或者減輕現(xiàn)有系統(tǒng)的至少一個(gè)缺點(diǎn)的方法和系統(tǒng)。根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供了一種象素電路，其包括具有第一電極和第二電極的發(fā)光設(shè)備；具有柵極端、第一端和第二端的驅(qū)動晶體管，驅(qū)動晶體管的第一端連接到發(fā)光設(shè)備的第一電極；具有第一和第二端的第一電容，第一電容的第一端連接到驅(qū)動晶體管的柵極端，第一電容器的第二端連接到驅(qū)動晶體管的第一端和發(fā)光設(shè)備的第一電極；具有柵極端、第一端和第二端的第一開關(guān)晶體管，第一開關(guān)晶體管的第一端連接到驅(qū)動晶體管的柵極端和第一電容器的第一端；和用于在象素電路的編程周期內(nèi)本地調(diào)節(jié)象素電流的編程電路，該可編程電路具有可編程晶體管，可編程晶體管連接到發(fā)光設(shè)備的第一電極并且在象素電路的編程周期內(nèi)偏置。根據(jù)本發(fā)明的另一個(gè)方面，本發(fā)明提供了一種顯示系統(tǒng)，其包括包括多個(gè)象素電路的顯示陣列，用于驅(qū)動顯示陣列以建立編程周期和驅(qū)動周期的驅(qū)動系統(tǒng)；和用于控制驅(qū)動系統(tǒng)的控制器，每個(gè)象素電路包括具有第一電極和第二電極的發(fā)光設(shè)備；具有柵極端、第一端和第二端的驅(qū)動晶體管，驅(qū)動晶體管的第一端連接到發(fā)光設(shè)備的第一電極；具有第一和第二端的第一電容器，第一電容器的第一端連接到驅(qū)動晶體管的第一端，第一電容器的第二端連接到驅(qū)動晶體管的第一端和發(fā)光設(shè)備的第一電極；具有柵極端、第一端和第二端的第一開關(guān)晶體管，第一開關(guān)晶體管的第一端連接到驅(qū)動晶體管的柵極端和第一電容器的第一端；和用于在編程周期內(nèi)本地調(diào)節(jié)象素電路的編程電路，編程電路具有可編程的晶體管，可編程的晶體管連接到發(fā)光設(shè)備的第一電極并且在編程周期內(nèi)偏置。根據(jù)本發(fā)明的另一個(gè)方面，本發(fā)明提供了一種驅(qū)動象素電路的方法，象素電路包括具有第一電極和第二電極的發(fā)光設(shè)備；具有柵極端、第一端和第二端的驅(qū)動晶體管，驅(qū)動晶體管的第一端連接到發(fā)光設(shè)備的第一電極；具有第一和第二端的第一電容器，第一電容器的第一端連接到驅(qū)動晶體管的柵極端，第一電容器的第二端連接到驅(qū)動晶體管的第一端和發(fā)光設(shè)備的第一電極；具有柵極端、第一端和第二端的第一開關(guān)晶體管，第一開關(guān)晶體管的第一端連接到驅(qū)動晶體管的柵極端和第一電容器的第一端；和具有可編程晶體管的可編程電路，可編程晶體管連接到發(fā)光設(shè)備的第一電極；該方法包括以下步驟在象素電路的編程周期內(nèi)，偏置可編程晶體管以本地調(diào)節(jié)象素電流；在象素電路的驅(qū)動周期內(nèi)，使得可編程晶體管關(guān)閉。根據(jù)本發(fā)明的另一方面，本發(fā)明提供了一種象素電路，其包含短期偏置條件，在該偏置條件下可編程TFT是穩(wěn)定的。根據(jù)本發(fā)明的另一方面，本發(fā)明提供了一種象素電路結(jié)構(gòu)，其包括具有一個(gè)編程部分和一個(gè)驅(qū)動部分的兩個(gè)分離的部分，其中可編程部分在一小部分時(shí)間框內(nèi)承受壓力并且調(diào)節(jié)象素電流，同時(shí)，驅(qū)動部分驅(qū)動OLED。本發(fā)明的概述沒有必要描述本發(fā)明的所有特征。通過下面結(jié)合附圖對實(shí)施例的詳細(xì)描述，本領(lǐng)域的技術(shù)人員將更容易理解本發(fā)明的其他方面和特征。通過下面的附圖，本發(fā)明的這些和其他特性將變得更加清楚，在所述附圖中都添加了附圖標(biāo)記，其中圖1是常規(guī)2-TFT電壓控制象素電路的圖；圖2是本發(fā)明實(shí)施例的象素電路的圖；圖3是用于驅(qū)動圖2的象素電路的波形例子的時(shí)間圖；圖4是具有圖2的象素電路的顯示系統(tǒng)的圖；圖5是本發(fā)明的另一實(shí)施例的象素電路的圖；圖6是用于驅(qū)動圖5的象素電路的波形例子的時(shí)間圖；圖7是具有圖5的象素電路的顯示系統(tǒng)的圖；圖8是本發(fā)明的另一實(shí)施例的象素電路的圖；圖9是用于驅(qū)動圖8的象素電路的波形例子的時(shí)間圖；圖10是本發(fā)明的另一實(shí)施例的象素電路的圖；圖11是用于驅(qū)動圖10的象素電路的波形例子的時(shí)間圖；圖12是應(yīng)用到圖4和圖7陣列的編程和驅(qū)動周期的例子的時(shí)間圖；圖13是應(yīng)用到圖2和圖3的驅(qū)動技術(shù)的仿真結(jié)果的圖。具體實(shí)施例方式利用具有有機(jī)發(fā)光二極管(OLED)和驅(qū)動薄膜晶體管(TFT)的象素描述本發(fā)明的實(shí)施例。OLED可以為NIP反向或者PIN非反向OLED。然而，象素還可以包括除了OLED外的任意發(fā)光設(shè)備，并且象素可以包括除了TFT外的任意驅(qū)動晶體管。需要注意，在說明書中，“象素電路”和“象素”可以互換使用。本發(fā)明的實(shí)施例提供本地參考的電壓控制象素電路，其中，穩(wěn)定的偏壓條件用于象素電路的一部分(可編程部分)，并且在本地的象素電路編程周期中，編程電路被用于調(diào)整象素電流。本發(fā)明的實(shí)施例提供用于驅(qū)動電壓控制象素的技術(shù)以提供穩(wěn)定的電流源到OLED。本發(fā)明的實(shí)施例提供一種用于驅(qū)動電壓控制象素的列/行的技術(shù)以提供穩(wěn)定的發(fā)光設(shè)備顯示操作。圖2示出了本發(fā)明的實(shí)施例的本地參考的電壓控制象素電路20。象素電路20包括OLED22、存儲電容24、驅(qū)動晶體管26、開關(guān)晶體管28和具有可編程晶體管30的可編程電路。選擇線SEL[n]連接到開關(guān)晶體管28。信號線VDATA1連接到可編程晶體管30。信號線VDATA2連接到開關(guān)晶體管28。負(fù)電壓線SEL[n+1]連接到可編程晶體管30。正電壓線VDD連接到驅(qū)動晶體管26。晶體管26、28和30是n-型TFT。然而，晶體管26、28和30可以為p-型晶體管。應(yīng)用到象素電路20的驅(qū)動技術(shù)還可以應(yīng)用到具有p-型晶體管的補(bǔ)充象素電路(complementarypixelcircuit)。晶體管26、28和30可以利用非晶硅、納米級/微米級晶體硅、多晶硅、有機(jī)半導(dǎo)體技術(shù)(例如，有機(jī)TFT)、NMOS/PMOS技術(shù)或者CMOS技術(shù)(例如，MOSFET)。多個(gè)象素電路20可以形成AMOLED顯示器。通過開關(guān)晶體管28，驅(qū)動晶體管26的柵極端連接到VDATA2。驅(qū)動晶體管26的漏極端連接到VDD。驅(qū)動晶體管26的源極端連接到OLED22的陽電極(在節(jié)點(diǎn)B1處)。OLED22的陰極電極連接到通常的接地。開關(guān)晶體管28的柵極端連接到SEL[n]。開關(guān)晶體管28的漏極端連接到VDATA2。開關(guān)晶體管28的源極端連接到驅(qū)動晶體管26的柵極端(在節(jié)點(diǎn)A1處)?？删幊叹w管(programmingtransistor)30的柵極端連接到VDATA1?？删幊叹w管30的漏極端連接到OLED22的陽極端(在節(jié)點(diǎn)B1處)?？删幊叹w管30的源極端連接到SEL[n+1]。儲存電容24的一端連接到節(jié)點(diǎn)A1處的驅(qū)動晶體管26的柵極端和開關(guān)晶體管28的源極端。在節(jié)點(diǎn)B1處，存儲電容24的另一端連接到驅(qū)動晶體管26的源極端、可編程晶體管30的漏極端和OLED22的陽極端。由于在偏置條件下，可編程晶體管30為穩(wěn)定的本地參考晶體管(stablelocalreferencetransistor)，并且在作為本地電流源的象素電路的編程周期中被用于調(diào)節(jié)象素電流。因此，盡管有驅(qū)動晶體管26和OLED22的老化效應(yīng)，象素電流仍變得穩(wěn)定。需要注意的是，在說明書中，術(shù)語“可編程晶體管”和“本地參考晶體管”可以互換使用。圖3為應(yīng)用到圖2的象素電路20的波形例子的時(shí)間圖。參考圖2和圖3，象素電路20的操作包括編程周期X11和驅(qū)動周期X12。SEL[n+1]在第n行和第n+1行之間共享，并且在第n行和第n+1行的編程周期內(nèi)作為兩個(gè)不同的角色。在第n行的編程周期內(nèi)，SEL[n+1]用于提供信號VSS。在第n+1行的編程周期內(nèi)，SEL[n+1]用于提供第n+1行的地址信號。因此，在第n行的第二編程周期X12內(nèi)，其還為第n+1行的第一編程周期X11，SEL[n+1]變成高壓以調(diào)整第n+1行。第一運(yùn)行周期X11SEL[n]是高的并且SEL[n+1]具有負(fù)電壓VSS。VDATA2變成偏置電壓VB，并且VDATA1具有編程電壓Vp+VSS。在X11內(nèi)，在節(jié)點(diǎn)A1處的電壓為VB。因此，在節(jié)點(diǎn)B1處的電壓可以寫為ΔVT＝((W/L)T3/(W/L)T1)1/2VT3-VT1...(2)VP＝VDATA1-VSEL[n+1]...(3)其中，VB1代表節(jié)點(diǎn)B1的電壓，VT1代表驅(qū)動晶體管26的閾值電壓，VT3代表可編程晶體管30的閾值電壓，(W/L)T1是驅(qū)動晶體管26的縱橫比，和(W/L)T3是可編程晶體管30的縱橫比。第二運(yùn)行周期X12因?yàn)橄乱粋€(gè)行編程周期，SEL[n]較低，SEL[n+1]較高。在驅(qū)動周期X12內(nèi)，SEL[n+1]的電壓改變。這是由于下面所描述的下一個(gè)行的編程周期，并且其不影響電流行的編程。在X12內(nèi)，節(jié)點(diǎn)B1處的電壓變成VOLED，并且節(jié)點(diǎn)A1處的電壓變成其中，VOLED代表OLED22處的電壓。驅(qū)動晶體管26的柵-源電壓VGS如下VGS＝((W/L)T3/(W/L)T1)1/2VP+ΔVT...(5)在該實(shí)施例中，可編程晶體管30僅僅在第一運(yùn)行周期X11正偏置，并且在時(shí)間框的其他時(shí)間內(nèi)不會正偏置。由于可編程晶體管30僅僅在一小部分時(shí)間內(nèi)是開的，閾值電壓VT3的變化是可以忽略的。因此，在運(yùn)行周期X21內(nèi)的驅(qū)動晶體管26的電流獨(dú)立于其閾值電壓和OLED特性的變化。圖4示出了具有圖2的象素電路的顯示系統(tǒng)。圖4的VDD[j/2]和VDD[j/2+1]對應(yīng)圖2的VDD。圖4的VDATA1[j]和VDATA[j+1]對應(yīng)圖2的VDATA1。VDATA2[j]和VDATA2[j+1]對應(yīng)圖2的VDATA2。圖4的SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]對應(yīng)圖2的SEL[n]或者SEL[n+1]。在圖4中，6個(gè)象素電路被作為例子示出。圖4的顯示系統(tǒng)包括多于6個(gè)的象素電路。在圖4中，作為例子示出了兩個(gè)VDATA1線、兩個(gè)VDATA2線、兩個(gè)VDD線和四個(gè)SEL線。圖4的顯示系統(tǒng)可以包括多于兩個(gè)的VDATA1線、多于兩個(gè)的VDATA2線、多于兩個(gè)的VDD線和多于四個(gè)的SEL線。圖4的顯示陣列40為具有多個(gè)圖2的象素電路20的AMOLED顯示器。在陣列40中，象素電路20以行和列設(shè)置。VDATA1[i]和VDATA1[i+1]在顯示器陣列40的普通列象素之間共享。VDATA2[i]和VDATA2[i+1]在顯示器陣列40的普通列象素之間共享。SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]在顯示陣列40內(nèi)的普通行象素間共享。VDD[j/2]和VDD[j/2+1]在顯示陣列40內(nèi)的普通行象素間共享。為了節(jié)省面積并且增加孔徑比，VDD[j/2](VDD[j/2+1])在兩個(gè)連續(xù)的行之間共享。驅(qū)動器42用于驅(qū)動VDATA1[j]、VDATA1[j+1]，驅(qū)動器44用于驅(qū)動VDATA2[j]、VDATA2[j+1]。驅(qū)動器42和44中的一個(gè)包含顯示數(shù)據(jù)，而另外一個(gè)不包含顯示數(shù)據(jù)。根據(jù)線性接口的需要，驅(qū)動器42和44可以位于顯示器的兩邊。驅(qū)動器46用于驅(qū)動VDD[j/1]、VDD[j/2+1]和SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]。然而，VDD[j/1]、VDD[j/2+1]的驅(qū)動器可以獨(dú)立于SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]的驅(qū)動器設(shè)置。控制器48控制驅(qū)動器42、44和46以驅(qū)動上面所描述的象素電路。圖5示出了本發(fā)明的另一個(gè)實(shí)施例的本地參考電壓編程象素電路60。象素電路60包括OLED62、存儲電容64、驅(qū)動晶體管66、開關(guān)晶體管68和具有可編程晶體管70的可編程電路。選擇線SEL[n]連接到開關(guān)晶體管68上。單線VDATA連接到可編程晶體管70。負(fù)電壓線SEL[n+1]連接到可編程晶體管70。正電壓線VDD連接到驅(qū)動晶體管66和開關(guān)晶體管68。VDD中的電壓是可控制的。晶體管66、68和70是n-型TFT。然而，晶體管66、68和70可以為p-型晶體管。應(yīng)用到象素電路60的驅(qū)動技術(shù)還可應(yīng)用到具有p-型晶體管的補(bǔ)充象素電路。晶體管66、68和70可以使用非晶硅、納米級/微米級晶硅、多晶硅、有機(jī)半導(dǎo)體技術(shù)(例如，有機(jī)TFT)、NMOS/PMOS技術(shù)或者CMOS技術(shù)(例如，MOSFET)制備。多個(gè)象素電路60可以形成AMOLED顯示器。驅(qū)動晶體管66的柵極端通過開關(guān)晶體管68連接到VDD。驅(qū)動晶體管66的漏極端連接到VDD。驅(qū)動晶體管66的源極端連接到OLED62(節(jié)點(diǎn)B2處)的陽極電極。OLED62的陰極端連接到通常的接地。存儲電容64的一端連接到節(jié)點(diǎn)A2處的驅(qū)動晶體管66的柵極端和開關(guān)晶體管68的源極端。存儲電容64的另一端連接到節(jié)點(diǎn)B2處的驅(qū)動晶體管66的源極端、可編程晶體管70的漏極端和OLED62的陽極電極。由于偏置條件，可編程晶體管70為穩(wěn)定的本地參考晶體管，并且在編程周期內(nèi)用于調(diào)節(jié)象素電流。因此，盡管有驅(qū)動晶體管66和OLED62的老化效應(yīng)，象素電流仍變得穩(wěn)定。圖6示出了應(yīng)用到圖5的象素電路的波形例子的時(shí)間圖。參考圖5和圖6，象素電路60的運(yùn)行包括編程周期X21和驅(qū)動周期X22。如上面所描述，SEL[n+1]在第n和n+1行共享，并且在第n和n+1行的編程周期內(nèi)作為兩個(gè)不同的角色。在第n行的編程周期內(nèi)，SEL[n+1]用于提供VSS信號。在第n+1行的編程周期內(nèi)，SEL[n+1]用于提供第n+1行的地址信號。因此，在第n行的第二編程周期X22，其還為n+1行的第一編程周期X21，SEL[n+1]變成高電壓以調(diào)整(address)第n+1行。第一運(yùn)行周期X21SEL[n]是高的并且SEL[n+1]具有負(fù)電壓VSS。VDATA變成編程電壓VP+VSS，并且VDD具有偏置電壓VB。在X21內(nèi)，節(jié)點(diǎn)A2處的電壓為VB。因此，節(jié)點(diǎn)B2處的電壓可以寫為ΔVT＝((W/L)T3/(W/L)T1)1/2VT3-VT1...(7)Vp＝VDATA1-VSEL[n+1]...(8)其中，VB2代表節(jié)點(diǎn)B2的電壓，VT1代表驅(qū)動晶體管66的閾值電壓，VT3代表可編程晶體管70的閾值電壓，(W/L)T1為驅(qū)動晶體管66的縱橫比，并且(W/L)T3為可編程晶體管70的縱橫比。第二運(yùn)行周期X21由于下一個(gè)行編程周期，SEL[n]是低的，SEL[n+1]是高的。在驅(qū)動周期X22內(nèi)，SEL[n+1]的電壓是可以改變的。這是由于下面所描述的下一個(gè)行的編程周期，不會影響電流行的編程。在X22內(nèi)，節(jié)點(diǎn)B2處的電壓變成VOLED，并且節(jié)點(diǎn)A2處的電壓變成驅(qū)動晶體管66的柵-源電壓VGS如下VGS＝((w/L)T3/(w/L)T1)1/2VP+VT1-VT3...(10)在該實(shí)施例中，編程晶體管70僅僅在第一運(yùn)行周期X21內(nèi)正偏置，并且在時(shí)間框內(nèi)的其他時(shí)間不會正偏置。由于編程晶體管70僅僅在小部分時(shí)間打開，閾值電壓VT3的變化可以忽略。因此，在運(yùn)行周期內(nèi)的驅(qū)動晶體管66的電流獨(dú)立于其閾值電壓和OLED特性的變化。圖7示出了圖5的具有象素電路60的顯示系統(tǒng)。圖7的VDD[j/2]和VDD[j/2+1]對應(yīng)圖5的VDD。圖7的VDATA1[i]和VDATA1[i+1]對應(yīng)圖5的VDATA。圖7的SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]對應(yīng)圖5的SEL[n]或者SEL[n+1]。在圖7中，作為例子示出了6個(gè)象素電路。圖4的顯示系統(tǒng)包括多于6個(gè)象素電路。在圖7中，兩個(gè)VDATA線、兩個(gè)VDD線和四個(gè)SEL線作為例子示出。圖7的顯示系統(tǒng)包括多于兩個(gè)的VDATA線、多于兩個(gè)的VDD線和多于4個(gè)的SEL線。圖7的顯示陣列80為具有多個(gè)圖5的象素電路10的AMOLED顯示器。象素電路以行和列設(shè)置。VDATA[i]和VDATA[i+1]在顯示陣列80內(nèi)的普通列象素間共享。SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]在顯示陣列80內(nèi)的普通行象素間共享。VDD[j/2]和VDD[j/2+1]在顯示陣列80內(nèi)的普通行象素之間共享。為了節(jié)省面積并且增加孔徑比，VDD[j/2](VDD[j/2+1])在兩個(gè)連續(xù)的行之間共享。驅(qū)動器82被設(shè)置為驅(qū)動VDATA[j]、VDATA[j+1]。驅(qū)動器84設(shè)置為驅(qū)動VDD[j/1]、VDD[j/2+1]、SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]。然而，VDD[j/1]、VDD[j/2+1]驅(qū)動器可以獨(dú)立于SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]的驅(qū)動器設(shè)置?？刂破?6控制驅(qū)動器82和84以驅(qū)動上面所描述的象素電路。圖8示出了本發(fā)明的另一個(gè)實(shí)施例的本地參考電壓控制象素電路90。象素電路90包括OLED92、存儲電容94、驅(qū)動晶體管96、開關(guān)晶體管98和編程電路106。編程電路106包括編程晶體管100、開關(guān)晶體管102和存儲電容104。選擇線SEL[n]連接到開關(guān)晶體管98。單線VDATA1連接到開關(guān)晶體管102。單線VDATA2連接到開關(guān)晶體管98。負(fù)電壓線SEL[n+1]連接到編程晶體管100。正電壓線VDD連接到驅(qū)動晶體管96。圖4的陣列結(jié)構(gòu)可以用于圖8的象素電路90。晶體管96、98、100和102為n-型TFT。然而，晶體管96、98、100和102可以為p-型晶體管。應(yīng)用到象素電路90的驅(qū)動技術(shù)還可以應(yīng)用到具有p-型晶體管的補(bǔ)充象素電路。晶體管96、98、100和102可以利用非晶硅、納米級/微米級晶硅、多晶硅、有機(jī)半導(dǎo)體技術(shù)(例如，有機(jī)TFT)、NMOS/PMOS技術(shù)或者COMS技術(shù)(例如，MOSFET)。多個(gè)象素電路90可以形成AMOLED顯示器。驅(qū)動晶體管96的柵極端通過開關(guān)晶體管98連接到VDATA2。驅(qū)動晶體管96的漏極端連接到VDD。驅(qū)動晶體管96的源極端連接到OLED92(在節(jié)點(diǎn)B3處)的陽極電極。OLED92的陰極電極連接到通常的接地。開關(guān)晶體管98的柵極端連接到SEL[n]。開關(guān)晶體管98的漏極端連接到VDATA2。開關(guān)晶體管98的源極端連接到驅(qū)動晶體管96的柵極端(在節(jié)點(diǎn)A1處)?？删幊叹w管100的柵極端通過開關(guān)晶體管102連接到VDATA1?？删幊叹w管100的漏極端連接到OLED92的陽極端(在節(jié)點(diǎn)B3處)?？删幊叹w管100的源極端連接到SEL[n+1]。開關(guān)晶體管102的柵極端連接到SEL[n]。開關(guān)晶體管102的源極端連接到VDATA1。開關(guān)晶體管102的漏極端連接到可編程晶體管100的柵極端(在節(jié)點(diǎn)C3處)。存儲電容94的一端連接到節(jié)點(diǎn)A3處的驅(qū)動晶體管96的柵極端和開關(guān)晶體管98的源極端。存儲電容94的另一端連接到節(jié)點(diǎn)B3處的驅(qū)動晶體管96的源極端、開關(guān)晶體管90的漏極端和OLED92的陽極電極。存儲電容104的一端連接到節(jié)點(diǎn)C3處的可編程晶體管100的柵極端和開關(guān)晶體管102的漏極端。存儲電容104的另一端連接到SEL[n+1]。現(xiàn)在詳細(xì)描述可編程電路106。象素電路90的運(yùn)行包括編程周期和驅(qū)動周期。由于偏置條件，可編程晶體管100為穩(wěn)定的本地參考晶體管并且在編程周期內(nèi)用于調(diào)節(jié)象素電流。在可編程周期內(nèi)，通過開關(guān)晶體管102，可編程電壓被寫進(jìn)存儲電容104，并且可編程晶體管100調(diào)節(jié)象素電流。在驅(qū)動周期內(nèi)，復(fù)位電壓被寫進(jìn)存儲電容104并且因此關(guān)閉可編程晶體管100。因此，象素電流流過OLED92。由于可編程晶體管100僅僅在可編程周期內(nèi)開，其不會經(jīng)受任何閾值變化。因此，由可編程晶體管100定義的象素電流變得穩(wěn)定。圖9示出了應(yīng)用于圖8的象素電路90的波形例子的時(shí)間圖。參考圖8和圖9，象素電路90的運(yùn)行包括具有運(yùn)行周期X31和X32的可編程周期和具有運(yùn)行周期X33的驅(qū)動周期。如上面的描述，SEL[n+1]在第n和n+1行間共享，并且在第n和n+1行的編程周期內(nèi)執(zhí)行兩個(gè)不同的角色。在第n行的可編程周期內(nèi)，SEL[n+1]用于提供信號VSS。在第n+1行的編程周期內(nèi)，SEL[n+1]用于提供第n+1行的地址信號。因此，在第n行的第二可編程周期X32內(nèi)，其還為第n+1行的第一可編程周期X31，SEL[n+1]變成高電壓以調(diào)整n+1行。第一運(yùn)行周期X31SEL[n]是高的并且SEL[n+1]具有負(fù)電壓VSS。VDATA1變成可編程電壓VP+VSS，并且VDATA2具有偏置電壓VB。節(jié)點(diǎn)C3充電到VP+VSS。節(jié)點(diǎn)A3充電到偏置電壓VB。作為結(jié)果，節(jié)點(diǎn)B3處的電壓變成ΔVT＝((W/L)T3/(W/L)T1)1/2VT3-VT1...(12)其中，VB3代表節(jié)點(diǎn)B3的電壓，VT1代表驅(qū)動晶體管96的閾值電壓，并且VT3代表可編程晶體管100的閾值電壓，(W/L)T1是驅(qū)動晶體管96的縱橫比，和(W/L)T3為可編程晶體管100的縱橫比。驅(qū)動晶體管96的柵-源電壓如下VGS＝((W/L)T3/(W/L)T1)1/2VP+VT1-VT3...(13)在X32和X33內(nèi)VGS保持相同的值。第二運(yùn)行周期X32SEL[n]變成中間電壓，其中開關(guān)晶體管98關(guān)閉并且開關(guān)晶體管102開。VDATA1變成0。因此，可編程晶體管100關(guān)閉。第三運(yùn)行周期X33由于上面所描述的下一個(gè)行編程周期，SEL[n]是低的，并且SEL[n+1]是高的。在X33內(nèi)，節(jié)點(diǎn)C3充電到復(fù)位電壓。節(jié)點(diǎn)B3處的電壓變成VOLED，其為象素電流對應(yīng)的OLED電壓。因此，節(jié)點(diǎn)A3處的電壓變成在該實(shí)施例中，可編程晶體管100僅僅在第一運(yùn)行周期X31內(nèi)正偏置，并且在時(shí)間框內(nèi)的其他時(shí)間內(nèi)不會正偏置。由于可編程晶體管100僅僅在一小部分時(shí)間內(nèi)開，其閾值變化可以忽略。因此，在運(yùn)行周期內(nèi)的驅(qū)動晶體管96的電流獨(dú)立于其閾值電壓和OLED特性的變化。圖10示出了本發(fā)明的另一實(shí)施例的本地參考電壓可編程象素電路110。象素電路110包括OLED112、存儲電容114、驅(qū)動晶體管116、開關(guān)晶體管118和可編程電路126。可編程電路126包括開關(guān)晶體管120、可編程晶體管122和存儲電容124。選擇線SEL[n]連接到開關(guān)晶體管118和122。信號線VDATA連接到開關(guān)晶體管122。負(fù)電壓線SEL[n+1]連接到可編程晶體管120。正電壓線VDD連接到晶體管116和118。VDD的電壓可以改變。圖7的陣列結(jié)構(gòu)可以用于圖10的象素電路110。晶體管116、118、120和122為n-typeTFT。然而，晶體管116、118、120和122可以為p-型晶體管。應(yīng)用到象素電路110的可編程和驅(qū)動技術(shù)還可應(yīng)用到具有p-型晶體管的補(bǔ)充象素電路。晶體管116、118、120和122可以利用非晶硅、納米級/微米級晶硅、多晶硅、有機(jī)半導(dǎo)體技術(shù)(例如，有機(jī)TFT)，NMOS/PMOS技術(shù)或者CMOS技術(shù)(例如，MOSFET)制備。多個(gè)象素電路110可以形成AMOLED顯示器。驅(qū)動晶體管116的柵極端通過開關(guān)晶體管118連接到VDD。驅(qū)動晶體管116的漏極端連接到VDD。驅(qū)動晶體管116的源極端連接到OLED112的陽極電極(在節(jié)點(diǎn)B4處)。OLED112的陰極電極連接到普通的地。開關(guān)晶體管118的柵極端連接到SEL[n]。開關(guān)晶體管118的漏極端連接到VDD。開關(guān)晶體管118的源極端連接到驅(qū)動晶體管116的柵極端(在節(jié)點(diǎn)A4處)?？删幊叹w管120的柵極端通過開關(guān)晶體管122連接到VDATA?？删幊叹w管120的漏極端連接到OLED112的陽極端(在節(jié)點(diǎn)B4處)?？删幊叹w管120的源極端連接到SEL[n+1]。開關(guān)晶體管122的柵極端連接到SEL[n]。開關(guān)晶體管122的源極端連接到VDATA。開關(guān)晶體管122的漏極端連接到可編程晶體管120的柵極端(在節(jié)點(diǎn)C4處)。存儲電容114的一端連接到節(jié)點(diǎn)A4處的驅(qū)動晶體管116的柵極端和開關(guān)晶體管118的源極端。存儲電容114的另一端連接到節(jié)點(diǎn)B4處的驅(qū)動晶體管116的源極端、可編程晶體管120的漏極端和OLED112的陽極電極。存儲電容124的一端在節(jié)點(diǎn)C4處連接到可編程晶體管120的柵極端和開關(guān)晶體管122的漏極端。存儲電容124的另一端連接到SEL[n+1]。對可編程電路126進(jìn)行詳細(xì)描述。象素電路110的運(yùn)行包括可編程周期和驅(qū)動周期。由于其偏置條件，可編程晶體管120為穩(wěn)定的本地參考晶體管，并且在編程周期內(nèi)用于調(diào)節(jié)象素電流。在編程周期內(nèi)，可編程電壓通過開關(guān)晶體管122被寫入電容器124，并且可編程晶體管120調(diào)節(jié)象素電流。在驅(qū)動周期內(nèi)，復(fù)位電壓被寫入電容器124并且關(guān)閉可編程晶體管120。因此，象素電流流過OLED112。由于可編程晶體管120僅僅在編程周期內(nèi)開，其不會承受任何閾值變化。因此，象素電流變得穩(wěn)定，所述象素電流通過可編程晶體管120限定。圖11示出了應(yīng)用到圖10的象素電路110的波形例子的時(shí)間圖。參考圖10和11，象素電路110的運(yùn)行包括具有運(yùn)行周期X41和X42的編程周期和具有運(yùn)行周期X43的驅(qū)動周期。如上面的描述，SEL[n+1]在第n和n+1行間共享，并且在第n和n+1行的編程周期內(nèi)執(zhí)行兩個(gè)不同的角色。在第n行的編程周期內(nèi)，SEL[n+1]用于提供信號VSS。在第n+1行的編程周期內(nèi)，SEL[n+1]用于提供n+1行的地址信號。因此，在第n行的第二編程周期X42內(nèi)，其還為n+1行的第一編程周期，SEL[n+1]變成高電壓以調(diào)整第n+1行。第一運(yùn)行周期X41SEL[n]是高的并且SEL[n+1]具有負(fù)電壓VSS。VDATA變成可編程電壓VP+VSS，并且VDD具有偏置電壓VB。節(jié)點(diǎn)C4充電到VP+VSS。節(jié)點(diǎn)A4充電到偏置電壓VB。作為結(jié)果，節(jié)點(diǎn)B4的電壓變成ΔVT＝((W/L)T3/(W/L)T1)1/2VT3-VT1...(16)其中，VB4代表節(jié)點(diǎn)B4的電壓，VT1代表驅(qū)動晶體管116的閾值電壓，并且VT3代表可編程晶體管120的閾值電壓，(W/L)T1為驅(qū)動晶體管116的縱橫比，并且(W/L)T3為可編程晶體管120的縱橫比。驅(qū)動晶體管116的柵-源電壓VGS如下VGS＝((W/L)T3/(W/LT1))1/2VP+VT1-VT3...(17)在X42和X43內(nèi)，VGS保持相同的值。第二運(yùn)行周期X42SEL[n]變成中間電壓，其中，開關(guān)晶體管118關(guān)閉，并且開關(guān)晶體管122打開。VDATA變成0。因此，可編程的晶體管120關(guān)閉。第三運(yùn)行周期X43由于上面所描述的下一個(gè)行編程周期，SEL[n]是低的，并且SEL[n+1]是高的。在X43內(nèi)，節(jié)點(diǎn)C4充電到復(fù)位電壓。在節(jié)點(diǎn)B4處的電壓變成VOLED，VOLED對應(yīng)象素電流的OLED電壓。作為結(jié)果，節(jié)點(diǎn)A4處的電壓變成在該實(shí)施例中，可編程晶體管120在第一運(yùn)行周期X41內(nèi)正偏置。在時(shí)間框的剩余時(shí)間，可編程晶體管120不會正偏置。由于可編程晶體管120僅僅在一小部分時(shí)間內(nèi)開，其閾值變化可以忽略。因此，在運(yùn)行周期內(nèi)，驅(qū)動晶體管116的電流獨(dú)立于其閾值電壓和OLED特性的變化。圖12示出了圖4和圖7的驅(qū)動顯示陣列的編程和驅(qū)動周期。在圖13內(nèi)，ROW(j)、ROW(j+1)和ROW(j+2)代表顯示陣列的行。行的對某框的編程和驅(qū)動周期與下一個(gè)行的對相同框的編程和驅(qū)動周期重疊。每個(gè)編程和驅(qū)動周期為圖3、6、8或10的編程和驅(qū)動周期。圖13示出了圖2和圖3的電路和波形的模擬結(jié)果。該結(jié)果示出了在驅(qū)動晶體管26中應(yīng)得到2伏特的閾值變化的OLED電流的變化小于4％。根據(jù)本發(fā)明的實(shí)施例，象素單元的特性變化(例如，驅(qū)動晶體管的閾值電壓變化和在延長顯示運(yùn)行下的發(fā)光設(shè)備的衰減)通過存儲電容內(nèi)的電壓和將其應(yīng)用到驅(qū)動晶體管的柵極來補(bǔ)償。因此，象素電路提供穩(wěn)定的電流，該電流獨(dú)立于在延長的顯示運(yùn)行下的驅(qū)動晶體管的閾值電壓變化和OLED的衰減，其有效地改善了顯示器運(yùn)行的壽命。根據(jù)本發(fā)明的實(shí)施例，OLED的亮度穩(wěn)定性可以通過電路補(bǔ)償提高。因?yàn)殡娐泛唵?，和傳統(tǒng)的象素電路相比，保證了高產(chǎn)量，低制造成本和高分辨率。而且，由于其快速的設(shè)置時(shí)間，驅(qū)動技術(shù)可以應(yīng)用到大面積的顯示。而且，可編程電路(暫時(shí)的)與線路寄生電容分離，這點(diǎn)兒不象傳統(tǒng)的電流可編程電路，其保證了快速編程。所有在此所作的引用都作為參考。本發(fā)明描述了一個(gè)或者多個(gè)實(shí)施例。然而，本領(lǐng)域技術(shù)人員可以理解，在不偏離本發(fā)明的權(quán)利要求所限定的范圍，可以進(jìn)行改變和修改。因此，權(quán)利要求書所限定的發(fā)明符合最寬的可能的解釋以包括所有的這些修改和等同的結(jié)構(gòu)和功能。權(quán)利要求1.一種象素電路，其包括具有第一電極和第二電極的發(fā)光設(shè)備；具有柵極端、第一端和第二端的驅(qū)動晶體管，驅(qū)動晶體管的第一端連接到發(fā)光設(shè)備的第一電極；具有第一和第二端的第一電容器，第一電容器的第一端連接到驅(qū)動晶體管的柵極端，第一電容器的第二端連接到驅(qū)動電容器的第一端和發(fā)光設(shè)備的第一電極；具有柵極端、第一端和第二端的第一開關(guān)晶體管，第一開關(guān)晶體管的第一端連接到驅(qū)動晶體管的柵極端和第一電容器的第一端；和在象素電路的編程周期內(nèi)調(diào)節(jié)象素電流的編程電路，該編程電路具有可編程晶體管，可編程晶體管連接到發(fā)光設(shè)備的第一電極并且在象素電路的編程周期內(nèi)偏置。2.根據(jù)權(quán)利要求1所述的象素電路，其特征在于，提供給象素電路的電壓被確定以使得在編程周期內(nèi)可編程晶體管為開，在象素電路的驅(qū)動周期內(nèi)可編程晶體管為關(guān)。3.根據(jù)權(quán)利要求1所述的象素電路，其特征在于，可編程電路包括第二開關(guān)晶體管和第二電容器，第二開關(guān)晶體管具有柵極端、第一端和第二端，第二電容器具有第一端和第二端，可編程晶體管的柵極端連接到第二開關(guān)晶體管的第一端和第二電容器的第一端。4.根據(jù)權(quán)利要求3所述的象素電路，其特征在于，提供給象素電路的電壓被確定以使得在編程周期內(nèi)，編程電壓通過第二開關(guān)晶體管寫入第二電容器，在象素電路驅(qū)動周期，復(fù)位電壓被寫進(jìn)第二電容器以關(guān)閉可編程晶體管。5.根據(jù)權(quán)利要求1-4的任一項(xiàng)所述的象素電路，其特征在于，發(fā)光設(shè)備包括有機(jī)發(fā)光二極管，并且晶體管的至少一個(gè)為n-型和p-型薄膜晶體管(TFT)。6.一種顯示系統(tǒng)，包括顯示陣列，其包括多個(gè)象素電路；驅(qū)動系統(tǒng)，用于驅(qū)動顯示陣列以建立編程周期和驅(qū)動周期；和控制器，用于控制驅(qū)動系統(tǒng)；每個(gè)象素電路包括發(fā)光設(shè)備，其具有第一電極和第二電極；驅(qū)動晶體管，其具有柵極端、第一端和第二端，驅(qū)動晶體管的第一端連接到發(fā)光設(shè)備的第一電極；第一電容器，其具有第一和第二端，第一電容器的第一端連接到驅(qū)動晶體管的柵極端，第一電容器的第二端連接到驅(qū)動晶體管的第一端和發(fā)光設(shè)備的第一電極；第一開關(guān)晶體管，其具有柵極端、第一端和第二端，第一開關(guān)晶體管的第一端連接到驅(qū)動晶體管的柵極端和第一電容器的第一端；和可編程電路，用于在象素電路的編程周期內(nèi)調(diào)節(jié)象素電流，編程電路具有可編程晶體管，可編程晶體管連接到發(fā)光設(shè)備的第一電極并且在象素電路的編程周期內(nèi)偏置。7.根據(jù)權(quán)利要求6所述的顯示系統(tǒng)，其特征在于，驅(qū)動系統(tǒng)驅(qū)動連接到第一開關(guān)晶體管的柵極端的第一線、連接到第一開關(guān)晶體管的第二端的第二線、連接到編程晶體管的柵極端的第三線，和連接到編程晶體管的第二端的第四線。8.根據(jù)權(quán)利要求7的顯示系統(tǒng)，其特征在于，多個(gè)象素電路以行和列設(shè)置，第一線和第四線的每個(gè)在顯示陣列的普通行象素電路間共享，第二線在顯示陣列的普通列象素電路間共享，并且第三線在顯示陣列的普通列象素電路間共享。9.根據(jù)權(quán)利要求6所述的顯示系統(tǒng)，其特征在于，驅(qū)動系統(tǒng)驅(qū)動連接到第一開關(guān)晶體管的柵極端的第一線、連接到第一開關(guān)晶體管的第二端和驅(qū)動晶體管的第二端的第二線、連接到編程晶體管的柵極端的第三線，和連接到編程晶體管的第二端的第四線。10.根據(jù)權(quán)利要求9所述的顯示系統(tǒng)，其特征在于，多個(gè)象素電流以行和列設(shè)置，第一線和第四線中的每個(gè)在顯示陣列的普通行象素電路間共享，第二線在顯示陣列的普通行象素電路間共享，并且第三線在顯示陣列的普通列象素電路間共享。11.根據(jù)權(quán)利要求6所述的顯示系統(tǒng)，其特征在于，編程電路包括第二開關(guān)晶體管和第二電容器，第二開關(guān)晶體管具有柵極端、第一端和第二端，第二電容器具有第一端和第二端，可編程晶體管的柵極端連接到第二開關(guān)晶體管的第一端和第二電容器的第一端。12.根據(jù)權(quán)利要求11所述的顯示系統(tǒng)，其特征在于，驅(qū)動系統(tǒng)驅(qū)動連接到第一開關(guān)晶體管的柵極端和第二開關(guān)晶體管的柵極端的第一線、連接到第一開關(guān)晶體管的第二端的第二線、連接到第二開關(guān)晶體管的第二端的第三線，和連接到可編程晶體管的第二端和第二電容器的第二端的第四線。13.根據(jù)權(quán)利要求12的顯示系統(tǒng)，其特征在于，多個(gè)象素電路以行和列設(shè)置，第一線和第四線的每個(gè)在顯示陣列的普通行象素電路間共享，第二線在顯示陣列的普通列象素電路間共享，和第三線在顯示陣列的普通列象素電路間共享。14.根據(jù)權(quán)利要求11所述的顯示系統(tǒng)，其特征在于，驅(qū)動系統(tǒng)驅(qū)動連接到第一開關(guān)晶體管的柵極端和第二開關(guān)晶體管的柵極端的第一線、連接到第一開關(guān)晶體管的第二端和驅(qū)動晶體管的第二端的第二線、連接到第二開關(guān)晶體管的第二端的第三線，和連接到編程晶體管的第二端和第二電容器的第二端的第四線。15.根據(jù)權(quán)利要求14所述的顯示系統(tǒng)，其特征在于，多個(gè)象素電路以行和列設(shè)置，第一線和第四線的每個(gè)在顯示陣列的普通行象素電路間共享，第二線在顯示陣列的普通行象素電路間共享，并且第三線在顯示陣列的普通列象素電路間共享。16.根據(jù)權(quán)利要求8所述的顯示系統(tǒng)，其特征在于，在第n行的編程周期內(nèi)，第四線用于提供預(yù)定的電壓，在第n+1行的編程周期內(nèi)，第四線用于提供第n+1行的地址信號。17.根據(jù)權(quán)利要求13所述的顯示系統(tǒng)，其特征在于，在第n行的編程周期內(nèi)，第四線用于提供預(yù)定電壓，在第n+1行的編程周期內(nèi)，第四線用于提供第n+1行的地址信號。18.根據(jù)權(quán)利要求10所述的顯示系統(tǒng)，其特征在于，在第n行的編程周期內(nèi)，第四線用于提供預(yù)定的電壓，在第n+1行的編程周期內(nèi)，第四線用于提供第n+1行的地址信號。19.根據(jù)權(quán)利要求15所述的顯示系統(tǒng)，其特征在于，在第n行的編程周期內(nèi)，第四線用于提供預(yù)定電壓，在第n+1行的編程周期內(nèi)，第四線用于提供第n+1行的地址信號。20.一種驅(qū)動象素電路的方法，象素電路包括具有第一電極和第二電極的發(fā)光設(shè)備；具有柵極端、第一端和第二端的驅(qū)動晶體管，驅(qū)動晶體管的第一端連接到發(fā)光設(shè)備的第一電極；具有第一和第二端的第一電容器，第一電容器的第一端連接到驅(qū)動晶體管的柵極端，第一電容器的第二端連接到驅(qū)動晶體管的第一端和發(fā)光設(shè)備的第一電極；具有柵極端、第一端和第二端的第一開關(guān)晶體管，第一開關(guān)晶體管的第一端連接到驅(qū)動晶體管的柵極端和第一電容器的第一端；和具有編程晶體管的編程電路，編程晶體管連接到發(fā)光設(shè)備的第一電極端；該方法包括以下步驟在象素電路的編程周期內(nèi)，偏置編程晶體管以本地調(diào)節(jié)象素電流；在象素電路的驅(qū)動周期內(nèi)，使得編程晶體管關(guān)閉。21.一種包含短期偏置條件的象素電路，其中，編程TFT為穩(wěn)定的。22.一種象素電路結(jié)構(gòu)，包括具有一個(gè)編程部分和一個(gè)驅(qū)動部分的兩個(gè)分離的部分，其中，編程部分在一小部分時(shí)間內(nèi)承受壓力并且調(diào)節(jié)象素電路，驅(qū)動部分驅(qū)動OLED。23.根據(jù)權(quán)利要求21所述的象素電路，其特征在于，象素電路包括多個(gè)具有可編程的TFT的TFT，多個(gè)TFT為n-型和/或p-型TFT。24.根據(jù)權(quán)利要求21所述的象素電路，其特征在于，象素電路被提供給NIP反向的或者PIN非反向的OLED。25.根據(jù)權(quán)利要求22所述的象素電路結(jié)構(gòu)，其特征在于，象素電路包括多個(gè)TFT，多個(gè)TFT為n-型和/或p-型TFT。26.根據(jù)權(quán)利要求22所述的象素電路結(jié)構(gòu)，其特征在于，OLED為NIP反向的或者PIN非反向的OLED。27.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的象素電路，其特征在于，可編程的晶體管為TFT，并且象素電路包含短期偏置條件，其中可編程的TFT為穩(wěn)定的。28.根據(jù)權(quán)利要求27所述的象素電路，其特征在于，可編程的TFT為n-型或p-型TFT。29.根據(jù)權(quán)利要求27所述的象素電路，其特征在于，發(fā)光設(shè)備為OLED。30.根據(jù)權(quán)利要求29所述的象素電路，其特征在于，OLED為NIP反向的或PIN非反向的OLED。31.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的象素電路，其特征在于，可編程的晶體管在一小部分時(shí)間框內(nèi)承受壓力，而驅(qū)動晶體管驅(qū)動發(fā)光設(shè)備。32.根據(jù)權(quán)利要求6-19任一項(xiàng)所述的顯示系統(tǒng)，其特征在于，可編程晶體管為TFT，并且象素電路包含短期偏置條件，其中可編程TFT為穩(wěn)定的。33.根據(jù)權(quán)利要求32所述的顯示系統(tǒng)，其特征在于，可編程的TFT為n-型或p-型TFT。34.根據(jù)權(quán)利要求32所述的顯示系統(tǒng)，其特征在于，發(fā)光設(shè)備為OLED。35.根據(jù)權(quán)利要求34所述的顯示系統(tǒng)，其特征在于，OLED為NIP反向的或PIN非反向的OLED。36.根據(jù)權(quán)利要求6-19任一項(xiàng)所述的顯示系統(tǒng)，其特征在于，可編程的晶體管在一小部分時(shí)間框內(nèi)承受壓力，而驅(qū)動晶體管驅(qū)動發(fā)光設(shè)備。37.根據(jù)權(quán)利要求21所述的象素電路，其特征在于，象素電路包括具有用于調(diào)節(jié)象素電路的可編程TFT的可編程部分和具有用于驅(qū)動OLED的驅(qū)動TFT的驅(qū)動部分。38.根據(jù)權(quán)利要求22所述的象素電路，其特征在于，可編程部分包括可編程TFT、可編程TFT在一小部分時(shí)間內(nèi)偏置，其中可編程TFT為穩(wěn)定的。全文摘要本發(fā)明提供了一種電壓控制象素電路、具有所述電壓控制象素電路的顯示系統(tǒng)及其驅(qū)動方法。象素電路包括發(fā)光設(shè)備、連接到發(fā)光設(shè)備的驅(qū)動晶體管和可編程電路?？删幊屉娐吩谙笏仉娐返木幊讨芷趦?nèi)調(diào)節(jié)象素電流。文檔編號G09G3/22GK101151647SQ200680009980公開日2008年3月26日申請日期2006年1月26日優(yōu)先權(quán)日2005年1月28日發(fā)明者阿羅基亞·內(nèi)森,G·雷薩·哈因,佩曼·塞爾瓦蒂申請人:伊格尼斯創(chuàng)新有限公司