專利名稱：一種lcd控制器的制作方法
技術(shù)領(lǐng)域：
一種LCD控制器
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種具有LCD顯示功能的設(shè)備，特別涉及一種LCD控制器。背景技術(shù)：
隨著電子技術(shù)的發(fā)展，LCD顯示功能已成數(shù)碼產(chǎn)品必有功能。要使LCD能夠正常 顯示，該產(chǎn)品必需具備LCD控制器?，F(xiàn)有的LCD控制器僅具備單圖層顯示功能，要實(shí)現(xiàn)多圖 層顯示功能必需要通過軟件進(jìn)行圖層運(yùn)算成單圖層數(shù)據(jù)再經(jīng)LCD控制器送到LCD上顯示， 用軟件進(jìn)行圖層運(yùn)算會占用很大的系統(tǒng)資源，不適合用于控制大分辯率的LCD。

實(shí)用新型內(nèi)容
本實(shí)用新型要解決的技術(shù)問題，在于提供一種LCD控制器，可實(shí)現(xiàn)雙圖層疊加顯 示功能，且占用系統(tǒng)資源小，適合用于控制大分辯率的LCD。 本實(shí)用新型是這樣實(shí)現(xiàn)的一種LCD控制器，包括一 DMA通道、三個(gè)分別用于存儲 背景數(shù)據(jù)、前景數(shù)據(jù)和透明度數(shù)據(jù)的第一緩存器、一用于圖層運(yùn)算的運(yùn)算器、一用于存儲圖 層運(yùn)算后的數(shù)據(jù)第二緩存器、一用于數(shù)據(jù)傳輸?shù)腖CD接口時(shí)序發(fā)生器以及一控制器，所述 DMA通道分別連接至三個(gè)第一緩存器，該三個(gè)第一緩存器又分別連接所述運(yùn)算器，該運(yùn)算器 再與所述第二緩存器以及LCD接口時(shí)序發(fā)生器順次連接，所述控制器則分別與所述DMA通 道、三個(gè)第一緩存器、運(yùn)算器、第二緩存器、LCD接口時(shí)序發(fā)生器連接。 所述DMA通道是通過總線分別與所述三個(gè)第一緩存器連接的。 所述第一緩存器和第二緩存器為多片緩沖區(qū)結(jié)構(gòu)。 所述背景數(shù)據(jù)的存儲結(jié)構(gòu)為每個(gè)像數(shù)點(diǎn)由4個(gè)字節(jié)組成，RGB各占一個(gè)字節(jié)，最 高字節(jié)為空；所述前景數(shù)據(jù)和透明度數(shù)據(jù)的存儲結(jié)構(gòu)為每個(gè)像數(shù)點(diǎn)由4個(gè)字節(jié)組成，最高 字節(jié)為透明度數(shù)據(jù)，低三個(gè)字節(jié)為RGB數(shù)據(jù)各占一個(gè)字節(jié)。 本實(shí)用新型的優(yōu)點(diǎn)在于實(shí)現(xiàn)雙圖層(前景層和背景層)疊加顯示功能，且前景層 的每個(gè)像素點(diǎn)都具有獨(dú)立的256級透明度，僅用一DMA通道實(shí)現(xiàn)對背景層、前景層和透明度 數(shù)據(jù)傳，利用分塊傳輸技術(shù)，從而減少了 DMA數(shù)量減小芯片的面積，占用系統(tǒng)資源小，適合 用于控制大分辯率的LCD。


下面參照附圖結(jié)合實(shí)施例對本實(shí)用新型作進(jìn)一步的說明。 圖1是本實(shí)用新型LCD控制器的結(jié)構(gòu)原理框圖。
具體實(shí)施方式
請參閱圖1所示，本實(shí)用新型的LCD控制器IO，包括一DMA通道1、三個(gè)分別用于 存儲背景層數(shù)據(jù)、前景層數(shù)據(jù)和透明度數(shù)據(jù)的第一緩存器21 (22) (23)、一用于圖層運(yùn)算的 運(yùn)算器3、一用于存儲圖層運(yùn)算后的數(shù)據(jù)第二緩存器4、一用于數(shù)據(jù)傳輸?shù)腖CD接口時(shí)序發(fā)生器5以及一控制器6。 本實(shí)用新型采用所述第一緩存器21 (22) (23)和第二緩存器4的設(shè)置形成二級緩 存的結(jié)構(gòu)，其中，第一級即第一緩存器21 (22) (23)為多個(gè)小容量的緩存，而第二級即第二 緩存器4為大容量的緩存，這種二級緩存結(jié)構(gòu)可以減小總緩沖區(qū)的容量。而且，所述第一緩 存器21 (22) (23)和第二緩存器4均為多片緩沖區(qū)結(jié)構(gòu)，這樣既滿足了內(nèi)部DMA傳輸和總線 乒乓操作的要求，又可以減小緩沖區(qū)的容量，減小了芯片面積，降低了成本。 所述DMA通道1分別通過總線7連接至三個(gè)第一緩存器21 (22) (23)，該三個(gè)第一 緩存器21 (22) (23)又分別連接所述運(yùn)算器3，該運(yùn)算器3再與所述第二緩存器4以及LCD接 口時(shí)序發(fā)生器5順次連接，所述控制器6則分別與所述DMA通道1、三個(gè)第一緩存器21 (22) (23)、運(yùn)算器3、第二緩存器4、LCD接口時(shí)序發(fā)生器5連接，該控制器6用于配置DMA通道1 和控制整個(gè)LCD控制器10的流程。 所述背景層數(shù)據(jù)的存儲結(jié)構(gòu)為每個(gè)像數(shù)點(diǎn)由4個(gè)字節(jié)組成，RGB各占一個(gè)字節(jié)， 最高字節(jié)為空。 所述前景層數(shù)據(jù)和透明度數(shù)據(jù)的存儲結(jié)構(gòu)為每個(gè)像數(shù)點(diǎn)由4個(gè)字節(jié)組成，最高 字節(jié)為透明度數(shù)據(jù)，低三個(gè)字節(jié)為RGB數(shù)據(jù)各占一個(gè)字節(jié)。這里將前景數(shù)據(jù)和透明度存在 同一個(gè)結(jié)構(gòu)，DMA可能同時(shí)傳數(shù)據(jù)，減小占總線的帶寬。 本實(shí)用新型的LCD控制器10的工作流程如下 1、所述DMA通道1通過總線7將16PIX的背景層數(shù)據(jù)傳輸?shù)狡渲幸坏谝痪彺嫫?br> 21 ; 2、所述DMA通道1通過總線7將16PIX的前景層數(shù)據(jù)和透明度數(shù)據(jù)傳輸?shù)绞Ｏ碌?第一緩存器22和第一緩存器23 ; 3、所述運(yùn)算器3將所述三個(gè)第一緩存器21 (22) (23)的16PIX數(shù)據(jù)進(jìn)行圖層運(yùn)算， 將運(yùn)算后的數(shù)據(jù)存到第二緩存器4 ; 4、所述LCD接口時(shí)序發(fā)生器5將第二緩存器4的數(shù)據(jù)傳送到LCD(圖未示)進(jìn)行 顯示即可。 綜上所述，本實(shí)用新型的優(yōu)點(diǎn)在于實(shí)現(xiàn)雙圖層(前景層和背景層)疊加顯示功 能，且前景層的每個(gè)像素點(diǎn)都具有獨(dú)立的256級透明度。僅用DMA對背景層、前景層和透明 度數(shù)據(jù)傳，利用分塊傳輸技術(shù)，從而減少了 DMA數(shù)量減小芯片的面積，占用系統(tǒng)資源小，適 合用于控制大分辯率的LCD。
權(quán)利要求一種LCD控制器，其特征在于包括一DMA通道、三個(gè)分別用于存儲背景層數(shù)據(jù)、前景層數(shù)據(jù)和透明度數(shù)據(jù)的第一緩存器、一用于圖層運(yùn)算的運(yùn)算器、一用于存儲圖層運(yùn)算后的數(shù)據(jù)第二緩存器、一用于數(shù)據(jù)傳輸?shù)腖CD接口時(shí)序發(fā)生器以及一控制器，所述DMA通道分別連接至三個(gè)第一緩存器，該三個(gè)第一緩存器又分別連接所述運(yùn)算器，該運(yùn)算器再與所述第二緩存器以及LCD接口時(shí)序發(fā)生器順次連接，所述控制器則分別與所述DMA通道、三個(gè)第一緩存器、運(yùn)算器、第二緩存器、LCD接口時(shí)序發(fā)生器連接。
2. 根據(jù)權(quán)利要求1所述的一種LCD控制器，其特征在于所述DMA通道是通過總線分 別與所述三個(gè)第一緩存器連接的。
3. 根據(jù)權(quán)利要求1所述的一種LCD控制器，其特征在于所述第一緩存器和第二緩存 器均為多片緩沖區(qū)結(jié)構(gòu)。
專利摘要本實(shí)用新型涉及一種具有LCD顯示功能的設(shè)備，具體是提供了一種LCD控制器，包括一DMA通道、三個(gè)第一緩存器、一運(yùn)算器、一第二緩存器、一LCD接口時(shí)序發(fā)生器以及一控制器，所述DMA通道分別連接至三個(gè)第一緩存器，該三個(gè)第一緩存器又分別連接所述運(yùn)算器，該運(yùn)算器再與所述第二緩存器以及LCD接口時(shí)序發(fā)生器順次連接，所述控制器則分別與所述DMA通道、三個(gè)第一緩存器、運(yùn)算器、第二緩存器、LCD接口時(shí)序發(fā)生器連接。其優(yōu)點(diǎn)在于可實(shí)現(xiàn)雙圖層疊加顯示功能，且前景層的每個(gè)像素點(diǎn)都具有獨(dú)立的256級透明度，僅用一DMA通道實(shí)現(xiàn)對背景層、前景層和透明度數(shù)據(jù)傳，利用分塊傳輸技術(shù)，從而減少了DMA數(shù)量減小芯片的面積。
文檔編號G09G3/36GK201549186SQ20092018273
公開日2010年8月11日 申請日期2009年9月1日 優(yōu)先權(quán)日2009年9月1日
發(fā)明者洪錦坤 申請人:福州瑞芯微電子有限公司