專利名稱：重置電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于顯示技術(shù)領(lǐng)域，且特別是有關(guān)于一種適于調(diào)整移位緩存器的輸出端的電位的重置電路的結(jié)構(gòu)。
背景技術(shù)：
按，隨著科技的發(fā)展，平面顯示器(例如，液晶顯示器)因具有高畫質(zhì)、體積小、重量輕及應(yīng)用范圍廣等優(yōu)點(diǎn)，而被廣泛地應(yīng)用于移動(dòng)電話、筆記型計(jì)算機(jī)、桌上型顯示裝置以及電視等各種消費(fèi)性電子產(chǎn)品中，并已經(jīng)逐漸地取代傳統(tǒng)的陰極射線管顯示器而成為顯示器的主流。目前為降低平面顯示器的成本，故發(fā)展出陣列上柵極驅(qū)動(dòng)電路(Gate-on-Array， G0A)與半源驅(qū)動(dòng)電路(Half-source Driving,HSD)技術(shù)。通常，陣列上柵極驅(qū)動(dòng)電路包括相互串接的多個(gè)移位緩存器以依序輸出多個(gè)柵極驅(qū)動(dòng)脈沖，圖1為相互串接的多個(gè)移位緩存器中的單級移位緩存器SR(n)。具體地，移位緩存器SR(η)包括晶體管Til、Τ12及Τ21 與下拉電路100。其中，晶體管T12的漏/源極接收頻率信號CK(n-l)，晶體管T12的柵極接收控制信號Q(n-l)以決定是否允許頻率信號CK(n-1)傳遞至晶體管T12的源/漏極；晶體管Tll的漏/源極與柵極皆電性耦接至晶體管T12的源/漏極以將頻率信號CK(n-1)傳遞至Q節(jié)點(diǎn)；晶體管T21的柵極電性耦接至Q節(jié)點(diǎn)以藉由Q節(jié)點(diǎn)處的控制信號Q(n)來決定晶體管T21是否導(dǎo)通，晶體管T21的漏/源極接收另一頻率信號CK (η)，且晶體管Τ21的源 /漏極作為移位緩存器SR(η)的輸出端以根據(jù)所接收到的頻率信號CK(η)輸出柵極驅(qū)動(dòng)脈沖G(n)；在此，Q(n-l)為上一級移位緩存器的Q節(jié)點(diǎn)處的控制信號。下拉電路100電性耦接至Q節(jié)點(diǎn)與柵極關(guān)閉信號準(zhǔn)位VSS之間，并電性耦接至晶體管T21的源/漏極以在特定時(shí)段將柵極驅(qū)動(dòng)脈沖G (η)拉至柵極關(guān)閉信號準(zhǔn)位VSS。圖2為相關(guān)于圖1所示移位緩存器SR(η)的多個(gè)信號的時(shí)序圖，下面將結(jié)合圖1 及圖2說明移位緩存器SR(η)的工作原理當(dāng)移位緩存器SR(η)的柵極驅(qū)動(dòng)脈沖G(n)輸出時(shí)，下拉電路100中的晶體管T31、T32、T41及T42截止；當(dāng)移位緩存器SR(η)的柵極驅(qū)動(dòng)脈沖G(n)關(guān)閉時(shí)，使用控制信號Q(n)的t時(shí)段使得柵極驅(qū)動(dòng)脈沖G(η)釋放至柵極關(guān)閉信號準(zhǔn)位VSS。然而，當(dāng)下拉電路100中的晶體管Τ41與Τ42的制程變異過大時(shí)，會(huì)導(dǎo)致控制信號 Q(η)在時(shí)段t提早漏電至柵極關(guān)閉信號準(zhǔn)位VSS而非如圖2中時(shí)段t的虛線所示，則柵極驅(qū)動(dòng)脈沖G(n)無法正常關(guān)閉進(jìn)而導(dǎo)致柵極驅(qū)動(dòng)脈沖G(η)會(huì)有拖曳現(xiàn)象(如圖2中時(shí)段t 內(nèi)G(n)的波形)，當(dāng)拖曳過長時(shí)，則會(huì)導(dǎo)致畫面內(nèi)像素?cái)?shù)據(jù)的錯(cuò)充，造成畫面顯示異常。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種重置電路，以改善柵極驅(qū)動(dòng)脈沖拖曳現(xiàn)象。本發(fā)明一實(shí)施例提出的重置電路，適用于調(diào)整移位緩存器的輸出端的電位。本實(shí)施例中的重置電路包括重置電路驅(qū)動(dòng)模塊以及重置模塊；其中，重置電路驅(qū)動(dòng)模塊接收致能信號并提供此致能信號至重置電路驅(qū)動(dòng)模塊的輸出端；重置模塊電性耦接至移位緩存器的輸出端以及重置電路驅(qū)動(dòng)模塊的輸出端，重置電路驅(qū)動(dòng)模塊的輸出端的電位控制重置模塊是否導(dǎo)通位于移位緩存器的輸出端至第一預(yù)設(shè)電位之間的電性通路。在本發(fā)明的一實(shí)施例中，上述的重置電路用以重置相互串接的多個(gè)移位緩存器中的某個(gè)移位緩存器，且重置電路驅(qū)動(dòng)模塊包括第一晶體管，此第一晶體管包括控制端、第一通路端以及第二通路端；控制端電性耦接至重置控制信號以使重置控制信號藉由控制端控制第一晶體管是否導(dǎo)通，第一通路端接收上述的致能信號，第二通路端電性耦接至移位緩存器的輸出端。進(jìn)一步地，當(dāng)重置電路所重置的移位緩存器為上述的相互串接的多個(gè)移位緩存器中的奇數(shù)級的移位緩存器，且重置控制信號為此奇數(shù)級的移位緩存器的下一個(gè)奇數(shù)級的移位緩存器中用以控制所接收的相對應(yīng)的頻率信號是否被提供至此下一個(gè)奇數(shù)級的移位緩存器的輸出端的信號。此時(shí)，重置模塊可包括第二晶體管；此第二晶體管的控制端電性耦接至第一晶體管的第二通路端，使第一晶體管的第二通路端上的電位藉由第二晶體管的控制端而控制是否導(dǎo)通第二晶體管；第二晶體管的第一通路端電性耦接至奇數(shù)級的移位緩存器的輸出端；第二晶體管的第二通路端電性耦接至第一預(yù)設(shè)電位。又或者，當(dāng)重置電路所重置的移位緩存器為上述的相互串接的多個(gè)移位緩存器中的偶數(shù)級的移位緩存器，重置控制信號為此偶數(shù)級的移位緩存器的下一級的移位緩存器的輸出端所提供的信號。此時(shí)，重置模塊可包括第二晶體管；在此，第二晶體管的控制端電性耦接至第一晶體管的第二通路端，使第一晶體管的第二通路端的電位藉由第二晶體管的控制端而控制是否導(dǎo)通第二晶體管；第二晶體管的第一通路端電性耦接至此偶數(shù)級的移位緩存器的輸出端；第二晶體管的第二通路端電性耦接至第一預(yù)設(shè)電位；其中，此偶數(shù)級的移位緩存器根據(jù)前一級的移位緩存器的輸出信號而決定是否將頻率信號導(dǎo)通至此偶數(shù)級的移位緩存器的輸出端，且第一預(yù)設(shè)電位為此頻率信號被傳輸?shù)酱伺紨?shù)級的移位緩存器時(shí)的電位。在本發(fā)明的一實(shí)施例中，上述的重置電路更包括停止重置模塊，電性耦接至移位緩存器的輸出端以及重置電路驅(qū)動(dòng)模塊的輸出端，此停止重置模塊根據(jù)移位緩存器的輸出端的電位而決定是否導(dǎo)通重置電路驅(qū)動(dòng)模塊的輸出端至第二預(yù)設(shè)電位之間的電性通路。在此，重置電路驅(qū)動(dòng)模塊可包括第一晶體管與第二晶體管；第一晶體管包括控制端、第一通路端與第二通路端，第一晶體管的控制端與第一通路端接收上述的致能信號；第二晶體管包括控制端、第一通路端與第二通路端，第二晶體管的控制端電性耦接至第一晶體管的第二通路端，第二晶體管的第一通路端接收上述的致能信號，且第二晶體管的第二通路端作為重置電路驅(qū)動(dòng)模塊的輸出端。再者，停止重置模塊可包括晶體管；晶體管的控制端電性耦接至移位緩存器的輸出端，以使移位緩存器的輸出端的電位藉由控制端而控制是否導(dǎo)通此晶體管；第一通路端電性耦接至重置電路驅(qū)動(dòng)模塊的輸出端；第二通路端電性耦接至第二預(yù)設(shè)電位。此外，重置模塊可包括晶體管；此晶體管的控制端電性耦接至重置電路驅(qū)動(dòng)模塊的輸出端，使重置電路驅(qū)動(dòng)模塊的輸出端的電位藉由此晶體管的控制端而控制是否導(dǎo)通此晶體管；第一通路端電性耦接至移位緩存器的輸出端；第二通路端電性耦接至第一預(yù)設(shè)電位。在此，第一預(yù)設(shè)電位可設(shè)置為等于第二預(yù)設(shè)電位；移位緩存器根據(jù)前一級的移位緩存器的輸出信號而決定是否將頻率信號導(dǎo)通至此移位緩存器的輸出端，且第一預(yù)設(shè)電位為此頻率信號被傳輸?shù)揭莆痪彺嫫鲿r(shí)的電位。本發(fā)明再一實(shí)施例提出的一種重置電路，適用于調(diào)整移位緩存器的輸出端的電位。本實(shí)實(shí)例中，重置電路包括重置電路驅(qū)動(dòng)模塊以及重置模塊；其中，重置電路驅(qū)動(dòng)模塊根據(jù)重置控制信號而控制是否提供致能信號至重置電路驅(qū)動(dòng)模塊的輸出端；重置模塊電性耦接至移位緩存器的輸出端以及重置電路驅(qū)動(dòng)模塊的輸出端，重置電路驅(qū)動(dòng)模塊的輸出端的電位控制重置模塊是否導(dǎo)通位于移位緩存器的輸出端至第一預(yù)設(shè)電位之間的電性通路。 再者，重置電路用以重置相互串接的多個(gè)移位緩存器中的一個(gè)移位緩存器，當(dāng)重置電路所重置的移位緩存器為上述的相互串接的多個(gè)移位緩存器中的奇數(shù)級的移位緩存器時(shí)所使用的重置控制信號與當(dāng)重置電路所重置的移位緩存器為上述的相互串接的多個(gè)移位緩存器中的偶數(shù)級的移位緩存器時(shí)所使用的重置控制信號不同。進(jìn)一步的，當(dāng)重置電路所重置的為奇數(shù)級的移位緩存器時(shí)，重置控制信號可為此奇數(shù)級的移位緩存器的下一個(gè)奇數(shù)級的移位緩存器中用以控制所接收的相對應(yīng)的頻率信號是否被提供至此下一個(gè)奇數(shù)級的移位緩存器的輸出端的信號；當(dāng)重置電路所重置的為偶數(shù)級的移位緩存器時(shí)，重置控制信號可為此偶數(shù)級的移位緩存器的下一級的移位緩存器的輸出端所提供的信號。概述之，本發(fā)明實(shí)施例藉由增設(shè)專門的重置電路來調(diào)整移位緩存器的輸出端的電位(例如在特定時(shí)段關(guān)閉移位緩存器的輸出)，藉此強(qiáng)化移位緩存器的功能，使得移位緩存器即使存在制程變異時(shí)其輸出的柵極驅(qū)動(dòng)脈沖能夠正常關(guān)閉，不會(huì)有拖曳現(xiàn)象產(chǎn)生。為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例， 并配合附圖，作詳細(xì)說明如下。


圖1為相互串接的多個(gè)移位緩存器中的單級移位緩存器的電路結(jié)構(gòu)示意圖；圖2為相關(guān)于圖1所示移位緩存器的多個(gè)信號的時(shí)序圖；圖3A為本發(fā)明第一實(shí)施例提出的重置電路的結(jié)構(gòu)示意圖；圖;3B為本發(fā)明第一實(shí)施例提出的重置電路的另一結(jié)構(gòu)示意圖；圖4為相關(guān)于圖3A所示奇數(shù)級的移位緩存器與重置電路的多個(gè)信號的時(shí)序圖；圖5A為本發(fā)明第二實(shí)施例提出的重置電路的結(jié)構(gòu)示意圖；圖5B為本發(fā)明第二實(shí)施例提出的重置電路的另一結(jié)構(gòu)示意圖；圖6為相關(guān)于圖5A所示偶數(shù)級的移位緩存器與重置電路的多個(gè)信號的時(shí)序圖；圖7為本發(fā)明第三實(shí)施例提出的相鄰兩個(gè)移位緩存器的重置電路的結(jié)構(gòu)示意圖；圖8A為本發(fā)明第四實(shí)施例提出的相鄰兩個(gè)移位緩存器的重置電路的結(jié)構(gòu)示意圖；圖8B為本發(fā)明第四實(shí)施例提出的相鄰兩個(gè)移位緩存器的重置電路的另一結(jié)構(gòu)示意圖；圖9為相關(guān)于圖8A所示相鄰兩個(gè)移位緩存器與各自的重置電路的多個(gè)信號的時(shí)序圖。其中，附圖標(biāo)記SR(n)、SR(n+l)移位緩存器
Q(n_l)、Q(n)控制信號CK(n_l)、CK(n)、CK(n+l)頻率信號G (n)柵極驅(qū)動(dòng)脈沖Q (n+2)、G (n+1)、G (η+2)重置控制信號VSS 柵極關(guān)閉信號準(zhǔn)位Q 節(jié)點(diǎn)t:時(shí)段Til、T12、T21、T31、T32、T41、T42、T61、T62、T71、T72、T73、T75 晶體管100 下拉電路10、30、50a、50b、70a、70b 重置電路11、31、71 重置電路驅(qū)動(dòng)模塊13、33、73 重置模塊75 停止重置模塊0 (η)、E (n)致能信號
具體實(shí)施例方式請參閱圖3Α，其為本發(fā)明第一實(shí)施例提出的重置電路的結(jié)構(gòu)示意圖。如圖3Α所示，重置電路10電性耦接至移位緩存器SR(η)的輸出端(用于輸出柵極驅(qū)動(dòng)脈沖G(n))， 用于調(diào)整移位緩存器SR(η)的輸出端的電位；圖3Α中的移位緩存器SR(η)可以與圖1中的移位緩存器SR(η)具有相同的電路結(jié)構(gòu)，但本發(fā)明并不以此為限；此外需要說明的是，圖3Α 中將重置電路10繪制于移位緩存器SR (η)之外僅為便于區(qū)別本發(fā)明與先前技術(shù)的差異，并非用來限定移位緩存器SR(η)是否包含重置電路10。承上述，本實(shí)施例采用相互串接的多個(gè)移位緩存器中的單個(gè)奇數(shù)級的移位緩存器 SR(η)作為舉例進(jìn)行說明，奇數(shù)級的移位緩存器SR(η)接收頻率信號CK(η_1)及CK(η)與控制信號Q(n_l)(亦即上一級的移位緩存器的Q節(jié)點(diǎn)處的信號)并根據(jù)控制信號Q(n-l)而決定是否將頻率信號CK(η)導(dǎo)通至其輸出端以輸出柵極驅(qū)動(dòng)脈沖G(n)，而重置電路10電性耦接至奇數(shù)級的移位緩存器SR(η)的輸出端。本實(shí)施例中，重置電路10包括重置電路驅(qū)動(dòng)模塊11及重置模塊13。具體地，重置電路驅(qū)動(dòng)模塊11接收致能信號0 (η)并提供致能信號0 (η)至重置電路驅(qū)動(dòng)模塊11的輸出端；在此，重置電路驅(qū)動(dòng)模塊11包括晶體管Τ62，晶體管Τ62的柵極 (控制端)電性耦接至重置控制信號QOi+幻以使重置控制信號QOi+幻藉由柵極控制晶體管T62是否導(dǎo)通，晶體管T62的漏/源極(第一通路端)接收致能信號0(n)，晶體管T62的源/漏極(第二通路端)作為重置電路驅(qū)動(dòng)模塊11的輸出端；在此，重置控制信號Q (n+2) 為奇數(shù)級的移位緩存器SR(η)的下一個(gè)奇數(shù)級的移位緩存器SR(n+2)(圖中未示出)中用來控制該下一個(gè)奇數(shù)級的移位緩存器SR(n+2)的輸出端的信號，亦即該下一個(gè)奇數(shù)級的移位緩存器SR(n+2)的Q節(jié)點(diǎn)處的信號。重置模塊13電性耦接至奇數(shù)級的移位緩存器SR(n)的輸出端以及重置電路驅(qū)動(dòng)模塊11的輸出端，以藉由重置電路驅(qū)動(dòng)模塊11的輸出端的電位控制重置模塊13是否導(dǎo)通位于奇數(shù)級的移位緩存器SR(η)的輸出端至柵極關(guān)閉信號準(zhǔn)位VSS之間的電性通路。重置模塊13包括晶體管T61，晶體管T61的柵極(控制端)電性耦接至晶體管T62的源/漏極， 使晶體管T62的源/漏極上的電位藉由晶體管T61的柵極而控制是否導(dǎo)通晶體管T61 ；晶體管T61的漏/源極(第一通路端)電性耦接至奇數(shù)級的移位緩存器SR(η)的輸出端；晶體管Τ61的源/漏極(第二通路端)電性耦接至柵極關(guān)閉信號準(zhǔn)位VSS (第一預(yù)設(shè)電位)。 在此需要說明的是，晶體管Τ61的源/漏極并不限于電性耦接至柵極關(guān)閉信號準(zhǔn)位VSS，亦可如圖:3Β所示電性耦接至頻率信號CK(η)，同樣可獲得柵極關(guān)閉信號準(zhǔn)位。圖4為相關(guān)于圖3Α所示奇數(shù)級的移位緩存器SR(η)與重置電路10的多個(gè)信號的時(shí)序圖，下面將結(jié)合圖3Α與圖4說明本發(fā)明實(shí)施例的重置電路10的工作過程。具體地，當(dāng)頻率信號CK (η)和控制信號Q (η)皆為高準(zhǔn)位時(shí)，頻率信號CK (η)將被傳遞至奇數(shù)級的移位緩存器SR(n)的輸出端作為柵極驅(qū)動(dòng)脈沖G(η)，且控制信號Q(η)于此時(shí)更進(jìn)一步被上拉； 在頻率信號CK(η)的下降緣之后，控制信號Q(n)的準(zhǔn)位(參見圖4中Q(n)的時(shí)段t)也會(huì)相應(yīng)的被下拉，由于此時(shí)重置控制信號Q(n+2)為高準(zhǔn)位，重置電路驅(qū)動(dòng)模塊11中的晶體管 T62導(dǎo)通，致能信號O(n)的高準(zhǔn)位被傳輸至重置模塊13中的晶體管T61的柵極以使晶體管T61導(dǎo)通，奇數(shù)級的移位緩存器SR(η)的輸出端的電位被快速下拉至柵極關(guān)閉信號準(zhǔn)位 VSS;因此即使奇數(shù)級的移位緩存器SR(n)由于制程變異造成控制信號Q(η)的準(zhǔn)位提早漏電至柵極關(guān)閉信號準(zhǔn)位VSS，柵極驅(qū)動(dòng)脈沖G(n)由于重置電路10的重置作用仍可正常釋放至柵極關(guān)閉信號準(zhǔn)位VSS，不會(huì)出現(xiàn)拖曳現(xiàn)象。在此，于移位緩存器SR(η)應(yīng)用于顯示器的情形下，致能信號Ο(η)的時(shí)序可由顯示器的時(shí)序控制器(Timing Controller)控制，在奇數(shù)級的移位緩存器SR(η)所接收的頻率信號CK(η)的下降緣輸出為高準(zhǔn)位；并且，致能信號 0(η)的高準(zhǔn)位的時(shí)間可程序化調(diào)整，不限定在CK(η)的下降緣之后才可以輸出。請參閱圖5Α，為本發(fā)明第二實(shí)施例提出的重置電路的結(jié)構(gòu)示意圖。如圖5Α所示， 重置電路30電性耦接至移位緩存器SR(η+1)的輸出端，用于調(diào)整移位緩存器SR(η+1)的輸出端的電位；圖5Α中的移位緩存器SR(n+l)可以與圖1中的移位緩存器SR(n)具有相同的電路結(jié)構(gòu)，但本發(fā)明并不以此為限；此外需要說明的是，圖5A中將重置電路30繪制于移位緩存器SR(η+1)之外僅為便于區(qū)別本發(fā)明與先前技術(shù)的差異，并非用來限定移位緩存器 SR (η+1)是否包含重置電路30。承上述，本實(shí)施例采用相互串接的多個(gè)移位緩存器中的單個(gè)偶數(shù)級的移位緩存器 SR(η+1)作為舉例進(jìn)行說明，偶數(shù)級的移位緩存器SR(η+1)接收頻率信號CK(η)及CK(η+1) 與控制信號Q(n)并根據(jù)控制信號Q(n)決定是否將頻率信號CK(η+1)導(dǎo)通至其輸出端以輸出柵極驅(qū)動(dòng)脈沖G(n+1)，而重置電路30電性耦接至偶數(shù)級的移位緩存器SR(η+1)的輸出端。本實(shí)施例中，重置電路30包括重置電路驅(qū)動(dòng)模塊31及重置模塊33。具體地，重置電路驅(qū)動(dòng)模塊31接收致能信號Ε(η)并提供致能信號Ε(η)至重置電路驅(qū)動(dòng)模塊31的輸出端；在此，重置電路驅(qū)動(dòng)模塊31包括晶體管Τ62，晶體管Τ62的柵極 (控制端)電性耦接至重置控制信號G(n+2)以使重置控制信號GOi+幻藉由柵極控制晶體管T62是否導(dǎo)通，晶體管T62的漏/源極(第一通路端)接收致能信號E (η)，晶體管Τ62的源/漏極(第二通路端)作為重置電路驅(qū)動(dòng)模塊31的輸出端；在此，重置控制信號G (n+2) 為偶數(shù)級的移位緩存器SR(η+1)的下一級的移位緩存器的輸出端輸出的柵極驅(qū)動(dòng)脈沖。重置模塊33電性耦接至偶數(shù)級的移位緩存器SR(n+l)的輸出端以及重置電路驅(qū)動(dòng)模塊31的輸出端，以藉由重置電路驅(qū)動(dòng)模塊31的輸出端的電位控制重置模塊33是否導(dǎo)通位于偶數(shù)級的移位緩存器SR(n+l)的輸出端至柵極關(guān)閉信號準(zhǔn)位VSS之間的電性通路。 重置模塊33包括晶體管T61，晶體管T61的柵極(控制端)電性耦接至晶體管T62的源/漏極，使晶體管T62的源/漏極上的電位藉由晶體管T61的柵極而控制是否導(dǎo)通晶體管T61 ； 晶體管T61的漏/源極(第一通路端)電性耦接至偶數(shù)級的移位緩存器SR(n+1)的輸出端；晶體管T61的源/漏極(第二通路端)電性耦接至柵極關(guān)閉信號準(zhǔn)位VSS (第一預(yù)設(shè)電位)。在此需要說明的是，晶體管T61的源/漏極并不限于電性耦接至柵極關(guān)閉信號準(zhǔn)位 VSS，亦可如圖5B所示電性耦接至頻率信號CK(n+1)，同樣可獲得柵極關(guān)閉信號準(zhǔn)位。圖6為相關(guān)于圖5A所示偶數(shù)級的移位緩存器SR(n+l)與重置電路30的多個(gè)信號的時(shí)序圖，下面將結(jié)合圖5A與圖6說明本發(fā)明實(shí)施例的重置電路30的工作過程。具體地，當(dāng)頻率信號CK(n+1)和控制信號Q(n+1)皆為高準(zhǔn)位時(shí)，頻率信號CK(n+1)將被傳遞至偶數(shù)級的移位緩存器SR (n+1)的輸出端作為柵極驅(qū)動(dòng)脈沖G (n+1)，且此時(shí)控制信號Q (n+1) 進(jìn)一步被上拉；在頻率信號CK(n+1)的下降緣之后，控制信號Q(n+1)的準(zhǔn)位(參見圖6中 Q(n+1)的時(shí)段t)也會(huì)相應(yīng)地被下拉，由于此時(shí)重置控制信號G(n+2)為高準(zhǔn)位，重置電路驅(qū)動(dòng)模塊31中的晶體管T62導(dǎo)通，致能信號E(n)的高準(zhǔn)位被傳輸至重置模塊33中的晶體管T61的柵極以使晶體管T61導(dǎo)通，偶數(shù)級的移位緩存器SR(n+1)的輸出端的電位被快速下拉至柵極關(guān)閉信號準(zhǔn)位VSS ；因此即使偶數(shù)級的移位緩存器SR(n+1)由于制程變異造成控制信號Q(n+1)的準(zhǔn)位提早漏電至柵極關(guān)閉信號準(zhǔn)位VSS，柵極驅(qū)動(dòng)脈沖G(n+1)由于重置電路30的重置作用仍可正常釋放至柵極關(guān)閉信號準(zhǔn)位VSS，不會(huì)出現(xiàn)拖曳現(xiàn)象。在此，于移位緩存器SR(n+1)應(yīng)用于顯示器的情形下，致能信號E (η)的時(shí)序可由顯示器的時(shí)序控制器控制，在偶數(shù)級的移位緩存器SR(n+1)所接收的頻率信號CK(n+1)的下降緣輸出為高準(zhǔn)位； 并且，致能信號E(n)的高準(zhǔn)位的時(shí)間可程序化調(diào)整，不限定在CK(n+1)的下降緣之后才可以輸出。請參閱圖7，其為本發(fā)明第三實(shí)施例提出的相鄰兩個(gè)移位緩存器的重置電路的結(jié)構(gòu)示意圖。于圖7中，其以奇數(shù)級的移位緩存器SR(n)與相鄰的偶數(shù)級的移位緩存器 SR(n+1)作為舉例進(jìn)行說明；其中，奇數(shù)級的移位緩存器SR(η)接收頻率信號CK(η_1)及 CK (η)與控制信號Q(n-l)并根據(jù)控制信號Q (n_l)而決定是否將頻率信號CK (η)導(dǎo)通至其輸出端以產(chǎn)生柵極驅(qū)動(dòng)脈沖G(n)，而電性耦接至奇數(shù)級的移位緩存器SR(η)的輸出端的重置電路50a與圖3A所示的重置電路10相同，皆采用各自的下一個(gè)奇數(shù)級的移位緩存器的Q 節(jié)點(diǎn)處的控制信號作為重置控制信號，故其電路結(jié)構(gòu)在此不再贅述。偶數(shù)級的移位緩存器 SR (n+1)接收頻率信號CK (η)及CK (n+1)與控制信號Q (η)并根據(jù)控制信號Q (η)而決定是否將頻率信號CK(n+1)導(dǎo)通至其輸出端以產(chǎn)生柵極驅(qū)動(dòng)脈沖G(n+1)，而電性耦接至偶數(shù)級的移位緩存器SR(n+1)的輸出端的重置電路50b與圖5A所示的重置電路30相同，皆采用各自的下一級的移位緩存器輸出的柵極驅(qū)動(dòng)脈沖作為重置控制信號，故其電路結(jié)構(gòu)在此不再贅述。簡言之，于第三實(shí)施例中，奇數(shù)級的移位緩存器SR(n)的重置電路50a所使用的重置控制信號Q(n+2)與偶數(shù)級的移位緩存器SR(n+1)的重置電路50b所使用的重置控制信號G(n+2)不同，一者使用Q節(jié)點(diǎn)處的控制信號作為重置控制信號，另一者使用柵極驅(qū)動(dòng)脈沖作為重置控制信號。請參閱圖8A，其為本發(fā)明第四實(shí)施例提出的相鄰兩個(gè)移位緩存器的重置電路的結(jié)構(gòu)示意圖。于圖8A中，其以奇數(shù)級的移位緩存器SR(n)與相鄰的偶數(shù)級的移位緩存器SR(n+l)作為舉例進(jìn)行說明，而移位緩存器SR(η)及SR(n+l)可與圖1所示的移位緩存器 SR(η)具有相同的電路結(jié)構(gòu)，但本發(fā)明并不以此為限；其中，奇數(shù)級的移位緩存器SR(η)接收頻率信 η)的輸出端的重置電路70a包括重置電路驅(qū)動(dòng)模塊71、重置模塊73與停止重置模塊 75。此外需要說明的是，圖8A中將重置電路70a繪制于奇數(shù)級的移位緩存器SR(η)之外僅為便于區(qū)別本發(fā)明與現(xiàn)有技術(shù)的差異，并非用來限定重置電路70a是否包含于奇數(shù)級的移位緩存器SR (η)。具體地，重置電路70a中的重置電路驅(qū)動(dòng)模塊71接收致能信號Q(n)并提供致能信號Q(η)至重置電路驅(qū)動(dòng)模塊71的輸出端；在此，重置電路驅(qū)動(dòng)模塊71包括晶體管Τ71 及Τ72，晶體管Τ72的柵極(控制端)與漏/源極(第一通路端)接收致能信號0 (η)，晶體管Τ71的柵極(控制端)電性耦接至晶體管Τ72的源/漏極(第二通路端)，晶體管Τ71的漏/源極(第一通路端)接收致能信號0(η)，且晶體管Τ71的源/漏極(第二通路端)作為重置電路驅(qū)動(dòng)模塊71的輸出端。重置電路70a中的重置模塊73電性耦接至奇數(shù)級的移位緩存器SR(n)的輸出端以及重置電路驅(qū)動(dòng)模塊71的輸出端，以藉由重置電路驅(qū)動(dòng)模塊71的輸出端的電位控制重置模塊73是否導(dǎo)通位于奇數(shù)級的移位緩存器SR(η)的輸出端至柵極關(guān)閉信號準(zhǔn)位VSS之間的電性通路。重置模塊73包括晶體管Τ75，晶體管Τ75的柵極(控制端)電性耦接至晶體管Τ71的源/漏極，使晶體管Τ71的源/漏極上的電位藉由晶體管Τ75的柵極而控制是否導(dǎo)通晶體管Τ75 ；晶體管Τ75的漏/源極(第一通路端)電性耦接至奇數(shù)級的移位緩存器SR(η)的輸出端；晶體管Τ75的源/漏極(第二通路端)電性耦接至柵極關(guān)閉信號準(zhǔn)位 VSS(第一預(yù)設(shè)電位)。在此需要說明的是，晶體管T75的源/漏極并不限于電性耦接至柵極關(guān)閉信號準(zhǔn)位VSS，亦可如圖8B所示電性耦接至頻率信號CK(η)，同樣可獲得柵極關(guān)閉信號準(zhǔn)位。重置電路70a中的停止重置模塊75電性耦接至奇數(shù)級的移位緩存器SR (η)的輸出端以及重置電路驅(qū)動(dòng)模塊71的輸出端，其根據(jù)奇數(shù)級的移位緩存器SR(η)的輸出端的電位而決定是否導(dǎo)通重置電路驅(qū)動(dòng)模塊71的輸出端至柵極關(guān)閉信號準(zhǔn)位VSS之間的電性通路。具體地，停止重置模塊75包括晶體管Τ73，晶體管Τ73的柵極(控制端)電性耦接至奇數(shù)級的移位緩存器SR(n)的輸出端，以使奇數(shù)級的移位緩存器SR(η)的輸出端的電位藉由柵極而控制是否導(dǎo)通晶體管Τ73 ；晶體管Τ73的漏/源極(第一通路端)電性耦接至重置電路驅(qū)動(dòng)模塊71的輸出端，晶體管Τ73的源/漏極(第二通路端)電性耦接至柵極關(guān)閉信號準(zhǔn)位VSS (第二預(yù)設(shè)電位)。此外，圖8Α中的偶數(shù)級的移位緩存器SR(η+1)接收頻率信號CK(η)及CK(n+l)與控制信號Q(n)并根據(jù)控制信號Q(n)而決定是否將頻率信號CK(η+1)導(dǎo)通至其輸出端以產(chǎn)生柵極驅(qū)動(dòng)脈沖G(n+1)，而電性耦接至偶數(shù)級的移位緩存器SR(η+1)的輸出端的重置電路 70b與重置電路70a具有相同的電路結(jié)構(gòu)，皆包括重置電路驅(qū)動(dòng)模塊71、重置模塊73與停止重置模塊75，不同之處僅在于重置電路70a使用致能信號O(n)，而重置電路70b使用致能信號E(n)。此外需要說明的是，圖8A中將重置電路70b繪制于偶數(shù)級的移位緩存器 SR(η+1)之外僅為便于區(qū)別本發(fā)明與現(xiàn)有技術(shù)的差異，并非用來限定偶數(shù)級的移位緩存器SR(n+l)是否包含重置電路70b。圖9為相關(guān)于圖8A所示移位緩存器SR(η)及SR(n+l)與各自的重置電路70a及 70b的多個(gè)信號的時(shí)序圖，下面將結(jié)合圖8A與圖9說明本發(fā)明實(shí)施例的重置電路70a及70b 的工作過程。具體地，當(dāng)頻率信號CK(η)為高準(zhǔn)位時(shí)，其將被傳遞至奇數(shù)級的移位緩存器 SR(η)的輸出端作為柵極驅(qū)動(dòng)脈沖G(η)且控制信號Q(n)進(jìn)一步被上拉，此時(shí)由于柵極驅(qū)動(dòng)脈沖G(n)為高準(zhǔn)位而使停止重置模塊75中的晶體管T73導(dǎo)通，進(jìn)而使重置模塊73中的晶體管T75截止而達(dá)成停止重置的目的；在頻率信號CK(η)的下降緣之后，控制信號Q(ri)的準(zhǔn)位(參見圖9中Q(n)的t時(shí)段)也會(huì)相應(yīng)的被下拉，由于致能信號O(n)為高準(zhǔn)位，重置電路驅(qū)動(dòng)模塊71中的晶體管T71及T72皆導(dǎo)通，致能信號O(n)的高準(zhǔn)位被傳輸至重置模塊73中的晶體管T75的柵極以使晶體管T75導(dǎo)通，奇數(shù)級的移位緩存器SR(η)的輸出端的電位被快速下拉至柵極關(guān)閉信號準(zhǔn)位VSS，而此時(shí)停止重置模塊75中的晶體管Τ73截止； 因此即使奇數(shù)級的移位緩存器SR(η)由于制程變異造成控制信號Q(n)的準(zhǔn)位提早漏電至柵極關(guān)閉信號準(zhǔn)位VSS，柵極驅(qū)動(dòng)脈沖G(n)由于重置電路70a的重置作用仍可正常釋放至柵極關(guān)閉信號準(zhǔn)位VSS，不會(huì)出現(xiàn)拖曳現(xiàn)象。對于偶數(shù)級的移位緩存器SR(n+1)的重置電路 70b與重置電路70a的工作過程相類似，故不再贅述。另外，于本發(fā)明第四實(shí)施例中，當(dāng)移位緩存器SR(n)及SR(n+l)應(yīng)用于顯示器的情形下，致能信號O(n)及E(n)的時(shí)序可由顯示器的時(shí)序控制器控制，在各自的移位緩存器 SR(η)及SR(n+1)所接收的頻率信號CK(η)或CK(n+1)的下降緣輸出為高準(zhǔn)位；并且，致能信號O(n)及E(n)的高準(zhǔn)位的時(shí)間可程序化調(diào)整，不限定在相對應(yīng)的CK(η)或CK(n+1)的下降緣之后才可以輸出。綜上所述，本發(fā)明實(shí)施例藉由增設(shè)專門的重置電路來調(diào)整移位緩存器的輸出端的電位(例如特定時(shí)段關(guān)閉移位緩存器的輸出)，藉此強(qiáng)化移位緩存器的功能，使得移位緩存器即使存在制程變異時(shí)其輸出的柵極驅(qū)動(dòng)脈沖能夠正常關(guān)閉，不會(huì)有拖曳現(xiàn)象產(chǎn)生。雖然本發(fā)明已以較佳實(shí)施例公開如上，但其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求保護(hù)范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種重置電路，適用于調(diào)整一移位緩存器的輸出端的電位，其特征在于，該重置電路包括一重置電路驅(qū)動(dòng)模塊，接收一致能信號并提供該致能信號至該重置電路驅(qū)動(dòng)模塊的輸出端；以及一重置模塊，電性耦接至該移位緩存器的輸出端以及該重置電路驅(qū)動(dòng)模塊的輸出端， 該重置電路驅(qū)動(dòng)模塊的輸出端的電位控制該重置模塊是否導(dǎo)通位于該移位緩存器的輸出端至一第一預(yù)設(shè)電位之間的電性通路。
2.如權(quán)利要求1所述的重置電路，其特征在于，用以重置相互串接的多個(gè)移位緩存器中的一個(gè)移位緩存器，且該重置電路驅(qū)動(dòng)模塊包括一第一晶體管，包括一控制端，電性耦接至一重置控制信號以使該重置控制信號藉由該控制端控制該第一晶體管是否導(dǎo)通；一第一通路端，接收該致能信號；以及一第二通路端，電性耦接至該移位緩存器的輸出端。
3.如權(quán)利要求2所述的重置電路，其特征在于，該重置電路所重置的該移位緩存器為相互串接的該些移位緩存器中的一奇數(shù)級的移位緩存器，且該重置控制信號為該奇數(shù)級的移位緩存器的下一個(gè)奇數(shù)級的移位緩存器中用以控制所接收的相對應(yīng)的頻率信號是否被提供至該下一個(gè)奇數(shù)級的移位緩存器的輸出端的信號。
4.如權(quán)利要求3所述的重置電路，其特征在于，該重置模塊包括 一第二晶體管，包括一控制端，電性耦接至該第一晶體管的該第二通路端，使該第一晶體管的該第二通路端上的電位藉由該第二晶體管的該控制端而控制是否導(dǎo)通該第二晶體管； 一第一通路端，電性耦接至該奇數(shù)級的移位緩存器的輸出端；以及一第二通路端，電性耦接至該第一預(yù)設(shè)電位。
5.如權(quán)利要求2所述的重置電路，其特征在于，該重置電路所重置的該移位緩存器為相互串接的該些移位緩存器中的一偶數(shù)級的移位緩存器，且該重置控制信號為該偶數(shù)級的移位緩存器的下一級的移位緩存器的輸出端所提供的信號。
6.如權(quán)利要求5所述的重置電路，其特征在于，該重置模塊包括 一第二晶體管，包括一控制端，電性耦接至該第一晶體管的該第二通路端，使該第一晶體管的該第二通路端上的電位藉由該第二晶體管的該控制端而控制是否導(dǎo)通該第二晶體管； 一第一通路端，電性耦接至該偶數(shù)級的移位緩存器的輸出端；以及一第二通路端，電性耦接至該第一預(yù)設(shè)電位，其中，該偶數(shù)級的移位緩存器根據(jù)前一級的移位緩存器的輸出信號而決定是否將一頻率信號導(dǎo)通至該偶數(shù)級的移位緩存器的輸出端，且該第一預(yù)設(shè)電位為該頻率信號被傳輸?shù)皆撆紨?shù)級的移位緩存器時(shí)的電位。
7.如權(quán)利要求1所述的重置電路，其特征在于，還包括一停止重置模塊，電性耦接至該移位緩存器的輸出端以及該重置電路驅(qū)動(dòng)模塊的輸出端，該停止重置模塊根據(jù)該移位緩存器的輸出端的電位而決定是否導(dǎo)通該重置電路驅(qū)動(dòng)模塊的輸出端至一第二預(yù)設(shè)電位之間的電性通路。
8.如權(quán)利要求7所述的重置電路，其特征在于，該重置電路驅(qū)動(dòng)模塊包括一第一晶體管，包括控制端、第一通路端與第二通路端，該第一晶體管的控制端與第一通路端接收該致能信號；以及一第二晶體管，包括控制端、第一通路端與第二通路端，該第二晶體管的控制端電性耦接至該第一晶體管的第二通路端，該第二晶體管的第一通路端接收該致能信號，且該第二晶體管的第二通路端做為該重置電路驅(qū)動(dòng)模塊的輸出端。
9.如權(quán)利要求7所述的重置電路，其特征在于，該停止重置模塊包括 一晶體管，包括一控制端，電性耦接至該移位緩存器的輸出端，以使該移位緩存器的輸出端的電位藉由該控制端而控制是否導(dǎo)通該晶體管；一第一通路端，電性耦接至該重置電路驅(qū)動(dòng)模塊的輸出端；以及一第二通路端，電性耦接至該第二預(yù)設(shè)電位。
10.如權(quán)利要求7所述的重置電路，其特征在于，該重置模塊包括 一晶體管，包括一控制端，電性耦接至重置電路驅(qū)動(dòng)模塊的輸出端，使該重置電路驅(qū)動(dòng)模塊的輸出端的電位藉由該晶體管的該控制端而控制是否導(dǎo)通該晶體管； 一第一通路端，電性耦接至該移位緩存器的輸出端；以及一第二通路端，電性耦接至該第一預(yù)設(shè)電位。
11.如權(quán)利要求10所述的重置電路，其特征在于，該第一預(yù)設(shè)電位等同于該第二預(yù)設(shè)電位。
12.如權(quán)利要求10所述的重置電路，其特征在于，該移位緩存器根據(jù)一前級輸出信號而決定是否將一頻率信號導(dǎo)通至該移位緩存器的輸出端，且該第一預(yù)設(shè)電位為該頻率信號被傳輸?shù)皆撘莆痪彺嫫鲿r(shí)的電位。
13.—種重置電路，適用于調(diào)整一移位緩存器的輸出端的電位，其特征在于，該重置電路包括一重置電路驅(qū)動(dòng)模塊，根據(jù)一重置控制信號而控制是否提供一致能信號至該重置電路驅(qū)動(dòng)模塊的輸出端；以及一重置模塊，電性耦接至該移位緩存器的輸出端以及該重置電路驅(qū)動(dòng)模塊的輸出端， 該重置電路驅(qū)動(dòng)模塊的輸出端的電位控制該重置模塊是否導(dǎo)通位于該移位緩存器的輸出端至一第一預(yù)設(shè)電位之間的電性通路，其中，該重置電路用以重置相互串接的多個(gè)移位緩存器中的一個(gè)移位緩存器， 其中，當(dāng)該重置電路所重置的該移位緩存器為相互串接的該些移位緩存器中的一奇數(shù)級的移位緩存器時(shí)所使用的重置控制信號與當(dāng)該重置電路所重置的該移位緩存器為相互串接的該些移位緩存器中的一偶數(shù)級的移位緩存器時(shí)所使用的重置控制信號不同。
14.如權(quán)利要求13所述的重置電路，其特征在于，當(dāng)該重置電路所重置的為該奇數(shù)級的移位緩存器時(shí)，該重置控制信號為該奇數(shù)級的移位緩存器的下一個(gè)奇數(shù)級的移位緩存器中用以控制所接收的相對應(yīng)的頻率信號是否被提供至該下一個(gè)奇數(shù)級的移位緩存器的輸出端的信號。
15.如權(quán)利要求13所述的重置電路，其特征在于，當(dāng)該重置電路所重置的為該偶數(shù)級的移位緩存器時(shí)，該重置控制信號為該偶數(shù)級的移位緩存器的下一級的移位緩存器的輸出端所提供的信號。
全文摘要
本發(fā)明公開了一種重置電路，適用于調(diào)整移位緩存器的輸出端的電位，其包括重置電路驅(qū)動(dòng)模塊以及重置模塊。其中，重置電路驅(qū)動(dòng)模塊接收致能信號并提供此致能信號至重置電路驅(qū)動(dòng)模塊的輸出端；重置模塊電性耦接至移位緩存器的輸出端以及重置電路驅(qū)動(dòng)模塊的輸出端，重置電路驅(qū)動(dòng)模塊的輸出端的電位控制重置模塊是否導(dǎo)通位于移位緩存器的輸出端至第一預(yù)設(shè)電位之間的電性通路。
文檔編號G09G3/20GK102184699SQ20111010376
公開日2011年9月14日 申請日期2011年4月20日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者鄭曉鐘, 黃正翰 申請人:友達(dá)光電股份有限公司