驅(qū)動(dòng)單元、移位寄存器電路、陣列基板及殘影清零方法
【專利摘要】本發(fā)明公開了一種柵極電路驅(qū)動(dòng)單元，包含：第一薄膜晶體管，第一薄膜晶體管的柵極與拉高電路的輸出端相連，第一薄膜晶體管的第一電極與拉低電路的輸出端相連，并且作為柵極電路驅(qū)動(dòng)單元的輸出端，第一薄膜晶體管的第二電極與外部信號(hào)單元相電連接；附加電路單元，包含至少一個(gè)控制端，控制端用于接收控制信號(hào)，并在控制信號(hào)有效時(shí)，使第一薄膜晶體管的柵極和/或第一電極與高電壓信號(hào)相連，本發(fā)明還提供了一種移位寄存器電路、陣列基板及顯示器的圖像殘影清零方法。本發(fā)明通過附加電路單元使第一薄膜晶體管的柵極和/或第一電極與高電壓信號(hào)相連，在斷電時(shí)將陣列基板的薄膜晶體管導(dǎo)通，以殘留在像素中的電荷釋放，從而解決了殘影問題。
【專利說明】驅(qū)動(dòng)單元、移位寄存器電路、陣列基板及殘影清零方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示器【技術(shù)領(lǐng)域】，尤其涉及一種可適用于柵極電路的驅(qū)動(dòng)單元、移位寄存器電路、陣列基板及包含該陣列基板的顯示器的圖像殘影清零方法。
【背景技術(shù)】
[0002]近年來，隨著液晶顯示器(liquid crystal display, IXD)的迅速發(fā)展，已經(jīng)成為顯示器產(chǎn)品的主流。但是，傳統(tǒng)的液晶顯示器在面臨關(guān)機(jī)異常斷電等電源突然中止的狀態(tài)下，由于液晶顯示器的各像素里存在由電源供應(yīng)單元供應(yīng)的電力所殘留的電荷，如果沒有被及時(shí)釋放掉，將會(huì)導(dǎo)致在顯示屏在關(guān)機(jī)的短時(shí)間內(nèi)會(huì)留下殘影。
[0003]圖1是現(xiàn)有技術(shù)的傳統(tǒng)液晶顯示器模組的結(jié)構(gòu)示意圖，如圖1所示，傳統(tǒng)的液晶顯示器模組的薄膜晶體管(thin film transistor, TFT)陣列的每行的柵極的連線(掃描線)11直接連接至驅(qū)動(dòng)器芯片12，傳統(tǒng)液晶顯示器通常在關(guān)機(jī)或異常掉電瞬間，通過驅(qū)動(dòng)器芯片12偵測電路的供電電源(VCC)電壓來進(jìn)行判斷是否掉電，如果發(fā)生掉電，則起動(dòng)高脈沖(通常被稱為Xon)信號(hào)，從而將顯示器的像素里的殘余電荷清零。上述功能可以通過單片驅(qū)動(dòng)器芯片(One-Chip driver 1C)、源極驅(qū)動(dòng)器芯片/柵極驅(qū)動(dòng)器芯片(Source driver IC/Gate driver IC)及時(shí)序控制(T_con)芯片或外圍電路來完成。傳統(tǒng)液晶顯示器通過驅(qū)動(dòng)器芯片能較好地處理異常斷電或關(guān)機(jī)的殘影問題。
[0004]現(xiàn)有的陣列基板行驅(qū)動(dòng)(Gate Driver on Array, GOA)液晶顯示器因?yàn)槌杀镜筒⑶铱梢詫?shí)現(xiàn)窄邊框等優(yōu)勢而受到廣泛的關(guān)注。圖2是現(xiàn)有技術(shù)的GOA液晶顯示器模組的結(jié)構(gòu)示意圖，GOA液晶顯示器是將柵極電路驅(qū)動(dòng)芯片(Gate driver IC)的移位寄存器電路集成在薄膜晶體管(thin film transistor,TFT)基板的陣列端,移位寄存器包含多個(gè)級(jí)聯(lián)的GOA單元22，用于實(shí)現(xiàn)TFT陣列基板的行驅(qū)動(dòng)。由于陣列端上電路簡單，不能實(shí)現(xiàn)復(fù)雜功能，所以對(duì)于GOA液晶顯示器的關(guān)機(jī)或異常斷電等狀況的電荷殘留問題往往不能有效的處理或未處理，因此在關(guān)機(jī)或異常斷電等情況下會(huì)留下殘影，在睡眠期間因像素電荷未被釋放而造成液晶極化，造成在喚醒時(shí)出現(xiàn)殘留影像或閃爍等不良等現(xiàn)象。如果要在異常斷電或關(guān)機(jī)時(shí)的像素殘留電荷問題，則需單獨(dú)的電路實(shí)現(xiàn)，但是由于技術(shù)的發(fā)展，像素陣列的數(shù)目較大，很難通過單獨(dú)的線路引出，通過驅(qū)動(dòng)器芯片21或外圍電路來像傳統(tǒng)顯示器那樣來解決殘影問題，而且即便如此，會(huì)大大增加顯示器的邊緣尺寸，因此，現(xiàn)有技術(shù)的GOA液晶顯示器的柵極驅(qū)動(dòng)電路不能較好地解決像素殘留電荷問題，因此不能在關(guān)機(jī)或異常斷電等情況下完全解決殘影問題。
[0005]在屏幕進(jìn)行正常顯示時(shí)，移位寄存器的各個(gè)GOA單元22分別對(duì)每行的掃描線進(jìn)行掃描，從而驅(qū)動(dòng)該行的TFT。假設(shè)正好掃描到第N行，這樣會(huì)將該行的掃描線置于VGH電位，從而該行的TFT的柵極位于VGH電位，則該行TFT處于導(dǎo)通狀態(tài)，而其他行的TFT處于截止?fàn)顟B(tài)。如果出現(xiàn)關(guān)機(jī)或者異常斷電等狀態(tài)時(shí)，第N行的TFT處于VGH電位，則需要從VGH電位慢慢掉落至GND電位，這樣該行的TFT依然會(huì)保持導(dǎo)通一段時(shí)間，這時(shí)，將數(shù)據(jù)線與GND電位相連，殘留在像素中的電荷將會(huì)釋放掉，因此在關(guān)機(jī)時(shí)就不會(huì)出現(xiàn)殘影，但是，其他行的TFT在斷電瞬間處于截止?fàn)顟B(tài)，這樣即便數(shù)據(jù)線與GND電位相連，殘留在像素上的電荷不能被釋放掉，因此就會(huì)有殘影出現(xiàn)。
[0006]以下圖為例來進(jìn)行說明，圖3a是現(xiàn)有技術(shù)的顯示屏出現(xiàn)殘影的示意圖；圖3b為顯示屏斷電時(shí)的TFT的柵極的電壓信號(hào)示意圖。如圖3a所示，顯示屏包含第一區(qū)Al和第二區(qū)A2，其中，第一區(qū)Al為斷電時(shí)TFT處于截止?fàn)顟B(tài)的區(qū)域，第二區(qū)A2為正好掃描到該行TFT的區(qū)域，如圖3b所示，在第一區(qū)Al的TFT的柵極電壓Gout Al從低電平(VGL)電位逐漸恢復(fù)到GND電位，而第二區(qū)A2的TFT的柵極電壓Gout A2從高電平(VGH)電位慢慢掉落至GND電位，因此，在數(shù)據(jù)線連接GND電位時(shí)，第一區(qū)Al中的像素中的電荷不會(huì)釋放掉，第二區(qū)A2中的像素中的電荷就會(huì)被釋放掉，第一區(qū)Al存在殘影，第二區(qū)A2不存在殘影。

【發(fā)明內(nèi)容】

[0007]有鑒于此，本發(fā)明的目的在于提出一種柵極電路驅(qū)動(dòng)單元、移位寄存器電路、陣列基板及包含該陣列基板的顯示器的圖像的殘影清零方法，能夠解決現(xiàn)有技術(shù)中顯示屏在斷電時(shí)存在殘影的問題。
[0008]為達(dá)此目的，本發(fā)明提供了一種柵極電路驅(qū)動(dòng)單元，包含:拉高電路，用于使柵極電路驅(qū)動(dòng)單元輸出高電平；拉低電路，用于使柵極電路驅(qū)動(dòng)單元輸出低電平；所述驅(qū)動(dòng)單元還包括:第一薄膜晶體管，所述第一薄膜晶體管的柵極與所述拉高電路的輸出端相連，所述第一薄膜晶體管的第一電極與所述拉低電路的輸出端相連，并且作為所述柵極電路驅(qū)動(dòng)單元的輸出端，所述第一薄膜晶體管的第二電極與外部信號(hào)單元相電連接；還包括附加電路單元，包含至少一個(gè)控制端，所述控制端用于接收控制信號(hào)，并在所述控制信號(hào)有效時(shí)，使所述第一薄膜晶體管的柵極和/或第一電極與高電壓信號(hào)相連。
[0009]本發(fā)明又提供了一種移位寄存器電路，包含多個(gè)級(jí)聯(lián)的移位寄存器單元，每一級(jí)所述移位寄存器單元包含上述的柵極電路驅(qū)動(dòng)單元。
[0010]本發(fā)明還提供了一種陣列基板，包括:薄膜晶體管陣列；上述的移位寄存器電路，用于驅(qū)動(dòng)所述薄膜晶體管陣列。
[0011]本發(fā)明還提供了一種顯示器圖像的殘影清零方法，顯示器包含上述的陣列基板，其中，所述陣列基板的薄膜晶體管陣列的源極或漏極連接至數(shù)據(jù)線，所述殘影清零方法包含:當(dāng)判斷所述顯示器需要清除圖像殘影時(shí)，將所述陣列基板的數(shù)據(jù)線與地線相連，并且給所述附加電路單元的控制端施加有效的控制信號(hào)，通過所述附加電路單元使第一薄膜晶體管的柵極和/或第一電極與高電壓信號(hào)相連。
[0012]本發(fā)明的柵極電路驅(qū)動(dòng)單元、移位寄存器電路、陣列基板及包含該陣列基板的顯示器的圖像殘影清零方法通過附加電路單元使柵極電路驅(qū)動(dòng)單元的第一薄膜晶體管的柵極和/或第一電極與高電壓信號(hào)相連，在斷電時(shí)將陣列基板的薄膜晶體管導(dǎo)通，以將殘留在像素中的電荷釋放，從而解決了斷電時(shí)存在殘影的問題。
【專利附圖】

【附圖說明】
[0013]圖1是現(xiàn)有技術(shù)的傳統(tǒng)液晶顯示器模組的結(jié)構(gòu)示意圖；
[0014]圖2是現(xiàn)有技術(shù)的GOA液晶顯不器|旲組的結(jié)構(gòu)不意圖；
[0015]圖3a是現(xiàn)有技術(shù)的顯示屏出現(xiàn)殘影的示意圖；[0016]圖3b是現(xiàn)有技術(shù)的顯示屏斷電時(shí)的TFT的柵極的電壓信號(hào)示意圖；
[0017]圖4a是本發(fā)明第二實(shí)施例的柵極電路驅(qū)動(dòng)單元的電路示意圖；
[0018]圖4b是本發(fā)明第三實(shí)施例的柵極電路驅(qū)動(dòng)單元的電路示意圖；
[0019]圖4c是本發(fā)明第四實(shí)施例的柵極電路驅(qū)動(dòng)單元的電路示意圖；
[0020]圖5是本發(fā)明實(shí)施例的柵極電路驅(qū)動(dòng)單元的第一附加信號(hào)輸入端和第二附加信號(hào)輸入端的電壓信號(hào)不意圖；
[0021]圖6是本發(fā)明實(shí)施例的顯示屏斷電時(shí)的TFT的柵極的電壓信號(hào)示意圖；
[0022]圖7是本發(fā)明實(shí)施例的電荷釋放的原理示意圖；
[0023]圖8是本發(fā)明的柵極電路驅(qū)動(dòng)單元的信號(hào)輸入端斷電時(shí)的電壓信號(hào)示意圖?！揪唧w實(shí)施方式】
[0024]下面結(jié)合附圖并通過【具體實(shí)施方式】來進(jìn)一步說明本發(fā)明的技術(shù)方案?？梢岳斫獾氖牵颂幩枋龅木唧w實(shí)施例僅僅用于解釋本發(fā)明，而非對(duì)本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部內(nèi)容。
[0025]第一實(shí)施例
[0026]本發(fā)明第一實(shí)施例在現(xiàn)有的柵極電路驅(qū)動(dòng)單元的基礎(chǔ)上增加了附加電路單元，通過附加電路單元使所述柵極電路驅(qū)動(dòng)單元的輸出端Gout輸出高電平，從而在斷電時(shí)瞬間將柵極電路驅(qū)動(dòng)單元所驅(qū)動(dòng)的TFT陣列導(dǎo)通，并通過數(shù)據(jù)線接地，將殘留在像素電極中的殘余電荷釋放，從而解決了斷電時(shí)存在殘影的問題。
[0027]本發(fā)明第一實(shí)施例提供了一種柵極電路驅(qū)動(dòng)單元，該柵極電路驅(qū)動(dòng)單元包含:拉高電路PU，用于使所述柵極電路驅(qū)動(dòng)單元輸出高電平；拉低電路H)，用于使所述柵極電路驅(qū)動(dòng)單元輸出低電平；所述驅(qū)動(dòng)單元還包括:第一薄膜晶體管T0，第一薄膜晶體管TO的柵極與拉高電路PU的輸出端相連,第一薄膜晶體管TO的第一電極與拉低電路F1D的輸出端相連，并且作為所述柵極電路驅(qū)動(dòng)單元的輸出端Gout，第一薄膜晶體管TO的第二電極與外部信號(hào)單元相電連接；所述驅(qū)動(dòng)單元還包括附加電路單元CU，具有第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2，并且所述附加電路單元CU包含至少一個(gè)控制端，所述控制端用于接收控制信號(hào)，并在所述控制信號(hào)有效時(shí)，使所述第一薄膜晶體管TO的柵極和/或第一電極與高電壓信號(hào)相連。其中，所述外部信號(hào)單元可以為時(shí)鐘信號(hào)單元CLK。其中控制信號(hào)有效可以為接收到高電平信號(hào)。
[0028]其中，柵極電路驅(qū)動(dòng)單元可以為陣列基板行驅(qū)動(dòng)(GOA)單元，GOA單元可以為非晶娃柵極(Amorphous Silicon Gate Driver,ASG)驅(qū)動(dòng)單元或者娃晶柵極驅(qū)動(dòng)單元。通常GOA單元包含多個(gè)晶體管、多個(gè)電容器以及多個(gè)信號(hào)輸入端，并且具有拉高電路PU和拉低電路PD，用于實(shí)現(xiàn)對(duì)陣列基板的每行TFT的柵極進(jìn)行控制。GOA單元通過第一薄膜晶體管TO進(jìn)行輸出，第一薄膜晶體管TO的柵極與拉高電路的輸出端相連，第一薄膜晶體管TO的第一電極與拉低電路ro的輸出端相連，并且作為柵極電路驅(qū)動(dòng)單元的輸出端Gout，用于連接掃描線，控制該行TFT的導(dǎo)通和截止，第一薄膜晶體管TO的第二電極在正常工作情況下與時(shí)鐘信號(hào)單元CLK相連。
[0029]優(yōu)選的，該柵極電路驅(qū)動(dòng)單元還進(jìn)一步包含附加電路單元CU，該附加電路單元CU包含至少一個(gè)控制端，所述控制端用于接收控制信號(hào)，該控制信號(hào)可以來源于附屬于或者獨(dú)立于所述柵極電路驅(qū)動(dòng)單元的其他電路的信號(hào)輸出，例如來源于集成電路(IC，integrated circuit)或者集成電路中的某一個(gè)子功能電路的信號(hào)輸出，并且在斷電時(shí),該信號(hào)輸出能夠使得所述控制信號(hào)有效，例如所述控制信號(hào)由低電壓轉(zhuǎn)變?yōu)楦唠妷海M(jìn)而使第一薄膜晶體管TO的柵極和/或第一電極與高電壓信號(hào)相連，也就是與VGH電位相連。在正常工作情況下，所述附加電路單元⑶與低電壓信號(hào)(VGL電位)相連，但是當(dāng)發(fā)生關(guān)機(jī)或者異常斷電等情況時(shí)，附加電路單元CU會(huì)使第一薄膜晶體管TO的柵極和/或第一電極與高電壓信號(hào)(VGH電位)相連，而且同時(shí)將第一薄膜晶體管TO的第二電極與高電壓信號(hào)(VGH電位)相連。在此對(duì)附加電路單元CU的具體內(nèi)部電路結(jié)構(gòu)不做限定。
[0030]在斷電時(shí)，所述附加電路單元CU會(huì)使第一薄膜晶體管TO的柵極和/或第一電極與高電壓信號(hào)相連，瞬間將其置于VGH電位，然后由VGH電位逐漸降低為GND電位，在這一過程中，通過第一薄膜晶體管TO導(dǎo)通或者直接往柵極電路驅(qū)動(dòng)單元的輸出端Gout輸入高電壓，從而保證對(duì)應(yīng)行的TFT處于導(dǎo)通狀態(tài)。因此，在對(duì)應(yīng)行TFT處于導(dǎo)通狀態(tài)的同時(shí)，源極端和漏極端導(dǎo)通，將數(shù)據(jù)線(源極端)與GND電位相連，殘留在像素中的電荷就會(huì)被釋放，從而解決了斷電時(shí)存在殘影的問題。
[0031]第二實(shí)施例
[0032]圖4a是本發(fā)明第二實(shí)施例的柵極電路驅(qū)動(dòng)單元的電路示意圖。如圖4a所示，本發(fā)明第二實(shí)施例提供了一種柵極電路驅(qū)動(dòng)單元，該柵極電路驅(qū)動(dòng)單元包含:拉高電路PU，用于使柵極電路驅(qū)動(dòng)單元輸出高電平；拉低電路ro，用于使柵極電路驅(qū)動(dòng)單元輸出低電平；驅(qū)動(dòng)單元還包括:第一薄膜晶體管το，第一薄膜晶體管το的柵極與拉高電路ro的輸出端相連，第一薄膜晶體管το的第一電極與拉低電路ro的輸出端相連，并且作為柵極電路驅(qū)動(dòng)單元的輸出端Gout，第一薄膜晶體管το的第二電極與所述外部信號(hào)單元相電連接；所述驅(qū)動(dòng)單元還包括附加電路單元CU，所述附加電路單元包含第一附加信號(hào)輸入端和第二附加信號(hào)輸入端，其中所述第一附加信號(hào)輸入端為所述控制端，并且所述附加電路單元CU包含:第一附加薄膜晶體管Tl，第一附加薄膜晶體管Tl的柵極與第一附加信號(hào)輸入端SI相連，第一附加薄膜晶體管Tl的第一電極與第二附加信號(hào)輸入端S2相連，第一附加薄膜晶體管Tl的第二電極與第一薄膜晶體管TO的柵極相連。其中，所述外部信號(hào)單元可以為時(shí)鐘信號(hào)單元 CLK。
[0033]所述控制端用于接收控制信號(hào)，本實(shí)施例中第一附加信號(hào)輸入端SI可以作為控制端，當(dāng)?shù)谝桓郊有盘?hào)輸入端Si接收到的所述控制信號(hào)有效時(shí)，將第一薄膜晶體管的柵極與高電壓信號(hào)(VGH電位)相連，其中控制信號(hào)有效可以為接收到高電平信號(hào)。具體工作情況如下所述。
[0034]其中，在正常工作情況下，附加電路單位與低電壓信號(hào)(VGL電位)相連，但是當(dāng)發(fā)生關(guān)機(jī)或者異常斷電等情況時(shí)，則向第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2瞬間輸入高電壓信號(hào)(VGH電位),這樣第一附加薄膜晶體管Tl會(huì)處于導(dǎo)通狀態(tài),第一附加薄膜晶體管Tl的第一電極和第二電極會(huì)導(dǎo)通，這樣會(huì)使第一薄膜晶體管TO的柵極與高電壓信號(hào)(VGH電位)相連,而且同時(shí)將第一薄膜晶體管TO的第二電極瞬間置于高電壓信號(hào)(VGH電位)，使得所述柵極電路驅(qū)動(dòng)單元的輸出端Gout輸出高電平。
[0035]如此，在第一薄膜晶體管TO的柵極由高電壓信號(hào)(VGH電位)逐漸降低為GND電位的這一過程中，第一薄膜晶體管TO會(huì)處于導(dǎo)通狀態(tài)，而第一薄膜晶體管TO的第二電極也被瞬間置于VGH電位，第一薄膜晶體管TO的第二電極和第一薄膜晶體管TO的第一電極處于導(dǎo)通狀態(tài)保持一段時(shí)間?？刂频谝槐∧ぞw管TO的第二電極在該段時(shí)間內(nèi)為高電平，則所述柵極電路驅(qū)動(dòng)單元的輸出端Gout會(huì)在該段時(shí)間內(nèi)保持輸出高電壓，從而保證對(duì)應(yīng)行的TFT處于導(dǎo)通狀態(tài)也會(huì)保持一段時(shí)間。因此，在所述柵極驅(qū)動(dòng)電路電連接的顯示面板內(nèi)的對(duì)應(yīng)行的TFT處于導(dǎo)通狀態(tài)的同時(shí)，源極端和漏極端導(dǎo)通，由于數(shù)據(jù)線(源極端)與GND電位相連，像素的電荷就會(huì)被釋放，從而解決了斷電是存在殘影的問題。
[0036]第三實(shí)施例
[0037]圖4b是本發(fā)明第三實(shí)施例的柵極電路驅(qū)動(dòng)單元的電路示意圖。如圖4b所示，本發(fā)明第二實(shí)施例提供了一種柵極電路驅(qū)動(dòng)單元，包含:拉高電路PU，用于使柵極電路驅(qū)動(dòng)單元輸出高電平；拉低電路ro，用于使柵極電路驅(qū)動(dòng)單元輸出低電平；所述驅(qū)動(dòng)單元還包括:第一薄膜晶體管το，第一薄膜晶體管το的柵極與拉高電路ro的輸出端相連，第一薄膜晶體管το的第一電極與拉低電路ro的輸出端相連，并且作為柵極電路驅(qū)動(dòng)單元的輸出端Gout，第一薄膜晶體管το的第二電極與外部信號(hào)單元相電連接；所述驅(qū)動(dòng)單元還包括附加電路單元CU，所述附加電路單元包含第一附加信號(hào)輸入端和第二附加信號(hào)輸入端，其中所述第一附加信號(hào)輸入端為所述控制端，并且所述附加電路單元CU包含:第二附加薄膜晶體管T2，第二附加薄膜晶體管T2的柵極與第一附加信號(hào)輸入端SI相連，第二附加薄膜晶體管T2的第一電極與第二附加信號(hào)輸入端S2相連，第二附加薄膜晶體管T2的第二電極與柵極電路驅(qū)動(dòng)單元的輸出端Gout相連。其中，所述外部信號(hào)單元可以為時(shí)鐘信號(hào)單元CLK。
[0038]所述控制端用于接收控制信號(hào)，這里第一附加信號(hào)輸入端SI可以作為控制端，當(dāng)?shù)谝桓郊有盘?hào)輸入端Si接收到的所述控制信號(hào)有效時(shí)，將第一薄膜晶體管的第一電極與高電壓信號(hào)(VGH電位)相連，其中控制信號(hào)有效可以為接收到高電平信號(hào)。具體工作情況如下所述。
[0039]其中，在正常工作情況下，所述附加電路單元⑶與低電壓信號(hào)(VGL電位)相連，但是當(dāng)發(fā)生關(guān)機(jī)或者異常斷電等情況時(shí)，則向第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2瞬間輸入高電壓信號(hào)(VGH電位)，這樣第二附加薄膜晶體管T2會(huì)處于導(dǎo)通狀態(tài)，第二附加薄膜晶體管T2的第一電極和第二電極會(huì)導(dǎo)通，這樣會(huì)使柵極電路驅(qū)動(dòng)單元的輸出端Gout瞬間置于高電壓信號(hào)(VGH電位)，直接往柵極電路驅(qū)動(dòng)單元的輸出端Gout輸入高電壓，從而保證對(duì)應(yīng)行的TFT處于導(dǎo)通狀態(tài)保持一段時(shí)間。因此，在所述顯示面板內(nèi)對(duì)應(yīng)行的TFT將處于導(dǎo)通狀態(tài)。同時(shí)，由于所述顯示面板內(nèi)的TFT的源極端和漏極端導(dǎo)通，使數(shù)據(jù)線(源極端)與GND電位相連，那么殘留在像素中的電荷就會(huì)被釋放，從而解決了斷電是存在殘影的問題。
[0040]第四實(shí)施例
[0041]圖4c是本發(fā)明第三實(shí)施例的柵極電路驅(qū)動(dòng)單元的電路示意圖。如圖4c所示,本發(fā)明第四實(shí)施例提供了一種柵極電路驅(qū)動(dòng)單元，包含:拉高電路PU，用于使柵極電路驅(qū)動(dòng)單元輸出高電平；拉低電路H)，用于使柵極電路驅(qū)動(dòng)單元輸出低電平；所述驅(qū)動(dòng)單元還包括:第一薄膜晶體管T0，第一薄膜晶體管TO的柵極與拉高電路的輸出端相連，第一薄膜晶體管TO的第一電極與拉低電路ro的輸出端相連，并且作為柵極電路驅(qū)動(dòng)單元的輸出端Gout，第一薄膜晶體管TO的第二電極與外部信號(hào)單元相電連接；所述驅(qū)動(dòng)單元還包括附加電路單元CU，所述附加電路單元包含第一附加信號(hào)輸入端和第二附加信號(hào)輸入端，其中所述第一附加信號(hào)輸入端為所述控制端，并且所述附加電路單元CU包含:第一附加薄膜晶體管Tl和第二附加薄膜晶體管T2，第一附加薄膜晶體管Tl和第二附加薄膜晶體管T2的柵極與第一附加信號(hào)輸入端SI相連，第一附加薄膜晶體管Tl和第二附加薄膜晶體管T2的第一電極共同與第二附加信號(hào)輸入端S2相連，第一附加薄膜晶體管Tl的第二電極與拉高電路PU的輸出端相連，第二附加薄膜晶體管T2的第二電極與所述柵極電路驅(qū)動(dòng)單元的輸出端Gout相連。其中，所述外部信號(hào)單元可以為時(shí)鐘信號(hào)單元CLK。
[0042]所述控制端用于接收控制信號(hào)，這里第一附加信號(hào)輸入端SI可以作為控制端，當(dāng)?shù)谝桓郊有盘?hào)輸入端Si接收到的所述控制信號(hào)有效時(shí)，將第一薄膜晶體管的柵極和第一電極與高電壓信號(hào)(VGH電位)相連，其中控制信號(hào)有效可以為接收到高電平信號(hào)。具體工作情況如下所述。
[0043]其中，在正常工作情況下，附加電路單位與低電壓信號(hào)(VGL電位)相連，但是當(dāng)發(fā)生關(guān)機(jī)或者異常斷電等情況時(shí)，則向第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2瞬間輸入高電壓信號(hào)(VGH電位)，這樣第一附加薄膜晶體管Tl和第二附加薄膜晶體管T2會(huì)處于導(dǎo)通狀態(tài)，第一附加薄膜晶體管Tl的第一電極和第二電極會(huì)導(dǎo)通，第二附加薄膜晶體管T2的第一電極和第二電極會(huì)導(dǎo)通，這樣通過第一附加薄膜晶體管Tl會(huì)使第一薄膜晶體管TO的柵極與高電壓信號(hào)(VGH電壓)相連，并且通過第二附加薄膜晶體管T2會(huì)使柵極電路驅(qū)動(dòng)單元的輸出端Gout與高電壓信號(hào)(VGH電壓)相連，并且同時(shí)使第一薄膜晶體管TO的第二電極瞬間與高電壓信號(hào)(VGH電位)相連。
[0044]如此，在第一薄膜晶體管TO的柵極由高電壓信號(hào)(VGH電位)逐漸降低為GND電位的這一過程中，一方面，第一薄膜晶體管TO會(huì)處于導(dǎo)通狀態(tài)，而第一薄膜晶體管TO的第二電極也被瞬間置于處于VGH電位，第一薄膜晶體管TO的第二電極和第一薄膜晶體管TO的第一電極處于導(dǎo)通狀態(tài)保持一段時(shí)間，使第一薄膜晶體管TO的第二電極在該段時(shí)間內(nèi)為高電平，則所述柵極電路驅(qū)動(dòng)單元的輸出端Gout輸出高電壓；另外一方面，第二附加薄膜晶體管T2處于導(dǎo)通狀態(tài)，直接使柵極電路驅(qū)動(dòng)單元的輸出端Gout輸出高電壓，從而保證所述顯示面板內(nèi)對(duì)應(yīng)行的TFT處于導(dǎo)通狀態(tài)保持一段時(shí)間。因此，在所述對(duì)應(yīng)行的TFT處于導(dǎo)通狀態(tài)的同時(shí)，其源極端和漏極端導(dǎo)通，使其數(shù)據(jù)線(源極端)與GND電位相連，殘留在像素中的電荷就會(huì)被釋放，從而解決了斷電是存在殘影的問題。
[0045]圖5是本發(fā)明實(shí)施例的柵極電路驅(qū)動(dòng)單元的第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2的電壓信號(hào)示意圖；圖6是應(yīng)用了本發(fā)明實(shí)施例的所述驅(qū)動(dòng)單元的顯示屏在斷電時(shí)輸出到前述第一區(qū)Al和第二區(qū)A2的TFT的柵極的電壓信號(hào)示意圖。
[0046]為了進(jìn)一步說明本發(fā)明實(shí)施例，第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2的電壓信號(hào)輸入如圖5所示，在柵極電路驅(qū)動(dòng)單元正常運(yùn)作狀態(tài)下，第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2為低電平信號(hào)(VGL電位)，但是當(dāng)發(fā)生斷電時(shí)，則瞬間將第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2將被置于高電平信號(hào)(VGH電位),然后由VGH電位逐漸降低至GND電位。
[0047]如圖6所示，本發(fā)明實(shí)施例的顯示屏斷電時(shí)，參考現(xiàn)有技術(shù)圖3a中出現(xiàn)殘影的顯示屏，第一區(qū)Al為斷電時(shí)TFT處于截止?fàn)顟B(tài)的區(qū)域，第二區(qū)A2為正好掃描到該行TFT的區(qū)域，由于本發(fā)明實(shí)施例中每個(gè)柵極電路驅(qū)動(dòng)單元在斷電時(shí)，所述柵極電路驅(qū)動(dòng)單元的輸出端Gout會(huì)被置于高電壓信號(hào)VGH，第一區(qū)和第二區(qū)的TFT柵極則都會(huì)處于VGH電位，在從VGH電位逐漸降低到GND電位這一過程中，會(huì)使對(duì)應(yīng)行的顯示面板內(nèi)的TFT處于導(dǎo)通狀態(tài)保持一段時(shí)間。因此，在第一區(qū)Al中，TFT處于導(dǎo)通狀態(tài)的同時(shí)，其源極端和漏極端導(dǎo)通，由于其源極端(接數(shù)據(jù)線)與GND電位相連，那么殘留在像素中的電荷就會(huì)被釋放，從而解決了斷電時(shí)存在殘影的問題。
[0048]圖7是本發(fā)明實(shí)施例的電荷釋放的原理示意圖，如圖7所示，在第m行數(shù)據(jù)線Sm和第η行掃描線Gn中，具有第η個(gè)薄膜晶體管Τη，其中，m、n為正整數(shù)，薄膜晶體管Tn的柵極與第η行掃描線Gn相連，薄膜晶體管Tn的源極與第m行數(shù)據(jù)線Sm相連，薄膜晶體管Tn的漏極與一像素電極相連接。該行的柵極電路驅(qū)動(dòng)單元在斷電瞬間通過其輸出端輸入高電壓，使得Gn為高電平，從而將薄膜晶體管Tn導(dǎo)通一段時(shí)間，而且同時(shí)將第m行數(shù)據(jù)線Sm與GND電位相連，這樣，薄膜晶體管Tn的源極端和漏極端導(dǎo)通，由于第m行數(shù)據(jù)線Sm(對(duì)應(yīng)Tn的源極端)與GND電位相連，殘留在像素中的電荷就會(huì)被釋放，從而解決了斷電是存在殘影的問題。
[0049]需要說明的是，以上實(shí)施例中所述的各個(gè)薄膜晶體管或者附加薄膜晶體管的第一電極和第二電極，分別是指各個(gè)薄膜晶體管的源極端或漏極端。具體可以根據(jù)管子的類型進(jìn)行判斷。
[0050]第五實(shí)施例
[0051]本發(fā)明第五實(shí)施例提供了一種移位寄存器電路，包含多個(gè)級(jí)聯(lián)的移位寄存器單元，每一級(jí)移位寄存器單元包含上述任意一種實(shí)施例中的柵極電路驅(qū)動(dòng)單元。
[0052]其中，移位寄存器包含多個(gè)級(jí)聯(lián)的移位寄存器單元，而每一級(jí)移位寄存器單元包含上述實(shí)施例中的柵極電路驅(qū)動(dòng)單元，柵極電路驅(qū)動(dòng)單元可以為GOA單元，GOA單元可以為非晶娃柵極驅(qū)動(dòng)單元或者娃晶柵極驅(qū)動(dòng)單元。
[0053]而且，移位寄存器的各級(jí)移位寄存器單元相互級(jí)聯(lián)，在第一級(jí)柵極電路驅(qū)動(dòng)單元被驅(qū)動(dòng)導(dǎo)通后，之后的每個(gè)柵極電路驅(qū)動(dòng)單元的輸出可以用于控制上一級(jí)的柵極電路驅(qū)動(dòng)單元的截止，并且用于控制下一級(jí)的柵極電路驅(qū)動(dòng)單元的導(dǎo)通。在發(fā)生斷電時(shí)，通過將每級(jí)的柵極電路驅(qū)動(dòng)單元的輸出端Gout置于VGH電位，從而將通過移位寄存器電路將整個(gè)TFT基板上的TFT瞬間導(dǎo)通，從而進(jìn)一步通過將數(shù)據(jù)線(對(duì)應(yīng)各個(gè)TFT的源極端)與GND電位相連，這樣殘留在像素中的電荷就會(huì)被釋放，從而解決了斷電是存在殘影的問題。
[0054]第六實(shí)施例
[0055]本發(fā)明第六實(shí)施例提供了一種陣列基板，包括:薄膜晶體管(TFT)陣列；第五實(shí)施例中的移位寄存器電路，用于驅(qū)動(dòng)所述薄膜晶體管陣列。
[0056]其中，移位寄存器電路集成在所述陣列基板的陣列端，可以將整個(gè)TFT陣列逐行導(dǎo)通，首先在初始觸發(fā)信號(hào)送到第一級(jí)柵極電路驅(qū)動(dòng)單元，從而導(dǎo)通第一行TFT，之后每個(gè)柵極電路驅(qū)動(dòng)單元的輸出用于控制上一行TFT的關(guān)閉，并且用于控制下一行TFT的導(dǎo)通。在發(fā)生斷電時(shí)，將移位寄存器的每級(jí)的輸出的柵極電路驅(qū)動(dòng)電壓置于VGH電位，從而將通過移位寄存器電路將整個(gè)TFT基板上的TFT瞬間導(dǎo)通，從而通過將數(shù)據(jù)線(對(duì)應(yīng)所述顯示面板內(nèi)的TFT的源極端)與GND電位相連，這樣殘留在像素中的電荷就會(huì)被釋放，從而解決了斷電是存在殘影的問題。
[0057]第七實(shí)施例
[0058]本發(fā)明第七實(shí)施例提供了一種顯示器圖像的殘影清零方法，顯示器包含第六實(shí)施例中的陣列基板，也即所述陣列基板包含上述任意一種實(shí)施例所述的柵極電路驅(qū)動(dòng)單元。其中，所述陣列基板的薄膜晶體管陣列的源極或漏極連接至數(shù)據(jù)線，所述殘影清零方法包含:當(dāng)判斷顯示器需要清除圖像殘影時(shí)，將所述陣列基板的數(shù)據(jù)線與地線相連，并且給所述附加電路單元的控制端施加有效的控制信號(hào)，該控制信號(hào)可以來源于附屬于或者獨(dú)立于所述柵極電路驅(qū)動(dòng)單元的其他電路的信號(hào)輸出，例如來源于集成電路(IC，integratedcircuit)或者集成電路中的某一個(gè)子功能電路的信號(hào)輸出。當(dāng)所述控制端接收到的控制信號(hào)有效時(shí)，通過所述附加電路單元使第一薄膜晶體管的柵極和/或與高電壓信號(hào)相連。其中有效的控制信號(hào)可以為接收到的高電平信號(hào)。
[0059]優(yōu)選地，當(dāng)所述附加電路單元⑶包含第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2，其中第一附加信號(hào)輸入端SI為控制端，并且施加給控制端有效的控制信號(hào)時(shí)，將第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2與高電壓信號(hào)相連。其中,在驅(qū)動(dòng)器芯片(也可以是集成電路)通過偵測相關(guān)電路(例如所述驅(qū)動(dòng)器芯片或者后續(xù)形成的顯示模組的供電電路)中的復(fù)位(Reset)信號(hào)、供電電源(VCC)的輸入電壓或通過接收到的提令判斷是否要關(guān)機(jī)、重啟、睡眠或者異常掉電等斷電情況，當(dāng)上述情況成立后驅(qū)動(dòng)器芯片立即起動(dòng)清除像素殘留電荷的動(dòng)作:參考圖4c，將柵極驅(qū)動(dòng)單元的第一附加信號(hào)輸入端SI和第二附加信號(hào)輸入端S2與高電壓信號(hào)(VGH電位)相連，并且將陣列基板的各條數(shù)據(jù)線與地線相連。通常控制信號(hào)瞬間置為VGH電位，再逐漸掉到GND電位，在清除像素殘留電荷動(dòng)作過程中所有TFT的柵極均大于GND電位輸出，導(dǎo)通所有像素的TFT進(jìn)行電荷清零，從而解決顯示屏斷電的殘影問題。
[0060]進(jìn)一步地，在判斷顯示器需要清除圖像殘影時(shí)，需要將第一薄膜晶體管TO的第二電極與高電壓信號(hào)(VGH電位)相連。
[0061] 參考圖4a (圖4c中類似)，由于在對(duì)第一附加信號(hào)輸入端SI置為VGH電位時(shí),將第一薄膜晶體管TO導(dǎo)通，要向所述柵極驅(qū)動(dòng)電路輸入高電壓，則需要將第一薄膜晶體管TO的第二電極與高電壓信號(hào)(VGH電位)相連，從而保證在第一薄膜晶體管TO導(dǎo)通的情況下，柵極電路驅(qū)動(dòng)單元的輸出端Gout輸送高電壓，從而保證所述顯示面板內(nèi)該接收該柵極驅(qū)動(dòng)信號(hào)的TFT能夠?qū)ǎ鴮?duì)像素中殘留的電荷進(jìn)行清零。
[0062]優(yōu)選地，在判斷顯示器需要清除圖像殘影時(shí)，將所述陣列基板的柵極驅(qū)動(dòng)電路的信號(hào)輸入端與高電壓信號(hào)相連。圖8是本發(fā)明實(shí)施例的柵極電路驅(qū)動(dòng)單元的信號(hào)的其他輸入端斷電時(shí)的電壓信號(hào)示意圖。優(yōu)選地，陣列基板的柵極驅(qū)動(dòng)電路(G0A電路)除了電連接本發(fā)明的第一附加信號(hào)輸入端S1、第二附加信號(hào)輸入端S2和與第一薄膜晶體管TO的第二電極連接的所述時(shí)鐘信號(hào)的輸入端之外，還可以包含多個(gè)信號(hào)輸入端，比如圖8中的X1、X2.X3.X4……，這些信號(hào)輸入端通過數(shù)位開關(guān)進(jìn)行控制，可以置于VGH電位或者VGL電位。在發(fā)生斷電時(shí)，可以通過數(shù)位開關(guān)將所述多個(gè)信號(hào)輸入端與高電壓信號(hào)(VGH電位)相連，這樣保證整個(gè)柵極驅(qū)動(dòng)電路都處于高電平，有助于保障第一薄膜晶體管TO的柵極和第一電極位于高電位。如圖8所示，X1、X2、X3、X4……在關(guān)機(jī)瞬間，連接到VGH信號(hào)的各個(gè)信號(hào)輸入端，其電位會(huì)從VGH電位逐漸回到GND電位；對(duì)于連接到VGL信號(hào)的各個(gè)信號(hào)輸入端，其電位也將直接從VGL電位逐漸回到GND電位。
[0063]優(yōu)選地，斷電時(shí)需要對(duì)顯示器圖像進(jìn)行殘影清零，并通過判斷驅(qū)動(dòng)器芯片的輸入電壓是否降低到預(yù)定值以判斷所述陣列基板是否斷電。其中，斷電包含重啟、正常關(guān)機(jī)、復(fù)位、進(jìn)入睡眠或者異常斷電。
[0064]本發(fā)明第七實(shí)施例的顯示器的圖像殘影清零方法通過所述附加電路單元⑶使柵極電路驅(qū)動(dòng)單元的第一薄膜晶體管TO的柵極和/或第一電極與高電壓信號(hào)相連，在斷電時(shí)瞬間將陣列基板的薄膜晶體管導(dǎo)通，以將殘留在像素中的電荷釋放，從而解決了斷電時(shí)存在殘影的問題。
[0065]以上僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種柵極電路驅(qū)動(dòng)單元，包含: 拉高電路，用于使柵極電路驅(qū)動(dòng)單元輸出高電平； 拉低電路，用于使柵極電路驅(qū)動(dòng)單元輸出低電平； 所述驅(qū)動(dòng)單元還包括: 第一薄膜晶體管，所述第一薄膜晶體管的柵極與所述拉高電路的輸出端相連，所述第一薄膜晶體管的第一電極與所述拉低電路的輸出端相連，并且作為所述柵極電路驅(qū)動(dòng)單元的輸出端，所述第一薄膜晶體管的第二電極與外部信號(hào)單元相電連接； 附加電路單元，包含至少一個(gè)控制端，所述控制端用于接收控制信號(hào)，并在所述控制信號(hào)有效時(shí)，使所述第一薄膜晶體管的柵極和/或第一電極與高電壓信號(hào)相連。
2.根據(jù)權(quán)利要求1所述的柵極電路驅(qū)動(dòng)單元，其特征在于，所述附加電路單元包含第一附加信號(hào)輸入端和第二附加信號(hào)輸入端，其中所述第一附加信號(hào)輸入端為所述控制端，并且所述附加電路單元包含: 第一附加薄膜晶體管，所述第一附加薄膜晶體管的柵極與所述第一附加信號(hào)輸入端相連，所述第一附加薄膜晶體管的第一電極與所述第二附加信號(hào)輸入端相連，所述第一附加薄膜晶體管的第二電極與所述第一薄膜晶體管的柵極相連。
3.根據(jù)權(quán)利要求1所述的柵極電路驅(qū)動(dòng)單元，其特征在于，所述附加電路單元包含第一附加信號(hào)輸入端和第二附加信號(hào)輸入端，其中所述第一附加信號(hào)輸入端為所述控制端，并且所述附加電路單元還包含: 第二附加薄膜晶體管，所述第二附加薄膜晶體管的柵極與所述第一附加信號(hào)輸入端相連，所述第二附加薄膜晶體管的第一電極與所述第二附加信號(hào)輸入端相連，所述第二附加薄膜晶體管的第二電極與所述柵極電路驅(qū)動(dòng)單元的輸出端相連。
4.根據(jù)權(quán)利要求1所述的柵極電路驅(qū)動(dòng)單元，其特征在于，所述附加電路單元元包含第一附加信號(hào)輸入端和第二附加信號(hào)輸入端，其中所述第一附加信號(hào)輸入端為所述控制端，并且所述附加電路單元包含: 第一附加薄膜晶體管和第二附加薄膜晶體管，所述第一附加薄膜晶體管和所述第二附加薄膜晶體管的柵極與所述第一附加信號(hào)輸入端相連，所述第一附加薄膜晶體管和所述第二附加薄膜晶體管的第一電極共同與所述第二附加信號(hào)輸入端相連，所述第一附加薄膜晶體管的第二電極與所述拉高電路的輸出端相連，所述第二附加薄膜晶體管的第二電極與所述柵極電路驅(qū)動(dòng)單元的輸出端相連。
5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的柵極電路驅(qū)動(dòng)單元，其特征在于，所述外部信號(hào)單元為時(shí)鐘信號(hào)單元。
6.一種移位寄存器電路，包含多個(gè)級(jí)聯(lián)的移位寄存器單元，其特征在于，每一級(jí)所述移位寄存器單元包含權(quán)利要求1-5中任一項(xiàng)所述的柵極電路驅(qū)動(dòng)單元。
7.—種陣列基板,包括: 薄膜晶體管陣列； 權(quán)利要求6所述的移位寄存器電路，用于驅(qū)動(dòng)所述薄膜晶體管陣列。
8.—種顯示器圖像的殘影清零方法，顯示器包含如權(quán)利要求7所述的陣列基板，其中，所述陣列基板的薄膜晶體管陣列的源極或漏極連接至數(shù)據(jù)線，所述殘影清零方法包含: 當(dāng)判斷所述顯示器需要清除圖像殘影時(shí)，將所述陣列基板的數(shù)據(jù)線與地線相連，并且給所述附加電路單元的控制端施加有效的控制信號(hào)，通過所述附加電路單元使第一薄膜晶體管的柵極和/或第一電極與高電壓信號(hào)相連。
9.根據(jù)權(quán)利要求8所述的顯示器圖像的殘影清零方法，其特征在于，當(dāng)所述附加電路單元包含第一附加信號(hào)輸入端和第二附加信號(hào)輸入端，其中所述第一附加信號(hào)輸入端為控制端，并且所述控制端的控制信號(hào)有效時(shí)，將所述第一附加信號(hào)輸入端和所述第二附加信號(hào)輸入端與高電壓信號(hào)相連。
10.根據(jù)權(quán)利要求8或9所述的顯示器圖像的殘影清零方法，其特征在于，在判斷所述顯示器需要清除圖像殘影時(shí)，將所述第一薄膜晶體管的第二電極與所述高電壓信號(hào)相連。
11.根據(jù)權(quán)利要求8或9所述的顯示器圖像的殘影清零方法，其特征在于，在判斷所述顯示器需要清除圖像殘影時(shí)，將所述陣列基板的柵極驅(qū)動(dòng)電路的信號(hào)輸入端與所述高電壓信號(hào)相連。
12.根據(jù)權(quán)利要求8或9所述的顯示器圖像的殘影清零方法，其特征在于，斷電時(shí)需要對(duì)顯示器圖像進(jìn)行殘影清零，并通過判斷驅(qū)動(dòng)器芯片的電源電壓是否降低到預(yù)定值以判斷所述陣列基板是否斷電。
13.根據(jù)權(quán)利要求8或9所述的顯示器圖像的殘影清零方法，其特征在于，所述斷電包含重啟、正常關(guān)機(jī)、復(fù)位、進(jìn)入睡眠或者異常斷電。
【文檔編號(hào)】G09G3/36GK103927998SQ201310740538
【公開日】2014年7月16日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】周井雄, 胡迎來, 郭浩, 趙劍 申請(qǐng)人:上海天馬微電子有限公司, 天馬微電子股份有限公司