顯示面板的驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法
【專利摘要】本發(fā)明實(shí)施例公開了一種顯示面板的驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法，驅(qū)動(dòng)電路包括：電容、第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、復(fù)位薄膜晶體管、輸出薄膜晶體管和第六薄膜晶體管；復(fù)位薄膜晶體管的第六漏極與信號輸出線連接，第六源極用于接收第四電源信號；輸出薄膜晶體管的第七漏極與信號輸出線連接；第六薄膜晶體管的第八柵極與信號輸出線連接，第八源極用于接收第五電源信號，第八漏極與第六柵極連接。
【專利說明】顯示面板的驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法
【【技術(shù)領(lǐng)域】】
[0001]本發(fā)明涉及顯示面板【技術(shù)領(lǐng)域】，特別涉及一種顯示面板的驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法。
【【背景技術(shù)】】
[0002]傳統(tǒng)的顯示面板一般采用窄邊框設(shè)計(jì)的技術(shù)方案。
[0003]傳統(tǒng)的窄邊框設(shè)計(jì)的技術(shù)方案一般采用多層金屬走線或GOA(Gate driver OnArray) 二種技術(shù)來實(shí)現(xiàn)，然而，上述多層金屬走線的技術(shù)方案并不能顯著地實(shí)現(xiàn)窄邊框，相反，其會(huì)增加面板短路的幾率，使得良率下降以及成本上升。上述GOA的技術(shù)方案可以顯著地實(shí)現(xiàn)窄邊框，且能省去柵極芯片(Gate IC)的成本。
[0004]目前，傳統(tǒng)的GOA電路包含:輸入部分,輸出部分,復(fù)位部分,保持部分。其中,輸出部分中的TFT(Thin Film Transistor)的寬長比很大,如,例如,其達(dá)到180u/5u, Iu = I微米；復(fù)位部分的TFT的寬長比次之，例如，其可達(dá)到30u/5u。
[0005]在實(shí)踐中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問題:
[0006]由于TFT的漏電流會(huì)隨著寬長比的增加而增加，所以復(fù)位部分的TFT的寬長比不能很大(遠(yuǎn)達(dá)不到輸出部分的TFT的寬長比)，所以整個(gè)GOA電路的復(fù)位拉力小于輸出推力，從而導(dǎo)致輸出信號的復(fù)位沿時(shí)延較大。目前，沒有技術(shù)把輸出部分TFT和復(fù)位部分TFT整合使用。使得復(fù)位TFT也需要較大的寬長比，增加復(fù)位TFT的漏電，增加整個(gè)GOA面積，且輸出信號的復(fù)位沿的時(shí)延還較大。
[0007]目前,在輸出信號的輸出階段,復(fù)位部分的TFT處于關(guān)閉狀態(tài),但由于TFT制程原因，TFT中不可避免的含有寄生電容Cgs/Cgd，輸出信號在復(fù)位部分的TFT的漏極(Drain)端輸出，輸出信號的突變不可避免地會(huì)通過寄生Cgs/Cgd耦合到復(fù)位部分的TFT的柵極(Gate)端，結(jié)果導(dǎo)致復(fù)位部分的TFT不能穩(wěn)定地關(guān)閉，因此輸出信號會(huì)有部分電壓損失。
[0008]故，有必要提出一種新的技術(shù)方案，以解決上述技術(shù)問題。
【
【發(fā)明內(nèi)容】
】
[0009]本發(fā)明的目的在于提供一種顯示面板的驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法，其能避免輸出信號線漏電，從而使得信號輸出線穩(wěn)定地輸出所要輸出的信號。
[0010]為解決上述問題，本發(fā)明實(shí)施例的技術(shù)方案如下:
[0011]一種顯示面板的驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路包括:一電容，包括第一極板和第二極板，所述第二極板與信號輸出線連接；一第一薄膜晶體管，包括第一柵極、第一源極和第一漏極，所述第一柵極和所述第一源極連接，所述第一柵極和所述第一源極均用于接收第一信號源所發(fā)送的第一控制信號；一第二薄膜晶體管，包括第二柵極、第二源極和第二漏極，所述第一漏極與所述第二源極連接，所述第二漏極與所述電容的所述第一極板連接，所述第二柵極用于接收第二信號源所發(fā)送的第二控制信號；一第三薄膜晶體管，包括第三柵極、第三源極和第三漏極，所述第三柵極與所述第一漏極連接，所述第三源極用于接收第一電源信號；一第四薄膜晶體管，包括第四柵極、第四源極和第四漏極，所述第四柵極與所述第三漏極連接，所述第四源極用于接收第二電源信號，所述第四漏極與所述第二漏極連接；一第五薄膜晶體管，包括第五柵極、第五源極和第五漏極，所述第五柵極用于接收第三信號源所發(fā)送的第三控制信號，所述第五漏極與所述第三漏極連接，所述第五源極用于接收第三電源信號；一復(fù)位薄膜晶體管，包括第六柵極、第六源極和第六漏極，所述第六柵極與所述第五漏極連接，所述第六漏極與所述信號輸出線連接，所述第六源極用于接收第四電源信號；一輸出薄膜晶體管，包括第七柵極、第七源極和第七漏極，所述第七源極用于接收第四信號源所發(fā)送的第四控制信號，所述第七柵極與所述第二漏極連接，所述第七漏極與所述信號輸出線連接；一第六薄膜晶體管，包括第八柵極、第八源極和第八漏極，所述第八柵極與所述信號輸出線連接，所述第八源極用于接收第五電源信號，所述第八漏極與所述第六柵極連接。
[0012]在上述顯示面板的驅(qū)動(dòng)電路中，所述輸出薄膜晶體管具有第一寬長比，所述復(fù)位薄膜晶體管具有第二寬長比，所述第一寬長比大于所述第二寬長比。
[0013]在上述顯示面板的驅(qū)動(dòng)電路中，所述第六薄膜晶體管用于接收所述信號輸出線的第一信號，并用于根據(jù)所述第一信號在所述第一時(shí)間段中開啟，以使所述第五電源信號經(jīng)所述第八源極和所述第八漏極輸出至所述第六柵極，其中，所述第五電源信號用于在所述第一時(shí)間段中控制所述復(fù)位薄膜晶體管關(guān)閉；所述復(fù)位薄膜晶體管用于在所述第一時(shí)間段中根據(jù)所述第五電源信號關(guān)閉。
[0014]在上述顯示面板的驅(qū)動(dòng)電路中，所述驅(qū)動(dòng)電路還包括:一第七薄膜晶體管，包括第九柵極、第九源極和第九漏極，所述第九柵極用于接收第五信號源所發(fā)出的第五控制信號，所述第九源極用于接收所述第二電源信號，所述第九漏極與所述第四源極連接。
[0015]在上述顯示面板的驅(qū)動(dòng)電路中，所述第七薄膜晶體管用于在第二時(shí)間段中關(guān)閉，以阻止所述第三電源信號經(jīng)所述第九源極和所述第九漏極輸出至所述第四源極。
[0016]在上述顯示面板的驅(qū)動(dòng)電路中，所述第七薄膜晶體管和所述第四薄膜晶體管還用于在第二時(shí)間段中共同作用，以阻止所述第四漏極和所述第二漏極之間的連接線中的第二信號復(fù)位。
[0017]在上述顯示面板的驅(qū)動(dòng)電路中，所述輸出薄膜晶體管還用于在所述第二時(shí)間段中開啟，以與所述復(fù)位薄膜晶體管共同對所述信號輸出線中的第一信號進(jìn)行復(fù)位。
[0018]一種用于上述顯示面板的驅(qū)動(dòng)電路中的驅(qū)動(dòng)方法，所述方法包括:所述第六薄膜晶體管接收所述信號輸出線中的第一信號，并根據(jù)所述第一信號在所述第一時(shí)間段中開啟，以使所述第五電源信號經(jīng)所述第八源極和所述第八漏極輸出至所述第六柵極，其中，所述第五電源信號用于所述第一時(shí)間段中關(guān)閉所述復(fù)位薄膜晶體管；所述復(fù)位薄膜晶體管在所述第一時(shí)間段中根據(jù)所述第五電源信號關(guān)閉。
[0019]在上述驅(qū)動(dòng)方法中，所述方法還包括以下步驟:所述第七薄膜晶體管在第二時(shí)間段中關(guān)閉，以阻止所述第三電源信號經(jīng)所述第九源極和所述第九漏極輸出至所述第四源極；所述第七薄膜晶體管和所述第四薄膜晶體管在第二時(shí)間段中共同作用，以阻止所述第四漏極和所述第二漏極之間的連接線中的第二信號復(fù)位。
[0020]在上述驅(qū)動(dòng)方法中，所述方法還包括以下步驟:所述輸出薄膜晶體管在所述第二時(shí)間段中開啟，以與所述復(fù)位薄膜晶體管共同對所述信號輸出線中的第一信號進(jìn)行復(fù)位。[0021]相對現(xiàn)有技術(shù)，本發(fā)明有利于避免所述信號輸出線漏電，以及避免所述第四漏極和所述第二漏極之間連接線漏電，從而使得所述信號輸出線穩(wěn)定地輸出所要輸出的信號，此外，還有利于減小所述信號輸出線所輸出的信號的復(fù)位沿時(shí)延。
[0022]為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合所附圖式，作詳細(xì)說明如下:
【【專利附圖】

【附圖說明】】
[0023]圖1為本發(fā)明的顯示面板的驅(qū)動(dòng)電路的第一實(shí)施例的示意圖；
[0024]圖2為本發(fā)明的顯示面板的驅(qū)動(dòng)電路的第二實(shí)施例的示意圖；
[0025]圖3為圖1和圖2中的驅(qū)動(dòng)電路的時(shí)序圖；
[0026]圖4為輸出信號的實(shí)際電壓值的示意圖；
[0027]圖5為輸出信號的復(fù)位沿時(shí)延的示意圖；
[0028]圖6為本發(fā)明的顯示面板的驅(qū)動(dòng)方法的第一實(shí)施例的流程圖；
[0029]圖7為本發(fā)明的顯示面板的驅(qū)動(dòng)方法的第二實(shí)施例的流程圖。
【【具體實(shí)施方式】】
[0030]以下各實(shí)施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實(shí)施的特定實(shí)施例。
[0031]參考圖1，圖1為本發(fā)明的顯示面板的驅(qū)動(dòng)電路的第一實(shí)施例的示意圖。
[0032]本實(shí)施例的顯示面板的驅(qū)動(dòng)電路包括電容110、信號輸出線141、第一薄膜晶體管111、第二薄膜晶體管112、第三薄膜晶體管113、第四薄膜晶體管114、第五薄膜晶體管115、復(fù)位薄膜晶體管116、輸出薄膜晶體管117和第六薄膜晶體管118。
[0033]在本實(shí)施例中，所述第一薄膜晶體管111、所述第二薄膜晶體管112、所述第三薄膜晶體管113、所述第四薄膜晶體管114、所述第五薄膜晶體管115、所述輸出薄膜晶體管117、所述復(fù)位薄膜晶體管116、所述第六薄膜晶體管118、所述第七薄膜晶體管119均以P型三極管為例，當(dāng)然，上述薄膜晶體管還可以為N型三極管。
[0034]其中，所述電容110包括第一極板1101和第二極板1102，所述第二極板1102與信號輸出線141連接，所述信號輸出線141的信號輸出端1411用于輸出相關(guān)信號。
[0035]所述第一薄膜晶體管111包括第一柵極1111、第一源極1112和第一漏極1113，所述第一柵極1111和所述第一源極1112連接，所述第一柵極1111和所述第一源極1112均用于接收第一信號源121所發(fā)送的第一控制信號N-1。所述第一薄膜晶體管111為第一開關(guān)，所述第一薄膜晶體管111的開啟或關(guān)閉對應(yīng)所述第一源極1112和所述第一漏極1113之間的第一電流通道的開啟或關(guān)閉。在本實(shí)施例中，每一行所述驅(qū)動(dòng)電路的輸出用作下一行驅(qū)動(dòng)電路的輸入，每一行所述驅(qū)動(dòng)電路的輸入為上一行驅(qū)動(dòng)電路的輸出，其中，所述第一控制信號N-1可以為當(dāng)前行像素所對應(yīng)的上一行像素的掃描信號，即，上一行像素的輸出作為本行像素的輸入，對于第N行像素，所述第一控制信號N-1為N-1行像素的掃描信號，N為正整數(shù)。
[0036]所述第二薄膜晶體管112包括第二柵極1121、第二源極1122和第二漏極1123，所述第一漏極1113與所述第二源極1122連接，所述第二漏極1123與所述電容110的所述第一極板1101連接，所述第二柵極1121用于接收第二信號源122所發(fā)送的第二控制信號CK。所述第二薄膜晶體管112為第二開關(guān)，所述第二薄膜晶體管112的開啟或關(guān)閉對應(yīng)所述第二源極1122和所述第二漏極1123之間的第二電流通道的開啟或關(guān)閉。
[0037]所述第三薄膜晶體管113包括第三柵極1131、第三源極1132和第三漏極1133，所述第三柵極1131與所述第一漏極1113連接，所述第三源極1132用于接收第一電源輸入端131所輸入的第一電源信號。所述第三薄膜晶體管113為第三開關(guān)，所述第三薄膜晶體管113的開啟或關(guān)閉對應(yīng)所述第三源極1132和所述第三漏極1133之間的第三電流通道的開啟或關(guān)閉。
[0038]所述第四薄膜晶體管114包括第四柵極1141、第四源極1142和第四漏極1143，所述第四柵極1141與所述第三漏極1133連接，所述第四源極1142用于接收第二電源輸入端132所輸入的第二電源信號，所述第四漏極1143與所述第二漏極1123連接。所述第四薄膜晶體管114為第四開關(guān)，所述第四薄膜晶體管114的開啟或關(guān)閉對應(yīng)所述第四源極1142和所述第四漏極1143之間的第四電流通道的開啟或關(guān)閉。
[0039]所述第五薄膜晶體管115包括第五柵極1151、第五源極1152和第五漏極1153，所述第五柵極1151用于接收第三信號源123所發(fā)送的第三控制信號3CK，所述第五漏極1153與所述第三漏極1133連接，所述第五源極1152用于接收第三電源輸入端133所輸入的第三電源信號。所述第五薄膜晶體管115為第五開關(guān)，所述第五薄膜晶體管115的開啟或關(guān)閉對應(yīng)所述第五源極1152和所述第五漏極1153之間的第五電流通道的開啟或關(guān)閉。
[0040]所述復(fù)位薄膜晶體管116包括第六柵極1161、第六源極1162和第六漏極1163，所述第六柵極1161與所述第五漏極1153連接，所述第六漏極1163與所述信號輸出線141連接，所述第六源極1162用于接收第四電源輸入端134所輸入的第四電源信號。所述復(fù)位薄膜晶體管116為第六開關(guān)，所述復(fù)位薄膜晶體管116的開啟或關(guān)閉對應(yīng)所述第六源極1162和所述第六漏極1163之間的第六電流通道的開啟或關(guān)閉。
[0041]所述輸出薄膜晶體管117包括第七柵極1171、第七源極1172和第七漏極1173，所述第七源極1172用于接收第四信號源124所發(fā)送的第四控制信號XCK，所述第七柵極1171與所述第二漏極1123連接，所述第七漏極1173與所述信號輸出線141連接。所述輸出薄膜晶體管117為第七開關(guān)，所述輸出薄膜晶體管117的開啟或關(guān)閉對應(yīng)所述第七源極1172和所述第七漏極1173之間的第七電流通道的開啟或關(guān)閉。
[0042]所述第六薄膜晶體管118包括第八柵極1181、第八源極1182和第八漏極1183，所述第八柵極1181與所述信號輸出線141連接，所述第八源極1182用于接收第五電源輸入端135所輸入的第五電源信號，所述第八漏極1183與所述第六柵極1161連接。所述第六薄膜晶體管118為第八開關(guān)，所述第六薄膜晶體管118的開啟或關(guān)閉對應(yīng)所述第八源極1182和所述第八漏極1183之間的第八電流通道的開啟或關(guān)閉。
[0043]在本實(shí)施例中，所述輸出薄膜晶體管117具有第一寬長比，所述復(fù)位薄膜晶體管116具有第二寬長比，所述第一寬長比大于所述第二寬長比。在本實(shí)施例中，所述第一寬長比為180微米/5微米，所述第二寬長比為10微米/5微米。
[0044]如圖3所示，在本實(shí)施例中，所述第六薄膜晶體管118用于接收所述信號輸出線141的第一信號，并用于根據(jù)所述第一信號在所述第一時(shí)間段301中開啟，以使所述第五電源信號經(jīng)所述第八源極1182和所述第八漏極1183輸出至所述第六柵極1161，其中，所述第五電源信號用于在所述第一時(shí)間段301中控制所述復(fù)位薄膜晶體管116關(guān)閉。所述復(fù)位薄膜晶體管116用于在所述第一時(shí)間段301中根據(jù)所述第五電源信號關(guān)閉。其中，所述第一時(shí)間段301對應(yīng)所述輸出信號線的信號輸出階段。
[0045]在所述第一薄膜晶體管111、所述第二薄膜晶體管112、所述第三薄膜晶體管113、所述第四薄膜晶體管114、所述第五薄膜晶體管115、所述輸出薄膜晶體管117、所述復(fù)位薄膜晶體管116、所述第六薄膜晶體管118、所述第七薄膜晶體管119均為P型三極管的情況下，在所述第一時(shí)間段301中，所述第一控制信號N-1為高電平信號，所述第二控制信號CK為高電平信號，所述第三控制信號3CK為高電平信號，所述第四控制信號XCK為低電平信號，所述第五控制信號3-2CK為高電平信號。其中，所述第二控制信號CK、所述第三控制信號3CK、所述第四控制信號XCK和所述第五控制信號3-2CK均可以為時(shí)鐘信號。當(dāng)然，在所述第一薄膜晶體管111、所述第二薄膜晶體管112、所述第三薄膜晶體管113、所述第四薄膜晶體管114、所述第五薄膜晶體管115、所述輸出薄膜晶體管117、所述復(fù)位薄膜晶體管116、所述第六薄膜晶體管118、所述第七薄膜晶體管119均為N型三極管的情況下，在所述第一時(shí)間段301中，所述第一控制信號N-1為低電平信號，所述第二控制信號CK為低電平信號，所述第三控制信號3CK為低電平信號，所述第四控制信號XCK為高電平信號，所述第五控制信號3-2CK為低電平信號。
[0046]在本實(shí)施例中，通過在所述第一時(shí)間段301 (所述輸出信號線的信號輸出階段)，利用所述信號線輸出中的信號來觸發(fā)所述第六薄膜晶體管118關(guān)閉，使得所述第五電源信號輸出至所述第六柵極1161中，從而使得所述復(fù)位薄膜晶體管116在所述第一時(shí)間段301中關(guān)閉，避免了所述信號輸出線141漏電，以及避免了所述第四漏極1143和所述第二漏極1123之間連接線漏電，從而使得所述信號輸出線141穩(wěn)定地輸出所要輸出的信號。此外，上述技術(shù)方案還有利于減小所述信號輸出線141所輸出的信號的復(fù)位沿時(shí)延。
[0047]假設(shè)所述信號輸出線141中的目標(biāo)輸出信號為-7V(伏特)，改進(jìn)前的輸出信號401為-6.99V，經(jīng)過實(shí)驗(yàn)驗(yàn)證，改進(jìn)后的輸出信號402為-6.9999V。因此，上述技術(shù)方案可使得所述信號輸出線141中的輸出信號更加接近目標(biāo)值。
[0048]參考圖2，圖2為本發(fā)明的顯示面板的驅(qū)動(dòng)電路的第二實(shí)施例的示意圖。本實(shí)施例與上述第一實(shí)施例相似，不同之處在于:
[0049]所述驅(qū)動(dòng)電路還包括第七薄膜晶體管119。所述第七薄膜晶體管119包括第九柵極1191、第九源極1192和第九漏極1193，所述第九柵極1191用于接收第五信號源125所發(fā)出的所述第五控制信號3-2CK，所述第九源極1192用于接收所述第二電源信號，所述第九漏極1193與所述第四源極1142連接，即，所述第四源極1142通過所述第九源極1192和所述第九漏極1193接收所述第二電源信號。所述第七薄膜晶體管119為第九開關(guān)，所述第七薄膜晶體管119的開啟或關(guān)閉對應(yīng)所述第九源極1192和所述第九漏極1193之間的第九電流通道的開啟或關(guān)閉。
[0050]在本實(shí)施例中，所述第七薄膜晶體管119用于在第二時(shí)間段302中關(guān)閉，以阻止所述第三電源信號經(jīng)所述第九源極1192和所述第九漏極1193輸出至所述第四源極1142。
[0051]其中，所述第一時(shí)間段301和所述第二時(shí)間段302是相鄰的兩個(gè)時(shí)間段，所述第一時(shí)間段301位于所述第二時(shí)間段302之前，即，所述第二時(shí)間段302為與所述第一時(shí)間段301的相鄰的下一個(gè)時(shí)間段。[0052]在所述第一薄膜晶體管111、所述第二薄膜晶體管112、所述第三薄膜晶體管113、所述第四薄膜晶體管114、所述第五薄膜晶體管115、所述輸出薄膜晶體管117、所述復(fù)位薄膜晶體管116、所述第六薄膜晶體管118、所述第七薄膜晶體管119均為P型三極管的情況下，在所述第二時(shí)間段302中，所述第一控制信號N-1為高電平信號，所述第二控制信號CK為高電平信號，所述第三控制信號3CK為低電平信號，所述第四控制信號XCK為高電平信號，所述第五控制信號3-2CK為高電平信號。在所述第一薄膜晶體管111、所述第二薄膜晶體管112、所述第三薄膜晶體管113、所述第四薄膜晶體管114、所述第五薄膜晶體管115、所述輸出薄膜晶體管117、所述復(fù)位薄膜晶體管116、所述第六薄膜晶體管118、所述第七薄膜晶體管119均為N型三極管的情況下，在所述第二時(shí)間段302中，所述第一控制信號N-1為低電平信號，所述第二控制信號CK為低電平信號，所述第三控制信號3CK為高電平信號，所述第四控制信號XCK為低電平信號，所述第五控制信號3-2CK為低電平信號。
[0053]在本實(shí)施例中，所述第七薄膜晶體管119和所述第四薄膜晶體管114還用于在第二時(shí)間段302中共同作用，以阻止所述第四漏極1143和所述第二漏極1123之間的連接線中的第二信號復(fù)位。
[0054]在本實(shí)施例中，所述輸出薄膜晶體管117還用于在所述第二時(shí)間段302中開啟，以與所述復(fù)位薄膜晶體管116共同對所述信號輸出線141中的第一信號進(jìn)行復(fù)位。
[0055]在本實(shí)施例中，由于所述輸出薄膜晶體管117的第一寬長比較大，電流能力很強(qiáng)，因此可以協(xié)助所述復(fù)位薄膜晶體管116迅速地對所述信號輸出線141中的輸出信號進(jìn)行復(fù)位，使得所述輸出信號的復(fù)位沿時(shí)延變小。同時(shí)，由于所述輸出薄膜晶體管117的電流能力較大，所述復(fù)位薄膜晶體管116的寬長比可以縮減為10微米/5微米，減小了所述復(fù)位薄膜晶體管116的漏電,從而減小整個(gè)GOA (Gate driver On Array)的面積。
[0056]如圖5所示，改進(jìn)前的輸出信號501的復(fù)位沿5011時(shí)延為1.48u，改進(jìn)后的輸出信號502的復(fù)位沿5021時(shí)延為0.9u，其中Iu為I微米，復(fù)位沿時(shí)延的減小率為(1.48-0.9)/1.48 ^ 39.19%。其中，圖5中所示的復(fù)位沿5011和5021均為上升沿(針對P型三極管的情況)，當(dāng)然，所述復(fù)位沿5011和5021還可以為下降沿(針對N型三極管的情況)。
[0057]參考圖6，圖6為本發(fā)明的顯示面板的驅(qū)動(dòng)方法的第一實(shí)施例的流程圖。本實(shí)施例的驅(qū)動(dòng)方法實(shí)施于圖1或圖2中的顯示面板的驅(qū)動(dòng)電路中。
[0058]本實(shí)施例的驅(qū)動(dòng)方法包括以下步驟:
[0059]步驟601，所述第六薄膜晶體管118接收所述信號輸出線141中的第一信號。
[0060]步驟602，所述第六薄膜晶體管118根據(jù)所述第一信號在所述第一時(shí)間段301中開啟，以使所述第五電源信號經(jīng)所述第八源極1182和所述第八漏極1183輸出至所述第六柵極1161，其中，所述第五電源信號用于所述第一時(shí)間段301中關(guān)閉所述復(fù)位薄膜晶體管116。
[0061]步驟603，所述復(fù)位薄膜晶體管116在所述第一時(shí)間段301中根據(jù)所述第五電源信號關(guān)閉。
[0062] 在本實(shí)施例中，通過在所述第一時(shí)間段301 (所述輸出信號線的信號輸出階段)，利用所述信號線輸出中的信號來觸發(fā)所述第六薄膜晶體管118關(guān)閉，使得所述第五電源信號輸出至所述第六柵極1161中，從而使得所述復(fù)位薄膜晶體管116在所述第一時(shí)間段301中關(guān)閉，避免了所述信號輸出線141漏電，以及避免了所述第四漏極1143和所述第二漏極1123之間連接線漏電，從而使得所述信號輸出線141穩(wěn)定地輸出所要輸出的信號。此外，上述技術(shù)方案還有利于減小所述信號輸出線141所輸出的信號的復(fù)位沿時(shí)延。
[0063]假設(shè)所述信號輸出線141中的目標(biāo)輸出信號為-7V(伏特)，改進(jìn)前的輸出信號401為-6.99V，經(jīng)過實(shí)驗(yàn)驗(yàn)證，改進(jìn)后的輸出信號402為-6.9999V。因此，上述技術(shù)方案可使得所述信號輸出線141中的輸出信號更加接近目標(biāo)值。
[0064]參考圖7，圖7為本發(fā)明的顯示面板的驅(qū)動(dòng)方法的第二實(shí)施例的流程圖。本實(shí)施例與上述第一實(shí)施例相似，不同之處在于:
[0065]在本實(shí)施例中，所述方法還包括以下步驟:
[0066]步驟701，所述第七薄膜晶體管119在第二時(shí)間段302中關(guān)閉，以阻止所述第三電源信號經(jīng)所述第九源極1192和所述第九漏極1193輸出至所述第四源極1142。
[0067]步驟702，所述第七薄膜晶體管119和所述第四薄膜晶體管114在第二時(shí)間段302中共同作用，以阻止所述第四漏極1143和所述第二漏極1123之間的連接線中的第二信號復(fù)位。
[0068]步驟703，所述輸出薄膜晶體管117在所述第二時(shí)間段302中開啟，以與所述復(fù)位薄膜晶體管116共同對所述信號輸出線141中的第一信號進(jìn)行復(fù)位。
[0069]在本實(shí)施例中，由于所述輸出薄膜晶體管117的第一寬長比較大，電流能力很強(qiáng)，因此可以協(xié)助所述復(fù)位薄膜晶體管116迅速地對所述信號輸出線141中的輸出信號進(jìn)行復(fù)位，使得所述輸出信號的復(fù)位沿時(shí)延變小。同時(shí)，由于所述輸出薄膜晶體管117的電流能力較大，所述復(fù)位薄膜晶體管116的寬長比可以縮減為10微米/5微米，減小了所述復(fù)位薄膜晶體管116的漏電,從而減小整個(gè)GOA (Gate driver On Array)的面積。
[0070]如圖5所示，改進(jìn)前的輸出信號501的復(fù)位沿5011時(shí)延為1.48u，改進(jìn)后的輸出信號502的復(fù)位沿5021時(shí)延為0.9u，其中Iu為I微米，復(fù)位沿時(shí)延的減小率為(1.48-0.9)/1.48 ^ 39.19%.其中，圖5中所示的復(fù)位沿5011和5021均為上升沿(針對P型三極管的情況)，當(dāng)然，所述復(fù)位沿5011和5021還可以為下降沿(針對N型三極管的情況)。
[0071]綜上所述，雖然本發(fā)明已以優(yōu)選實(shí)施例揭露如上，但上述優(yōu)選實(shí)施例并非用以限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種顯示面板的驅(qū)動(dòng)電路，其特征在于，所述驅(qū)動(dòng)電路包括: 一電容，包括第一極板和第二極板，所述第二極板與信號輸出線連接； 一第一薄膜晶體管，包括第一柵極、第一源極和第一漏極，所述第一柵極和所述第一源極連接，所述第一柵極和所述第一源極均用于接收第一信號源所發(fā)送的第一控制信號；一第二薄膜晶體管，包括第二柵極、第二源極和第二漏極，所述第一漏極與所述第二源極連接，所述第二漏極與所述電容的所述第一極板連接，所述第二柵極用于接收第二信號源所發(fā)送的第二控制信號； 一第三薄膜晶體管，包括第三柵極、第三源極和第三漏極，所述第三柵極與所述第一漏極連接，所述第三源極用于接收第一電源信號； 一第四薄膜晶體管，包括第四柵極、第四源極和第四漏極，所述第四柵極與所述第三漏極連接，所 述第四源極用于接收第二電源信號，所述第四漏極與所述第二漏極連接； 一第五薄膜晶體管，包括第五柵極、第五源極和第五漏極，所述第五柵極用于接收第三信號源所發(fā)送的第三控制信號，所述第五漏極與所述第三漏極連接，所述第五源極用于接收第三電源信號； 一復(fù)位薄膜晶體管，包括第六柵極、第六源極和第六漏極，所述第六柵極與所述第五漏極連接，所述第六漏極與所述信號輸出線連接，所述第六源極用于接收第四電源信號；一輸出薄膜晶體管，包括第七柵極、第七源極和第七漏極，所述第七源極用于接收第四信號源所發(fā)送的第四控制信號，所述第七柵極與所述第二漏極連接，所述第七漏極與所述信號輸出線連接； 一第六薄膜晶體管，包括第八柵極、第八源極和第八漏極，所述第八柵極與所述信號輸出線連接，所述第八源極用于接收第五電源信號，所述第八漏極與所述第六柵極連接。
2.根據(jù)權(quán)利要求1所述的顯示面板的驅(qū)動(dòng)電路，其特征在于，所述輸出薄膜晶體管具有第一寬長比，所述復(fù)位薄膜晶體管具有第二寬長比，所述第一寬長比大于所述第二寬長比。
3.根據(jù)權(quán)利要求2所述的顯示面板的驅(qū)動(dòng)電路，其特征在于，所述第六薄膜晶體管用于接收所述信號輸出線的第一信號，并用于根據(jù)所述第一信號在所述第一時(shí)間段中開啟，以使所述第五電源信號經(jīng)所述第八源極和所述第八漏極輸出至所述第六柵極，其中，所述第五電源信號用于在所述第一時(shí)間段中控制所述復(fù)位薄膜晶體管關(guān)閉； 所述復(fù)位薄膜晶體管用于在所述第一時(shí)間段中根據(jù)所述第五電源信號關(guān)閉。
4.根據(jù)權(quán)利要求1所述的顯示面板的驅(qū)動(dòng)電路，其特征在于，所述驅(qū)動(dòng)電路還包括: 一第七薄膜晶體管，包括第九柵極、第九源極和第九漏極，所述第九柵極用于接收第五信號源所發(fā)出的第五控制信號，所述第九源極用于接收所述第二電源信號，所述第九漏極與所述第四源極連接。
5.根據(jù)權(quán)利要求4所述的顯示面板的驅(qū)動(dòng)電路，其特征在于，所述第七薄膜晶體管用于在第二時(shí)間段中關(guān)閉，以阻止所述第三電源信號經(jīng)所述第九源極和所述第九漏極輸出至所述第四源極。
6.根據(jù)權(quán)利要求5所述的顯示面板的驅(qū)動(dòng)電路，其特征在于，所述第七薄膜晶體管和所述第四薄膜晶體管還用于在第二時(shí)間段中共同作用，以阻止所述第四漏極和所述第二漏極之間的連接線中的第二信號復(fù)位。
7.根據(jù)權(quán)利要求5所述的顯示面板的驅(qū)動(dòng)電路，其特征在于，所述輸出薄膜晶體管還用于在所述第二時(shí)間段中開啟，以與所述復(fù)位薄膜晶體管共同對所述信號輸出線中的第一信號進(jìn)行復(fù)位。
8.一種用于如權(quán)利要求1所述的顯示面板的驅(qū)動(dòng)電路中的驅(qū)動(dòng)方法，其特征在于，所述方法包括: 所述第六薄膜晶體管接收所述信號輸出線中的第一信號，并根據(jù)所述第一信號在所述第一時(shí)間段中開啟，以使所述第五電源信號經(jīng)所述第八源極和所述第八漏極輸出至所述第六柵極，其中，所述第五電源信號用于所述第一時(shí)間段中關(guān)閉所述復(fù)位薄膜晶體管； 所述復(fù)位薄膜晶體管在所述第一時(shí)間段中根據(jù)所述第五電源信號關(guān)閉。
9.根據(jù)權(quán)利要求8所述的驅(qū)動(dòng)方法，其特征在于，所述方法還包括以下步驟: 所述第七薄膜晶體管在第二時(shí)間段中關(guān)閉，以阻止所述第三電源信號經(jīng)所述第九源極和所述第九漏極輸出至所述第四源極； 所述第七薄膜晶體管和所述第四薄膜晶體管在第二時(shí)間段中共同作用，以阻止所述第四漏極和所述第二漏極之間的連接線中的第二信號復(fù)位。
10.根據(jù)權(quán)利要求9所述的驅(qū)動(dòng)方法，其特征在于，所述方法還包括以下步驟: 所述輸出薄膜晶體管在所 述第二時(shí)間段中開啟，以與所述復(fù)位薄膜晶體管共同對所述信號輸出線中的第一信號進(jìn)行復(fù)位。
【文檔編號】G09G3/20GK103943057SQ201410161763
【公開日】2014年7月23日 申請日期:2014年4月22日 優(yōu)先權(quán)日:2014年4月22日
【發(fā)明者】何小祥 申請人:深圳市華星光電技術(shù)有限公司