顯示驅(qū)動設(shè)備的輸出電路的制作方法
【專利摘要】一種顯示驅(qū)動設(shè)備的輸出電路可包括：輸出緩沖單元，配置為緩沖一對極性不同的輸入信號并輸出一對輸出信號；開關(guān)單元，配置為在輸出期間通過直接通路或交叉通路將上述一對輸出信號傳輸至一對輸出端子，在電荷共享期間使用所述輸出緩沖單元的上拉電壓和下拉電壓的中間電壓電荷共享所述一對輸出端子。
【專利說明】
顯示驅(qū)動設(shè)備的輸出電路
技術(shù)領(lǐng)域
[0001]本實用新型涉及一種顯示驅(qū)動設(shè)備，尤其是涉及一種顯示驅(qū)動設(shè)備的輸出電路和開關(guān)電路。
【背景技術(shù)】
[0002]液晶顯示(LCD)設(shè)備在許多情況下用作平板顯示設(shè)備?；谝壕У碾妼W(xué)特性，液晶顯示設(shè)備使用光學(xué)快門的特性對屏幕進(jìn)行顯示，為了驅(qū)動液晶，可包括源極驅(qū)動(sourcedriver)集成電路(IC)和柵極驅(qū)動(gate driver)集成電路，以及時序控制器(timingcontroller)以驅(qū)動液晶。
[0003]數(shù)據(jù)信號具有用于顯示屏幕的信息并且從時序控制器傳輸?shù)皆打?qū)動集成電路，源驅(qū)動集成電路根據(jù)該數(shù)據(jù)信號向顯示面板輸出信號。
[0004]所述顯示面板可包括LCD面板。當(dāng)IXD面板只提供具有相同極性(polarity)的數(shù)據(jù)信號時，由于液晶驅(qū)動錯誤，所以LCD面板難以形成正常的屏幕。
[0005]在下文中，源驅(qū)動集成電路被稱為顯示驅(qū)動設(shè)備。所述顯示驅(qū)動設(shè)備可以包括數(shù)字電路單元(digital block)和輸出電路。所述數(shù)字電路單元可處理數(shù)據(jù)信號，所述輸出電路可向顯示面板提供經(jīng)數(shù)模轉(zhuǎn)換器轉(zhuǎn)換的信號。所述數(shù)字電路單元可設(shè)計為使用低電壓執(zhí)行信號處理操作，所述輸出電路可設(shè)計為由高電壓驅(qū)動。由于這種輸出電路用高電壓驅(qū)動，因此輸出電路會消耗大量能源。
[0006]此外，所述輸出電路可包括輸出緩沖單元和開關(guān)單元。輸出緩沖可在低電壓驅(qū)動以降低能源消耗，開關(guān)單元可由高電壓驅(qū)動。這樣，由于輸出緩沖單元和開關(guān)單元所需的驅(qū)動電壓范圍不同，所述顯示驅(qū)動設(shè)備的電學(xué)特性可能會不穩(wěn)定。

【發(fā)明內(nèi)容】

[0007]本實用新型要解決的技術(shù)問題是提供一種顯示驅(qū)動設(shè)備的輸出電路和開關(guān)電路，其能夠通過排除使用由高電壓驅(qū)動或者具有對應(yīng)于高壓的耐壓值的開關(guān)元件，滿足低功耗技術(shù)要求。
[0008]本實用新型要解決的另一個技術(shù)問題是提供一種在滿足低功耗技術(shù)要求的同時具有穩(wěn)定電學(xué)特性的顯示驅(qū)動設(shè)備的輸出電路和開關(guān)電路。
[0009]本實用新型要解決的另一個技術(shù)問題在于提供一種能夠?qū)崿F(xiàn)開關(guān)單元與輸出緩沖單元的電氣環(huán)境相同從而降低額外的加工費并使性能下降最小化的顯示驅(qū)動設(shè)備的輸出電路和開關(guān)電路。
[0010]在本實用新型的一個實施例中，顯示驅(qū)動設(shè)備的輸出電路可包括:輸出緩沖單元，配置為緩沖一對極性不同的輸入信號并輸出一對輸出信號;開關(guān)單元，配置為在輸出期間通過直接通路(direct path)或交叉通路(cross path)將所述一對輸出信號傳輸至一對輸出端子，并且在電荷共享期間使用輸出緩沖單元的上拉電壓(pul Ι-upvoltage)和下拉電壓(pull-down voItage)的中間電壓電荷共享(charge-share)所述一對輸出端子。
[0011]在本實用新型的一個實施例中，顯示驅(qū)動設(shè)備的輸出電路可包括:輸出緩沖單元，配置為緩沖一對極性不同的輸入信號并輸出一對輸出信號；第一開關(guān)單元，配置為使用直接通路或交叉通路傳輸所述一對輸出信號；第二開關(guān)單元，配置為將從所述第一開關(guān)單元接收的一對輸出信號傳輸至一對輸出端子，并且當(dāng)?shù)谝婚_關(guān)單元停用時電荷共享該對輸出端子至預(yù)設(shè)水平;預(yù)充電單元，配置為當(dāng)所述第一和第二開關(guān)單元被停用時預(yù)充電所述第一和第二開關(guān)單元之間的節(jié)點至預(yù)設(shè)水平。
[0012]在本實用新型的一個實施例中，顯示驅(qū)動設(shè)備的開關(guān)電路可包括:第一開關(guān)，配置為傳輸輸出緩沖單元的輸出信號;第二開關(guān)，與所述第一開關(guān)串連耦合，并將所述輸出信號傳輸至輸出端子;第三開關(guān)，配置為當(dāng)所述第一和第二開關(guān)被停用時預(yù)充電所述第一和第二開關(guān)之間的節(jié)點至預(yù)設(shè)水平。
【附圖說明】
[0013]圖1是對根據(jù)本實用新型的實施例的顯示驅(qū)動設(shè)備的輸出電路進(jìn)行說明的電路圖。
[0014]圖2是圖1所示開關(guān)單元中開關(guān)SW6、SWl2、SW5、SfflI的橫截面剖視圖。
[0015]圖3至圖6是對圖1的運行過程進(jìn)行說明的電路圖。
[0016]圖7是對用于控制圖1的開關(guān)單元的運行的控制信號進(jìn)行說明的時序圖。
[0017]圖8是對圖1的運行過程進(jìn)行說明的時序圖。
【具體實施方式】
[0018]以下根據(jù)附圖對示例性實施例進(jìn)行詳細(xì)說明。然而，本實用新型可以不同的方式實現(xiàn)，不能理解為以本公開的示例性實施例限制本實用新型的保護(hù)范圍。相反，提供這些實施例目的在于使公開充分和完整，并向本領(lǐng)域的技術(shù)人員全面地傳達(dá)本公開的范圍。在整個說明書中，在附圖和實施例中，相同的附圖標(biāo)記表示相同的部件。
[0019]本實用新型的各種實施例提供的顯示驅(qū)動設(shè)備的輸出電路包括開關(guān)單元40，所述開關(guān)單兀40使用輸出緩沖單兀20的上拉電壓Vtqp、下拉電壓Vbqttqm和中間電壓Vmiddle驅(qū)動，以滿足低功耗的技術(shù)要求。在本實用新型的實施例中，所述中間電壓Vmiddle可設(shè)為對應(yīng)于驅(qū)動所述輸出緩沖單兀20的上拉電壓Vtqp、下拉電壓Vbqttqm之和的中間平均值。
[0020]換句話說，所述輸出緩沖單元20和開關(guān)單元40可采用低電壓晶體管，并在低電壓環(huán)境中驅(qū)動。例如，當(dāng)所述上拉電壓Vtqp是例且下拉電壓Vbqttqm為OV時，所述中間電壓Vmiddle可設(shè)為4.5V。當(dāng)所述上拉電壓Vtcip是4.5V且下拉電壓Vbqttcim為-4.5V時，所述中間電壓Vmiddle可設(shè)為OV地電壓。在這種情況下，所述輸出緩沖單元20和開關(guān)單元40可由4.5V的低電壓驅(qū)動，包括于所述輸出緩沖單元20和開關(guān)單元40中的所述低電壓晶體管可設(shè)計為具有對應(yīng)于
4.5V電壓的耐壓值。在本實用新型的一個實施例中，其配置不包括傳統(tǒng)顯示驅(qū)動設(shè)備中使用的高電壓驅(qū)動的高壓開關(guān)。此時，所述高電壓可表示電壓高于所述低電壓的電壓。當(dāng)所述低電壓定義為4.5V或更低時，所述高電壓可定義為高于4.5V的電壓，例如9V、18V或者36V。
[0021]在本實用新型的實施例中，響應(yīng)于數(shù)字信號，所述顯示驅(qū)動設(shè)備的輸出電路可將數(shù)模轉(zhuǎn)換器轉(zhuǎn)換和輸出的信號提供至顯示面板。由于所述輸出電路傳輸大量的輸出信號，所以所述顯示驅(qū)動設(shè)備可包括大量對應(yīng)于輸出信號的輸出電路。為方便描述，圖1表示所述輸出電路接收一對極性不同的輸入信號IN(N)和IN(N+1)，并將輸出信號OUT(N)和0UT(N+1)輸出至一對輸出端子60和80。此時，使用一對極性不同的輸入信號IN(N)和IN(N+1)的技術(shù)可表示源驅(qū)動集成電路向液晶顯示面板的同一行交替提供正輸出信號和負(fù)輸出信號，以抑制液晶粘結(jié)(liquid crystal sticking)。在圖1中，INP和INN表示通過接收到一對輸入信號IN(N)和IN(N+1)的輸出緩沖單元20進(jìn)行緩沖和輸出的信號，OUT(N)和0UT(N+1)表示通過接收到輸出信號INP和INN的開關(guān)單元40傳輸?shù)揭粚敵龆俗?0和80的信號。
[0022]圖1是根據(jù)本實用新型的實施例的顯示驅(qū)動設(shè)備輸出電路的電路示意圖。
[0023]參照圖1，根據(jù)本實用新型的實施例，所述顯示驅(qū)動設(shè)備的輸出電路包括所述輸出緩沖單元20和開關(guān)單元40。所述輸出緩沖單元20對極性不同的一對輸入信號IN(N)和IN(N+I)進(jìn)行緩沖，并輸出一對輸出信號INP和INN。
[0024]開關(guān)單元40在輸出期間通過直接通路或交叉通路將輸出緩沖單元20的輸出信號INP和INN作為信號OUT(N)和0UT(N+1)傳輸至一對輸出端子60和80。進(jìn)一步，在重復(fù)輸出期間之間的電荷共享期間，所述開關(guān)單元40使用輸出緩沖單元20的上拉電壓Vtqp和下拉電壓Vbottqm之間的中間電壓Vmiddle對輸出端子60和80進(jìn)行電荷共享(charge-share)。
[0025]通過所述直接通路，所述輸出緩沖單元20的正輸出信號INP經(jīng)過所述開關(guān)單元40的開關(guān)SWl和SW5被傳輸?shù)剿鲚敵龆俗?0，并且所述輸出緩沖單元20的負(fù)輸出信號INN經(jīng)過所述開關(guān)單元40的開關(guān)SW8和SW12被傳輸?shù)剿鲚敵龆俗?0。通過所述交叉通路，所述輸出緩沖單元20的正輸出信號INP經(jīng)過所述開關(guān)單元40的開關(guān)SW2和SW6被傳輸?shù)剿鲚敵龆俗?0，并且所述輸出緩沖單元20的負(fù)輸出信號INN經(jīng)過所述開關(guān)單元40的開關(guān)SW7和SWll被傳輸?shù)剿鲚敵龆俗?0。換句話說，所述直接通路表示輸出信號INP和INN傳輸?shù)綄?yīng)的輸出端子60和80所通過的路徑，交叉通路表示輸出信號INP和INN傳輸?shù)较噜彽妮敵龆俗?0和80所通過的路徑。
[0026]當(dāng)所述輸出緩沖單元20的所述輸出信號INP和INN通過所述直接通路傳輸至所述輸出端子60和80時，所述開關(guān)單元40將所述交叉通路中的節(jié)點node2和node3預(yù)充電至中間電壓Vmiddle ；當(dāng)所述輸出緩沖單元20的所述輸出信號INP和INN通過所述交叉通路傳輸時，開關(guān)單元40將所述直接通路中的節(jié)點node I和node4預(yù)充電至中間電壓Vmiddle。
[0027]所述開關(guān)單元40包括使用具有對應(yīng)于低電壓的耐壓值的晶體管的開關(guān)。開關(guān)單元40在上拉電壓Vtqp和中間電壓Vmiddle之間或中間電壓Vmiddle和下拉電壓Vbqttqm之間的電壓范圍內(nèi)被驅(qū)動，所述上拉電壓Vtqp、中間電壓Vmiddle、下拉電壓Vbqttqm用于驅(qū)動所述輸出緩沖單元20。換句話說，所述開關(guān)單元40配置為在與所述輸出緩沖單元20相同的電氣環(huán)境中被驅(qū)動。
[0028]具體而言，所述開關(guān)單元40包括第一開關(guān)電路42和52，第二開關(guān)電路46和56，第三開關(guān)電路48和58，以及第四開關(guān)電路44和54。所述第一開關(guān)電路42和52提供所述直接通路。所述第二開關(guān)電路46和56提供所述交叉電路。所述第三開關(guān)電路48和58將第二電路46和56中的節(jié)點node2和node3預(yù)充電至所述中間電壓Vmiddle，當(dāng)所述第一開關(guān)電路42和52被啟用時，第二開關(guān)電路46和56被停用。所述第四開關(guān)電路44和54將所述第一開關(guān)電路42和52的節(jié)點node I和node4預(yù)充電至所述中間電壓Vmiddle，當(dāng)所述第二開關(guān)電路46和56被啟用時，停用第一開關(guān)電路42和52被停用。
[0029]所述第一開關(guān)電路42和52包括第一開關(guān)SWl和SW8和第二開關(guān)SW5和SW12，它們分別串連耦合在一起。所述第二開關(guān)電路46和56包括分別串連耦合在一起的第三開關(guān)SW2和SW6以及第四開關(guān)SW7和SWl I。當(dāng)?shù)谝婚_關(guān)電路42和52被啟用時，第三開關(guān)電路48和58將第三開關(guān)SW2和SW6之間、第四開關(guān)SW7和3￥11之間的節(jié)點110(^2、110(^3預(yù)充電至中間電壓Vmiddle，從而停用第三開關(guān)SW2和SW6以及第四開關(guān)SW7和SWll。當(dāng)?shù)诙_關(guān)電路46和56被啟用時，第四開關(guān)電路44和54將第一開關(guān)SWl和SW8之間、第二開關(guān)SW5和SW12之間的節(jié)點nodel和node4預(yù)充電至中間電壓Vmiddle，從而停用第一開關(guān)SWl和SW8以及第二開關(guān)SW5和SWl 2 ο
[0030]圖2是圖1所示開關(guān)單元中包括的開關(guān)SW6、SW12、SW5和SWll的橫截面剖視圖。
[0031]參照圖2，所述第二開關(guān)SW5和SWll以及第四開關(guān)SW6和SW12包括源極與基極相互耦合的PMOS晶體管和NMOS晶體管。這樣設(shè)置是為了在晶體管的容許電壓范圍內(nèi)驅(qū)動漏極-基極-源極電壓，從而避免來自節(jié)點node I到node4的電荷流入輸出端子60和80，所述節(jié)點nodel至node4在第三開關(guān)電路48和58以及第四開關(guān)電路44和54的預(yù)充電操作期間進(jìn)行預(yù)充電。
[0032]所述第二開關(guān)SW5和SWll以及第四開關(guān)SW6和SW12配置為在電荷共享期間根據(jù)輸出期間的極性狀態(tài)選擇性地打開PMOS晶體管或匪OS晶體管。具體而言，根據(jù)電荷共享期間是在直接輸出期間Direct Path之后或在交叉輸出期間Cross Path之后，PMOS晶體管或NMOS晶體管被選擇性打開。
[0033]在本實施例中，所述匪OS晶體管在直接輸出期間后的電荷共享期間被打開，PMOS晶體管在交叉輸出期間后的電荷共享期間被打開。然而，PMOS晶體管也可以在直接輸出期間后的電荷共享期間被打開，NMOS晶體管也可以在交叉輸出期間后的電荷共享期間被打開。
[0034]參照圖1，根據(jù)本實用新型另一個實施例，顯示驅(qū)動設(shè)備的輸出電路可包括輸出緩沖單元20、第一開關(guān)單元42和52、第二開關(guān)單元46和56以及預(yù)充電單元44、48、58、54。
[0035]所述輸出緩沖單元20緩沖一對極性不同的輸入信號IN(N)和IN(N+1)，并輸出一對輸出信號INP和INN。所述第一開關(guān)單元42和52通過直接通路或交叉通路將信號OUT(N)和0UT(N+1)傳輸至一對輸出端子60和80。當(dāng)所述第一開關(guān)電路42和52被停用時，第二開關(guān)單元46和56將輸出端子60和80電荷共享(charge-share)至中間電壓Vmiddle。當(dāng)所述第一開關(guān)電路42和52、第二開關(guān)電路46和56被停用時，預(yù)充電單兀44、48、58和54分別對第一開關(guān)單元42和52之間、第二開關(guān)單元46和56之間的節(jié)點nodel、node2、node3、node4進(jìn)行預(yù)充電。
[0036]所述第一開關(guān)單元42、52和第二開關(guān)單元46、56的預(yù)充電單元44、48、58和54包括使用具有對應(yīng)于低壓的耐壓的晶體管的開關(guān)。為了滿足低功耗的技術(shù)要求并具有穩(wěn)定的電氣環(huán)境，第一開關(guān)單元42、52和第二開關(guān)單元46、56的預(yù)充電單元44、48、58和54在驅(qū)動輸出緩沖單兀20的上拉電壓Vtqp和中間電壓Vmiddle之間或中間電壓Vmiddle和下拉電壓Vbqttqm之間的范圍內(nèi)被驅(qū)動。換句話說，所述第一開關(guān)單元42、52和第二開關(guān)單元46、56的預(yù)充電單元44、48、58和54使用與輸出緩沖電壓20相同的低電壓晶體管實現(xiàn)。
[0037]參照圖1，根據(jù)本實用新型的實施例，顯示驅(qū)動設(shè)備開關(guān)電路包括第一開關(guān)SW1、第二開關(guān)SW5、第三開關(guān)SW3。所述第一開關(guān)SWl傳輸輸出緩沖單元20的輸出信號INP。所述第二開關(guān)SW5與所述第一開關(guān)SWl串連親合，并傳輸輸出信號至輸出端子60 ο當(dāng)所述第一開關(guān)SWl和第二開關(guān)SW5停用時，所述第三開關(guān)SW3預(yù)充電第一開關(guān)SWl和第二開關(guān)SW5之間的節(jié)點node I至中間電壓Vmiddle。
[0038]當(dāng)?shù)谝婚_關(guān)被停用時，所述第二開關(guān)SW5和第三開關(guān)SW3將輸出端子60電荷共享至中間電壓Vmiddle，使得輸出端子60的電平等于相鄰的輸出端子80的電平。為滿足低功耗的技術(shù)要求，第一開關(guān)SWl、第二開關(guān)SW5、第三開關(guān)SW3包括具有對應(yīng)于低壓的耐壓值的晶體管。第一開關(guān)SWl、第二開關(guān)SW5和第三開關(guān)SW3在用于驅(qū)動輸出緩沖單元20的上拉電壓Vw和中間電壓Vmiddle之間或中間電壓Vmiddle和下拉電壓Vbqttqm之間的范圍內(nèi)被驅(qū)動。
[0039]前面已經(jīng)描述了在本實用新型的實施例中用于輸出緩沖單元20的正輸出信號INP的開關(guān)電路的配置。然而，對應(yīng)于負(fù)輸出信號INN的開關(guān)電路也包括在本實用新型的保護(hù)范圍中。
[0040]圖3至圖6是對圖1的運行過程進(jìn)行說明的電路圖。圖7是對用于控制圖1的開關(guān)單元的運行的控制信號進(jìn)行說明的時序圖。圖8是對圖1的運行過程進(jìn)行說明的時序圖。
[0041]根據(jù)本實用新型的實施例的顯示驅(qū)動設(shè)備的輸出電路可重復(fù)直接輸出期間Direct Path、電荷共享期間C.S、交叉輸出期間Cross Path、電荷共享期間C.S。
[0042]圖3對直接輸出期間DirectPath的運行進(jìn)行說明，圖4對直接輸出期間DirectPath之后的電荷共享期間C.S的運行進(jìn)行說明，圖5對交叉輸出期間Cross Path的運行進(jìn)行說明，圖6對交叉輸出期間Cross Path之后的電荷共享期間C.S進(jìn)行說明。圖7描述了直接輸出期間Direct Path的控制信號、直接輸出期間Direct Path之后的電荷共享期間C.S的控制信號、交叉輸出期間Cr ο s s Path的控制信號、交叉輸出期間Cr o s s Pa th之后的電荷共享期間C.S的控制信號。圖8是基于施加到圖7中開關(guān)SWl至SW8、SW11、SW12的NMOS晶體管以及施加到開關(guān)SW9、SW10的PMOS晶體管的控制信號的時序圖。參照圖3至圖8，輸出緩沖單元20緩沖一對極性不同的輸入信號IN(N)和IN(N+1)，并輸出一對輸出信號INP和INN。
[0043]首先，在使用直接通路的直接輸出期間DirectPath，控制信號(參照圖3)被施加到開關(guān)單元40的各開關(guān)SWl至SW12。
[0044]控制信號也在用于驅(qū)動輸出緩沖單兀20的上拉電壓Vtqp和中間電壓Vmiddle之間或中間電壓Vmiddle和下拉電壓Vbqttcim之間的范圍內(nèi)被驅(qū)動。
[0045]然后，響應(yīng)于使用直接通路的輸出期間Direct Path的控制信號，開關(guān)單元40通過直接通路將輸出信號INP和INN傳輸至一對輸出端子60和80。
[0046]具體而言，響應(yīng)于直接輸出通路DirectPath的控制信號，開關(guān)單元40的第一開關(guān)電路42和52啟用，第二開關(guān)電路46和56停用。此時，第一開關(guān)電路42和52通過直接通路將輸出信號INP和INN作為信號OUT(N)和0UT(N+1)輸出至一對輸出端子60和80，第三開關(guān)電路48和58對停用的第二開關(guān)電路46和56的節(jié)點node2和node3預(yù)充電至中間電壓Vmiddle。
[0047]隨后，在電荷共享期間C.S，控制信號(參照圖4)被施加到開關(guān)單元40的各開關(guān)SWl至SWl2。然后，如圖8所示，開關(guān)單元40的開關(guān)SWl、SW2、SW7、SW8被關(guān)閉，開關(guān)SW3、SW4、SW5、SW6、SW9、SWlO、SWl 1、和SWl 2被打開。這時，開關(guān)SW5、SWl 1、SW6、Sffl 2被打開，PMOS晶體管被關(guān)閉。換句話說，響應(yīng)于電荷共享期間C.S的控制信號，開關(guān)單元40將輸出端子60和80電荷共孚至輸出緩沖單兀20的上拉電壓Vtqp和下拉電壓Vbqttqm的中間電壓Vmiddle。
[0048]隨后，在交叉輸出期間Cross Path，控制信號(參照圖5和圖7)被施加到開關(guān)單元40的各開關(guān)SWl至SW12。然后，響應(yīng)于交叉輸出通路Cross Path的控制信號，開關(guān)單元40的第二開關(guān)電路46和56被啟用，第一開關(guān)電路42和52被停用。
[0049]此時，第二開關(guān)電路46和56通過交叉通路將信號INP和INN作為輸出信號OUT(N)和0UT(N+1)傳輸至一對輸出端子60和80，第四開關(guān)電路44和54對被停用的第一開關(guān)電路42和52的節(jié)點nodel和node4預(yù)充電至中間電壓Vmiddle。
[0050]隨后，在電荷共享期間C.S，控制信號(參照圖6和圖7)被施加到開關(guān)單元40的各開關(guān)SWl至SW12。然后，如圖8所示，響應(yīng)于電荷共享期間C.S的控制信號，開關(guān)單位40的開關(guān)Sffl、SW2、SW7和SW8被關(guān)閉，開關(guān)SW3、SW4、SW5、SW6、SW9、SWlO、Sffl 1、和SWl 2被打開。
[0051 ] 此時，開關(guān)SW5、SWl 1、SW6、SWl2的PMOS晶體管被打開，NMOS晶體管被關(guān)閉。換句話說，在電荷共享期間C.S，開關(guān)單元40可使用輸出緩沖單元20的上拉電壓Vtqp和下拉電壓Vbottcim的中間電壓Vmiddle對輸出端子60和80進(jìn)行電荷共享。
[0052]總之，根據(jù)本實用新型的實施例，顯示驅(qū)動設(shè)備的輸出電路在用于驅(qū)動輸出緩沖單兀20的上拉電壓Vtqp和中間電壓Vmiddle之間、或中間電壓Vmiddle和下拉電壓Vbqttqm之間的范圍內(nèi)重復(fù)直接輸出期間Direct Path、電荷共享期間C.S、交叉輸出期間Cross Path、電荷共享期間C.S。
[0053]如上所述，根據(jù)本實用新型的實施例，顯示驅(qū)動設(shè)備的輸出電路和開關(guān)電路使用低電壓晶體管實現(xiàn)開關(guān)單元，而不使用在高電壓環(huán)境中驅(qū)動的或具有對應(yīng)于高電壓的耐壓值的開關(guān)元件，因此滿足低功耗的技術(shù)要求并具有穩(wěn)定的電氣特性。進(jìn)一步，顯示驅(qū)動設(shè)備的輸出電路和開關(guān)電路使用與輸出緩沖單元相同的低電壓晶體管實現(xiàn)開關(guān)單元，從而避免額外處理費用的發(fā)生并使性能下降最小化。
[0054]雖然以上對不同的實施例進(jìn)行了描述，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解所描述的實施例僅是為了示例。因此，本專利的保護(hù)范圍不應(yīng)限于所描述的實施例。
【主權(quán)項】
1.一種顯示驅(qū)動設(shè)備的輸出電路，包括: 輸出緩沖單元，配置為緩沖一對極性不同的輸入信號并輸出一對輸出信號； 開關(guān)單元，配置為在輸出期間通過直接通路或交叉通路將所述一對輸出信號傳輸至一對輸出端子，在電荷共享期間使用所述輸出緩沖單元的上拉電壓和下拉電壓的中間電壓對所述一對輸出端子進(jìn)行電荷共享。2.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于: 所述開關(guān)單元將輸出期間被停用的直接通路或交叉通路的特定節(jié)點預(yù)充電至所述中間電壓。3.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于: 所述中間電壓設(shè)置為用于驅(qū)動所述輸出緩沖單元的上拉電壓和下拉電壓的平均值。4.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于: 所述開關(guān)單元包括使用具有對應(yīng)于低電壓的耐壓值的晶體管的開關(guān)，所述開關(guān)單元配置為在用于驅(qū)動所述輸出緩沖單元的上拉電壓和中間電壓之間、或中間電壓和下拉電壓之間的范圍內(nèi)驅(qū)動。5.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于所述開關(guān)單元包括: 第一開關(guān)電路，配置為提供直接通路； 第二開關(guān)電路，配置為提供交叉通路； 第三開關(guān)電路，配置為當(dāng)所述第一開關(guān)電路被啟用時預(yù)充電所述第二開關(guān)電路的特定節(jié)點至所述中間電壓，從而停用所述第二開關(guān)電路； 第四開關(guān)電路，配置為當(dāng)所述第二開關(guān)電路被啟用時預(yù)充電所述第一開關(guān)電路的特定節(jié)點至所述中間電壓，從而停用所述第一開關(guān)電路。6.根據(jù)權(quán)利要求5所述的輸出電路，其特征在于所述第一開關(guān)電路包括串連耦合的第一開關(guān)和第二開關(guān)， 所述第二開關(guān)電路包括串連耦合的第三開關(guān)和第四開關(guān)， 所述第三開關(guān)電路預(yù)充電第三開關(guān)和第四開關(guān)之間的節(jié)點至所述中間電壓，當(dāng)所述第一開關(guān)電路被啟用時，第三和第四開關(guān)被停用， 所述第四開關(guān)電路預(yù)充電所述第一開關(guān)和第二開關(guān)之間的節(jié)點至所述中間電壓，當(dāng)所述第二開關(guān)電路被啟用時，第一和第二開關(guān)被停用。7.根據(jù)權(quán)利要求6所述的輸出電路，其特征在于: 所述第二開關(guān)包括源極和基極相互耦合的第一PMOS晶體管和第一匪OS晶體管，并且第四開關(guān)包括源極和基極相互耦合的第二 PMOS晶體管和第二 NMOS晶體管。8.根據(jù)權(quán)利要求6所述的輸出電路，其特征在于: 所述第二開關(guān)包括第一PMOS晶體管和第一匪OS晶體管，并且所述第四開關(guān)包括第二PMOS晶體管和第二 NMOS晶體管，并且 所述第一 PMOS晶體管和第二 PMOS晶體管或者第一匪OS晶體和第二匪OS晶體管配置為在電荷共享期間響應(yīng)于輸出期間的極性狀態(tài)選擇性打開。9.一種顯示驅(qū)動設(shè)備的輸出電路，包括: 輸出緩沖單元，配置為緩沖一對極性不同的輸入信號并輸出一對輸出信號； 第一開關(guān)單元，配置為使用直接通路或交叉通路傳輸所述一對輸出信號； 第二開關(guān)單元，配置為將從第一開關(guān)單元接收的一對輸出信號傳輸至一對輸出端子，并且當(dāng)?shù)谝婚_關(guān)單元被停用時電荷共享所述一對輸出端子至預(yù)設(shè)水平； 預(yù)充電單元，配置為當(dāng)?shù)谝婚_關(guān)單元和第二開關(guān)單元被停用時，預(yù)充電所述第一和第二開關(guān)單元之間的節(jié)點至預(yù)設(shè)水平。10.根據(jù)權(quán)利要求9所述的輸出電路，其特征在于: 所述預(yù)設(shè)水平設(shè)置為對應(yīng)于所述輸出緩沖單元的上拉電壓和下拉電壓的平均值的中間電壓。11.根據(jù)權(quán)利要求9所述的輸出電路，其特征在于: 所述第一開關(guān)單元、第二開關(guān)單元和預(yù)充電單元包括使用具有對應(yīng)于低電壓的耐壓值的晶體管的開關(guān)，并且所述第一開關(guān)單元、第二開關(guān)單元和預(yù)充電單元配置為在用于驅(qū)動所述輸出緩沖單元的上拉電壓和中間電壓或者中間電壓和下拉電壓之間的范圍內(nèi)驅(qū)動。
【文檔編號】G09G3/36GK205428461SQ201520663030
【公開日】2016年8月3日
【申請日】2015年8月28日
【發(fā)明人】金永福, 金榮泰, 羅俊皞
【申請人】硅工廠股份有限公司