專利名稱：薄膜晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管及其制造方法和使用該薄膜晶體管的電路和液晶顯示裝置。
背景技術(shù)：
在低的工藝溫度下可形成的多晶硅薄膜晶體管(polycrystalline SiliconThin Film Transistor)、所謂的「低溫工藝多晶硅TFT」，作為能在大型玻璃基板上形成內(nèi)置了驅(qū)動器的高精細液晶顯示器的元件而引人注目。
圖38A和作為該圖的B-B線剖面圖的圖38B示出現(xiàn)有的多晶硅TFT的一例，示出形成源、漏區(qū)的多晶硅薄膜位于下側(cè)而柵電極位于上側(cè)的頂柵型TFT。此外，該多晶硅TFT是N溝道TFT的例子。
如圖38A、38B所述，在玻璃基板1上形成由氧化硅膜構(gòu)成的緩沖層2，在其上形成多晶硅薄膜3。再有，形成由覆蓋多晶硅薄膜3的氧化硅膜構(gòu)成的柵絕緣膜4，形成由氮化鉭膜、鋁(Al)膜等構(gòu)成的柵電極5。然后，在多晶硅薄膜3中的除了柵電極正下方以外的部分中形成作為雜質(zhì)導(dǎo)入?yún)^(qū)的源區(qū)6、漏區(qū)7。此外，形成由氧化硅膜構(gòu)成的層間絕緣膜8，同時對接觸孔9、9進行開口，形成源電極10、漏電極11。
但是，在一般的半導(dǎo)體器件的領(lǐng)域中，由于謀求器件的進一步高速化、低消耗功率化、高功能化的目的，近年來，與器件的微細化一起，SOI(絕緣體上的硅)結(jié)構(gòu)的采用是引人注目的。所謂SOI結(jié)構(gòu)，是例如在硅襯底的表面上以夾住氧化硅膜的方式形成單晶硅層的結(jié)構(gòu)。但是，在SOI結(jié)構(gòu)具有上述優(yōu)點的另一面，由于晶體管形成區(qū)與支撐襯底之間被電絕緣，故襯底飄浮效應(yīng)的影響變得顯著。在這種情況下，因襯底飄浮效應(yīng)而產(chǎn)生的問題是例如源·漏間的耐壓下降。該機理是由于在漏區(qū)附近的高電場區(qū)中產(chǎn)生的空穴存儲于溝道的下部，使溝道部的電位上升，因而將源、溝道、漏區(qū)分別作為發(fā)射區(qū)、基區(qū)、收集區(qū)的寄生雙極型晶體管導(dǎo)通的緣故。
另一方面，在將圖38A和38B中示出的那種結(jié)構(gòu)的多晶硅TFT作為液晶驅(qū)動元件來使用的情況下，以下這一點變得很明顯雖然對源電極10-漏電極11間加上信號電壓，對柵電極5加上掃描電壓，但此時也產(chǎn)生與上述SOI結(jié)構(gòu)中成為問題的襯底飄浮效應(yīng)相同的特性變壞。
此外，在TFT中性能的顯著的變壞也變得明顯。由于TFT溝道部被絕緣膜所包圍，故成為熱量難以發(fā)散的結(jié)構(gòu)。因而，由于在工作時產(chǎn)生的TFT本身的熱量而產(chǎn)生性能變壞。這樣的性能變壞在溝道寬度大的TFT中特別顯著。
此外，多晶硅的TFT與單晶硅的晶體管相比，關(guān)斷時的漏泄電流(關(guān)斷電流)較大，而且電流的離散度較大。在低溫工藝的TFT中，這種趨勢比用高溫工藝形成的TFT更顯著。
例如，如象素部的TFT的漏泄電流(關(guān)斷電流)大，則顯示畫面的輝度變動變大，如漏泄電流(關(guān)斷電流)的離散度大，則TFT的設(shè)計變得困難。
本發(fā)明是為了解決上述課題而提出的，其目的是提供具有可降低TFT的漏泄電流(關(guān)斷電流)并可抑制漏泄電流(關(guān)斷電流)的離散程度的結(jié)構(gòu)的薄膜晶體管及其制造方法和使用該薄膜晶體管的電路及液晶顯示裝置。
發(fā)明的公開為了達到上述目的，與本發(fā)明有關(guān)的薄膜晶體管包括在基板上的非單晶硅薄膜中被形成的溝道區(qū)；以及由在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；并設(shè)有在所述第1區(qū)或第2區(qū)的附近的高電場區(qū)中產(chǎn)生的與所述第1導(dǎo)電型相反的導(dǎo)電型的載流子流入的載流子注入?yún)^(qū)。
按照本發(fā)明，由于設(shè)有使電場區(qū)中產(chǎn)生的熱載流子流入的載流子注入?yún)^(qū)，故與現(xiàn)有的薄膜晶體管相比，向第1區(qū)或第2區(qū)的熱載流子的注入量變少，可大幅度減少特性變壞的現(xiàn)象。
與本發(fā)明有關(guān)的薄膜晶體管包括在基板上的非單晶硅薄膜中被形成的溝道區(qū)；由在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；以及由在這些第1區(qū)和第2區(qū)之間的所述非單晶硅薄膜中被形成的與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的至少一個第3區(qū)。
在本發(fā)明中，多個所述第3區(qū)可在所述非單晶硅薄膜上被形成。
所述第3區(qū)可在所述第1區(qū)和第2區(qū)的至少一方與所述溝道區(qū)之間的所述非單晶硅薄膜中被形成。
所述第3區(qū)可在所述溝道區(qū)的至少一部分中被形成。
所述第1導(dǎo)電型可以是N型。
所述非單晶硅薄膜可以是多晶硅薄膜。
具有所述溝道區(qū)、第1區(qū)和第2區(qū)的多晶硅薄膜可采用低溫工藝被形成。
與本發(fā)明有關(guān)的薄膜晶體管具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；以及由在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)，所述非單晶硅薄膜的至少所述溝道區(qū)的寬度比所述第1區(qū)和第2區(qū)的最小寬度大。
所述溝道區(qū)的寬度最好是50微米以上。
所述溝道區(qū)的寬度最好是100微米以上。
與本發(fā)明有關(guān)的薄膜晶體管具有在基板上被形成的、使之與一個柵電極交叉的多個非單晶硅薄膜；在所述各非單晶硅薄膜中被形成的溝道區(qū)；以及由在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)，所述多個非單晶硅薄膜的第1區(qū)相互間和第2區(qū)相互間分別被連接到共同的電極。
所述各非單晶硅薄膜的溝道寬度最好是10微米以下。
所述多個非單晶硅薄膜的最外邊間的尺寸最好是50微米以上。
所述溝道區(qū)的長度最好是4微米以下。
與本發(fā)明有關(guān)的薄膜晶體管是具有下述部分的晶體管在基板上被設(shè)置的半導(dǎo)體薄膜島；將雜質(zhì)有選擇地導(dǎo)入該半導(dǎo)體薄膜島中而被形成的源層和漏層；以及通過絕緣膜與所述半導(dǎo)體薄膜島相對地被設(shè)置的柵電極層，其中所述源層或漏層的至少一個被形成在據(jù)距所述半導(dǎo)體薄膜島的外緣的規(guī)定距離處的內(nèi)側(cè)。
TFT的漏泄電流(關(guān)斷電流)之所以大，一般來說是起因于「晶體的質(zhì)量」。但是，本申請的發(fā)明者在進行了進一步的大量的研究后，發(fā)現(xiàn)了「構(gòu)成薄膜島的外緣(外周)的一部分的高濃度源層或漏層的邊緣與柵電極之間的電場」對TFT的漏泄電流(關(guān)斷電流)有重要的影響。
即，如加到源層或漏層上的電場變大，則TFT的漏泄電流(關(guān)斷電流)也大。
因此，通過在薄膜島的內(nèi)側(cè)設(shè)置高濃度的源層或漏層并在外緣部中設(shè)置「間隙」，則該間隙可緩和加到源層或漏層上的上述電場。因此，可降低漏泄電流(關(guān)斷電流)和抑制其離散度。
所述半導(dǎo)體薄膜島的外緣部的具有與至少所述柵電極重疊的部分可成為沒有導(dǎo)入雜質(zhì)的本征層，所述半導(dǎo)體薄膜島的外緣部的具有與至少所述柵電極重疊的部分是避開所述源層和漏層的區(qū)域。
明確地說，「間隙」部分是本征層。在本征層中耗盡層容易擴展，該耗盡層吸收電場。因此，加到高濃度的源層·漏層上的電場減少，TFT的漏泄電流(關(guān)斷電流)減少，也可抑制其離散度。
所述半導(dǎo)體薄膜島的外緣部的具有與至少所述柵電極重疊的部分可由導(dǎo)入了與所述源層和漏層相反的導(dǎo)電型的雜質(zhì)的雜質(zhì)層以及與該雜質(zhì)層連接的本征層構(gòu)成，所述半導(dǎo)體薄膜島的外緣部的具有與至少所述柵電極重疊的部分是避開所述源層和漏層的區(qū)域。
例如，在NMOS晶體管的情況下，在薄膜島的外緣部中，至少具有與柵電極重疊的部分有p層和i層(本征層)。在該情況下與本發(fā)明的第2方案的情況相同，也可得到電場緩和的效果，可謀求減少TFT的漏泄電流(關(guān)斷電流)和可抑制其離散度。
從所述半導(dǎo)體薄膜島的外緣到所述源或漏的所述規(guī)定距離最好是1微米以上和5微米以下。
從所述半導(dǎo)體薄膜島的外緣到所述源或漏的距離如不到1微米的話，則從目前的加工水平來看是困難的，此外，如果比5微米大，則結(jié)果半導(dǎo)體薄膜島的尺寸變大，不滿足設(shè)計規(guī)格。因此，希望是1微米以上和5微米以下。
所述半導(dǎo)體薄膜島可由對非晶硅進行退火而被制成的多晶硅構(gòu)成。
由低溫工藝制成的多晶硅TFT因為不進行高溫處理，故晶體缺陷的恢復(fù)力較弱，TFT的漏泄電流(關(guān)斷電流)往往變大。因此，應(yīng)用本發(fā)明是有效的。
薄膜晶體管在所述柵電極和所述漏層的相對位置關(guān)系中可具有偏移(offset)。
在所謂的「偏移結(jié)構(gòu)」中，由于柵與漏沒有重疊部分，故對于漏泄電流(關(guān)斷電流)的降低是有效的，但另一方面，如偏移量大的話，會導(dǎo)致導(dǎo)通電流的減少和閾值電壓的增加。因而，偏移量的調(diào)整是困難的。
如將本發(fā)明應(yīng)用于偏移結(jié)構(gòu)的MOS晶體管，則即使偏移量不是那么大，也可有效地降低漏泄電流(關(guān)斷電流)，此外可抑制其離散度，因此導(dǎo)通電流的確保和設(shè)計變得容易。
薄膜晶體管可具有互相平行地配置了2條柵電極的雙柵結(jié)構(gòu)。
雙柵結(jié)構(gòu)的MOSFET作成串聯(lián)連接2個MOS晶體管的結(jié)構(gòu)。而且，通過采用本發(fā)明的電場緩和結(jié)構(gòu)來減少各MOSFET的漏泄電流，在以關(guān)于一個MOSFET的減少率(應(yīng)用本發(fā)明后的漏泄電流/應(yīng)用前的漏泄電流)為「F(＜1)」的情況下，2個MOSFET總的漏泄電流的減少率為「F×F」，與1個MOSFET的情況相比，可進一步減少漏泄電流。
與本發(fā)明有關(guān)的薄膜晶體管，具有在基板上被設(shè)置的半導(dǎo)體薄膜島；將雜質(zhì)有選擇地導(dǎo)入所述半導(dǎo)體薄膜島中而被形成的源層和漏層；設(shè)置成具有只與所述半導(dǎo)體薄膜島的外緣部重疊的部分的第1絕緣膜；形成為覆蓋所述半導(dǎo)體薄膜島的表面和所述第1絕緣膜的第2絕緣膜；和在所述第2絕緣膜上被設(shè)置的柵電極層。
在本發(fā)明中，為了緩和柵電極和源·漏之間的電場，在薄膜島的外緣部中重疊地設(shè)置第1絕緣膜，使到柵的邊緣的距離增加該第1絕緣膜的厚度。由此，可緩和加在源·漏上的電場，可減少TFT的漏泄電流(關(guān)斷電流)，也可抑制其離散度。
與本發(fā)明有關(guān)的電路具有所述薄膜晶體管。
與本發(fā)明有關(guān)的液晶顯示裝置是驅(qū)動電路內(nèi)置型的，具有所述薄膜晶體管。
通過使用本發(fā)明的薄膜晶體管，可減少電路的誤操作等的發(fā)生，可實現(xiàn)具有良好的圖象質(zhì)量的液晶顯示裝置。
在所述液晶顯示裝置中，最好在電路部中使用所述薄膜晶體管。
在所述液晶顯示裝置中，最好使用所述薄膜晶體管作為所述電路部的模擬開關(guān)裝置。
與本發(fā)明有關(guān)的液晶顯示裝置在象素部中具有所述薄膜晶體管。
象素部分的TFT的漏泄電流(關(guān)斷電流)被減少，顯示畫面的輝度變動變少。此外，TFT的漏泄電流(關(guān)斷電流)的離散度被抑制，也使有源矩陣基板的設(shè)計變得容易。因而，可實現(xiàn)高性能的液晶顯示裝置。
與本發(fā)明有關(guān)的液晶顯示裝置使用所述薄膜晶體管而被構(gòu)成。
在用本發(fā)明的TFT來構(gòu)成液晶驅(qū)動電路等的外圍電路時，可形成高性能的電路。在有源矩陣基板上形成該電路也是容易的。因而可實現(xiàn)高性能的液晶顯示裝置。
與本發(fā)明有關(guān)的薄膜晶體管的制造方法是下述薄膜晶體管的制造方法，所述薄膜晶體管具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；由在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；以及由在所述第1區(qū)和所述溝道區(qū)之間和所述第2區(qū)和所述溝道區(qū)之間的兩者中被形成的與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的第3區(qū)，所述溝道區(qū)由與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成，所述制造方法具有在基板上形成非單晶硅薄膜的硅薄膜形成工序；在該非單晶硅薄膜的一部分中通過離子注入與第1導(dǎo)電型相反的導(dǎo)電型的雜質(zhì)來形成所述第3區(qū)的第3區(qū)形成工序；在所述非單晶硅薄膜的第3區(qū)上通過夾入柵絕緣膜形成柵電極的柵電極形成工序；和通過以比所述第3區(qū)形成工序的離子注入時的劑量少的劑量離子注入第1導(dǎo)電型的雜質(zhì)來形成所述第1區(qū)和第2區(qū)的第1·第2區(qū)形成工序。
與本發(fā)明有關(guān)的薄膜晶體管的制造方法是下述薄膜晶體管的制造方去，所述薄膜晶體管具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；由在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；以及由在所述第1區(qū)和所述溝道區(qū)之間和所述第2區(qū)和所述溝道區(qū)之間的兩者中被形成的與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的第3區(qū)，所述制造方法具有在基板上形成非單晶硅薄膜的硅薄膜形成工序；在所述非單晶硅薄膜的第3區(qū)上通過夾入柵絕緣膜形成柵電極的柵電極形成工序；通過在使用該柵電極作為掩模的同時使用覆蓋所述第1區(qū)和第2區(qū)的掩模材料離子注入與第1導(dǎo)電型相反的導(dǎo)電型的雜質(zhì)，在與所述溝道區(qū)鄰接的區(qū)域中形成第3區(qū)的第3區(qū)形成工序；和通過以比所述第3區(qū)形成工序的離子注入時的劑量少的劑量離子注入第1導(dǎo)電型的雜質(zhì)在與所述非單晶硅薄膜的第3區(qū)鄰接的區(qū)域中形成所述第1區(qū)和第2區(qū)的第1·第2區(qū)形成工序。
與本發(fā)明有關(guān)的薄膜晶體管的制造方法是下述薄膜晶體管的制造方法，所述薄膜晶體管被用于具有兼?zhèn)銹型、N型的互補型薄膜晶體管的液晶顯示裝置，所述薄膜晶體管具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；由在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；以及由在這些第1區(qū)和第2區(qū)之間的所述非單晶硅薄膜中被形成的與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的第3區(qū)，所述制造方法是在形成與所述第1導(dǎo)電型相反的導(dǎo)電型所構(gòu)成的晶體管的第1區(qū)和第2區(qū)的同時進行所述第3區(qū)的形成。
與本發(fā)明有關(guān)的薄膜晶體管的制造方法具有在基板上淀積非晶硅薄膜的工序；將激光照射到該非晶硅薄膜上，得到已被結(jié)晶化的多晶硅薄膜的工序；對利用激光照射得到的所述多晶硅薄膜進行圖形刻蝕以形成多晶硅島，在該多晶硅島上形成柵絕緣膜，在該柵絕緣膜上形成柵電極的工序；形成覆蓋所述多晶硅島的外緣部的至少一部分的絕緣層的工序；使用所述柵電極和所述絕緣層作為掩模在所述多晶硅島中導(dǎo)入雜質(zhì)，形成源層和漏層的工序；和形成源電極和漏電極的工序。
通過使用柵電極和絕緣層作為掩模進行自對準(self align)，可從薄膜島的外緣向內(nèi)側(cè)形成源層或漏層。
圖面的簡單的說明

圖1A和1B是示出作為本發(fā)明的第1實施形態(tài)的薄膜晶體管的圖，圖2A～2C是依次示出薄膜晶體管的制造工序的流程圖，圖3A～3D是依次示出薄膜晶體管的制造工序的流程圖，圖4A和4B是示出作為本發(fā)明的第2實施形態(tài)的薄膜晶體管的圖，圖5A～5C是依次示出薄膜晶體管的制造工序的流程圖，圖6A～6C是依次示出薄膜晶體管的制造工序的流程圖，圖7A～7D是依次示出薄膜晶體管的另一制造工序的流程圖，圖8A和8B是示出P型雜質(zhì)擴散區(qū)的形狀不同的另一個實施形態(tài)的薄膜晶體管的圖，圖9A和9B是示出P型雜質(zhì)擴散區(qū)的形狀不同的又一個實施形態(tài)的薄膜晶體管的圖，圖10A和10B是示出作為本發(fā)明的第3實施形態(tài)的薄膜晶體管的圖，圖11A和11B是示出作為本發(fā)明的第4實施形態(tài)的薄膜晶體管的圖，圖12是示出作為本發(fā)明的第5實施形態(tài)的液晶顯示裝置的結(jié)構(gòu)的框圖，圖13A是用于說明TFT(n型MOSFET)的漏泄電流(關(guān)斷電流)的圖，圖13B是示出TFT(n型MOSFET)的平面結(jié)構(gòu)的圖，圖14是示出多晶硅TFT的電壓-電流特性的圖，圖15是用于說明在多晶硅TFT漏泄電流(關(guān)斷電流)產(chǎn)生的一個原因的圖，圖16是與本發(fā)明的第6實施形態(tài)有關(guān)的MOSFET的平面圖，圖17是沿圖16的器件的XVII-XVII線的MOSFET的剖面圖，圖18A是沿圖16的器件的XVIII-XVIII線的MOSFET的剖面圖，圖18B是用于說明電場緩和的效果的圖，圖19是示出比較例的柵·源間電壓(VGS)和漏·源間電流(IDS)的關(guān)系的圖，圖20是示出圖16中示出本發(fā)明的MOSFET的柵·源間電壓(VGS)和漏·源間電流(IDS)的關(guān)系的圖，圖21是與本發(fā)明的第7實施形態(tài)有關(guān)的MOSFET的剖面圖(沿圖16的器件的XVIII-XVIII線的剖面圖)，圖22是示出與本發(fā)明的第8實施形態(tài)有關(guān)的MOSFET的剖面結(jié)構(gòu)(上側(cè))和平面結(jié)構(gòu)(下側(cè))的圖，圖23A是與本發(fā)明的第9實施形態(tài)有關(guān)的MOSFET的平面結(jié)構(gòu)，圖23B是示出其等效電路的圖，圖24是示出與本發(fā)明的第10實施形態(tài)有關(guān)的MOSFET的平面結(jié)構(gòu)(上側(cè))和剖面結(jié)構(gòu)(下側(cè))的圖，圖25是示出用于制造本發(fā)明的CMOS(TFT)的第1工序的圖，圖26是示出用于制造本發(fā)明的CMOS(TFT)的第2工序的圖，圖27是示出用于制造本發(fā)明的CMOS(TFT)的第3工序的圖，圖28是示出用于制造本發(fā)明的CMOS(TFT)的第4工序的圖，圖29是示出用于制造本發(fā)明的CMOS(TFT)的第5工序的圖，圖30是示出用于制造本發(fā)明的CMOS(TFT)的第6工序的圖，圖31是示出用于制造本發(fā)明的CMOS(TFT)的第7工序的圖，圖32是示出液晶顯示裝置的結(jié)構(gòu)的圖，圖33是示出液晶顯示裝置的結(jié)構(gòu)的圖，圖34是示出使用實施形態(tài)的液晶顯示裝置而被構(gòu)成的電子裝置的圖，圖35是示出使用實施形態(tài)的液晶顯示裝置而被構(gòu)成的液晶投影儀的圖，圖36是示出使用實施形態(tài)的液晶顯示裝置而被構(gòu)成的個人計算機的圖，圖37是示出使用實施形態(tài)的液晶顯示裝置而被構(gòu)成的無線尋呼機的圖，圖38A和圖38B是示出現(xiàn)有的薄膜晶體管的一例的圖。
用于實施發(fā)明的最佳形態(tài)(第1實施形態(tài))以下參照圖1A～圖3D說明本發(fā)明的第1實施形態(tài)。
圖1A和圖1B是示出本實施形態(tài)的薄膜晶體管16的圖，該薄膜晶體管16例如是作為液晶顯示器的模擬開關(guān)使用的多晶硅TFT。
圖1A是薄膜晶體管16的平面圖。如該圖所示，薄膜晶體管16具有本身都是N型(第1導(dǎo)電型)雜質(zhì)擴散區(qū)的源區(qū)17(第1區(qū))和漏區(qū)18(第2區(qū))以及柵電極19，柵電極19的正下方成為溝道區(qū)30。
再有，薄膜晶體管16的溝道長度L與溝道寬度W的比例如是5微米/100微米。此外，在源區(qū)17、漏區(qū)18中通過多個接觸孔20、20、…分別與源電極21、漏電極22連接。而且，在多個部位并隔開一定的間隔形成在漏區(qū)18、溝道區(qū)30和源區(qū)17上連續(xù)地形成的P型雜質(zhì)擴散區(qū)23(載流子注入?yún)^(qū)，由與第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的第3區(qū))。例如，P型雜質(zhì)擴散區(qū)23的寬度約為5微米，P型雜質(zhì)擴散區(qū)23相互間的間隔約為5微米。
圖1B是沿圖1A的I-I線的剖面圖。如該圖所示，在玻璃基板24上依次形成由氧化硅膜構(gòu)成的基底絕緣膜25、以及形成源、漏區(qū)17、18和P型雜質(zhì)擴散區(qū)23的多晶硅薄膜26。然后，在其上經(jīng)由柵絕緣膜27形成柵電極19。此外，在其上形成由氧化硅膜構(gòu)成的層間絕緣膜28，同時以開口方式形成貫通層間絕緣膜28通到源區(qū)17、漏區(qū)18的接觸孔20、20，形成源電極21、漏電極22。
其次，使用圖2A～圖3D說明上述結(jié)構(gòu)的薄膜晶體管的制造方法。以下所述的制造方法是在例如柵絕緣膜的形成中使用CVD法而不是使用熱氧化法的制造方法，是在整個工藝中在450℃以下的低的工藝溫度下進行制造的方法。由此，可使用玻璃作為基板的材料。
首先，如圖2A所示，在玻璃基板24的整個面上使用CVD法形成膜厚約為100-500nm的氧化硅膜作為基底絕緣膜25。其次，在基底絕緣膜25的整個面上使用將乙硅烷(Si2H6)或單硅烷(SiH4)作為原料的CVD法形成膜厚約為50nm的非晶硅薄膜之后，通過進行XeCl等的受激準分子激光退火來進行多結(jié)晶化。然后，使用眾所周知的光刻技術(shù)進行多晶硅薄膜26的圖形刻蝕(硅薄膜形成工序)。
其次，如圖2B所示，在形成只對打算形成P型雜質(zhì)擴散區(qū)的區(qū)域進行開口的光致抗蝕劑圖形29后，通過進行使用B2H6/H2的離子摻雜形成P型雜質(zhì)擴散區(qū)23(第3區(qū)形成工序)。再有，離子摻雜時的劑量例如約為1～10×1015atoms/cm2。其后，在除去光致抗蝕劑圖形29后，如圖2C所示，使用ECR-CVD(電子回旋共振化學汽相淀積)法等形成由膜厚約為120nm的氧化硅膜構(gòu)成的柵絕緣膜27。
其次，利用濺射法等在整個面上淀積膜厚約為600～800nm的鉭膜，如圖3A所示，通過對其進行圖形刻蝕形成柵電極19(柵電極形成工序)。接著，如圖3B所示，通過以該柵電極19為掩模進行使用PH3/H2的離子摻雜，形成作為N型雜質(zhì)擴散區(qū)的源區(qū)17、漏區(qū)18(第1·第2區(qū)形成工序)。此外，離子摻雜時的劑量約為1～10×1015atoms/cm2即可，但設(shè)定為比圖2B的離子摻雜工序中的B2H6/H2的劑量少。此時，在溝道區(qū)30和源、漏區(qū)17、18間的區(qū)域23a中導(dǎo)入P型雜質(zhì)和N型雜質(zhì)，但通過如上述那樣來設(shè)定劑量，區(qū)域23a仍為P型。接著，進行300℃、2小時的N2退火。
然后，如圖3C所示，利用CVD法形成由膜厚約為500～1000nm的氧化硅膜構(gòu)成的層間絕緣膜28。最后，如圖3D所示，以開口方式形成貫通層間絕緣膜28到達多晶硅薄膜26上的源區(qū)17、漏區(qū)18的接觸孔20、20后，在整個面上淀積Au-Si-Cu膜，通過對其進行圖形刻蝕，形成源電極21、漏電極22。
在本實施形態(tài)的薄膜晶體管16中，在使模擬開關(guān)導(dǎo)通時，如在源電極21-漏電極22間施加電壓，則從源區(qū)17向漏區(qū)18注入電子，該電子在漏區(qū)18附近的高電場區(qū)中被加速，通過碰撞離化產(chǎn)生熱載流子(電子·空穴對)。此時，在本實施形態(tài)的薄膜晶體管16中，與現(xiàn)有的薄膜晶體管不同， 由于在漏區(qū)18內(nèi)設(shè)有P型雜質(zhì)擴散區(qū)23，所產(chǎn)生的空穴的一部分流入電位低的P型雜質(zhì)擴散區(qū)23內(nèi)。結(jié)果，與現(xiàn)有的薄膜晶體管相比，由于注入到源區(qū)17內(nèi)的空穴可以顯著變少，故可大幅度減少Vgs-Ids特性曲線向耗盡層一側(cè)移動的特性變壞的現(xiàn)象。
此外，按照本實施形態(tài)的結(jié)構(gòu)，由于不是僅在1個部位，而是在多個部位均勻地設(shè)置P型雜質(zhì)擴散區(qū)23，故在漏區(qū)18內(nèi)的哪個部位產(chǎn)生的空穴都能容易地流入P型雜質(zhì)擴散區(qū)23內(nèi)，可有效地提高減少特性變壞的現(xiàn)象的效果。
再有，在本實施形態(tài)中，P型雜質(zhì)擴散區(qū)23成為與源區(qū)17、漏區(qū)18接觸的結(jié)構(gòu)，但也可將P型雜質(zhì)擴散區(qū)作成在溝道區(qū)的內(nèi)部獨立地形成的結(jié)構(gòu)。
(第2實施形態(tài))以下，參照圖4A～圖7D說明本發(fā)明的第2實施形態(tài)。
圖4A和圖4B是示出本實施形態(tài)的薄膜晶體管31的圖，圖4B是圖4A的IV-IV線剖面圖。再有，本實施形態(tài)的薄膜晶體管31與第1實施形態(tài)的薄膜晶體管的不同點只是P型雜質(zhì)擴散區(qū)的結(jié)構(gòu)，故在圖4A和圖4B中關(guān)于與圖1A和圖1B共同的構(gòu)成要素附以相同的符號，省略其詳細的說明。
如圖4A和圖4B所示，該薄膜晶體管31具有本身都是N型(第1導(dǎo)電型)雜質(zhì)擴散區(qū)的源區(qū)17(第1區(qū))和漏區(qū)18(第2區(qū))以及柵電極19，柵電極19的正下方成為溝道區(qū)30。此外，在源區(qū)17、漏區(qū)18中通過多個接觸孔20、20、…分別與源電極21、漏電極22連接。而且，與第1實施形態(tài)不同，多個P型雜質(zhì)擴散區(qū)32、32、…(載流子注入?yún)^(qū)，第3區(qū))的每一個成為在除了溝道擴散區(qū)30以外的漏區(qū)18內(nèi)和源區(qū)17內(nèi)形成的、被分割為2個區(qū)的結(jié)構(gòu)。
其次，使用圖5A～圖6C說明本實施形態(tài)的薄膜晶體管的制造方法。
首先，如圖5A所示，在玻璃基板24的整個面上使用CVD法形成膜厚約為100～500nm的氧化硅膜作為基底絕緣膜25。其次，在基底絕緣膜25的整個面上使用將乙硅烷(Si2H6)或單硅烷(SiH4)作為原料的CVD法形成膜厚約為50nm的非晶硅薄膜之后，通過進行XeCl等的受激準分子激光退火來進行多結(jié)晶化。然后，使用眾所周知的光刻技術(shù)進行多晶硅薄膜26的圖形刻蝕(硅薄膜形成工序)。
其次，如圖5B所示，使用ECR-CVD法等形成由膜厚約為120nm的氧化硅膜構(gòu)成的柵絕緣膜27。然后，利用濺射法等在整個面上淀積膜厚約為600～800nm的鉭膜，通過對其進行圖形刻蝕形成柵電極19(柵電極形成工序)。
接著，如圖5C所示，在形成了只對打算形成P型雜質(zhì)擴散區(qū)32的區(qū)域和形成了柵電極19的區(qū)域進行開口的光致抗蝕劑圖形29后，如進行使用B2H6/H2的離子摻雜，則由于柵電極19和光致抗蝕劑圖形29成為掩模材料注入離子，只在與溝道區(qū)30鄰接的部分中形成P型雜質(zhì)擴散區(qū)32(第3區(qū)形成工序)。再有，離子摻雜時的劑量例如約為1～10×1015atoms/cm2。
然后，在除去光致抗蝕劑29后，如圖6A所示，通過以該柵電極19為掩模進行使用PH3/H2的離子摻雜，形成作為N型雜質(zhì)擴散區(qū)的源區(qū)17、漏區(qū)18(第1·第2區(qū)形成工序)。此外，離子摻雜時的劑量約為1-10×1015atoms/cm2即可，但設(shè)定為比圖5C的離子摻雜工序中的B2H6/H2的劑量少。此時，在溝道區(qū)30和源、漏區(qū)17、18間的區(qū)域32中導(dǎo)入P型雜質(zhì)和N型雜質(zhì)，但通過如上述那樣來設(shè)定劑量，區(qū)域32仍為P型。接著，進行300℃、2小時的N2退火。
然后，如圖6B所示，利用CVD法形成由膜厚約為500～1000nm的氧化硅膜構(gòu)成的層間絕緣膜28。最后，如圖6C所示，以開口方式形成貫通層間絕緣膜28到達多晶硅薄膜26上的源區(qū)17、漏區(qū)18的接觸孔20、20后，在整個面上淀積Au-Si-Cu膜，通過對其進行圖形刻蝕，形成源電極21、漏電極22。
以上關(guān)于N溝道TFT單獨的情況下的制造方法進行了說明，但在具有兼?zhèn)銹溝道TFT、N溝道TFT的互補型(CMOS型)TFT的液晶顯示裝置的情況下，也可與P溝道TFT的源、漏區(qū)的形成同時地進行作為N溝道TFT的薄膜晶體管31的P型雜質(zhì)擴散區(qū)32的形成。以下，關(guān)于該例使用圖7A～圖7D進行說明。
首先，如圖7A所示，在玻璃基板24的整個面上使用CVD法形成膜厚約為100～500nm的氧化硅膜，作為基底絕緣膜25。其次，在基底絕緣膜25的整個面上使用將乙硅烷(Si2H6)或單硅烷(SiH4)作為原料的CVD法形成膜厚約為50nm的非晶硅薄膜之后，通過進行XeCl等的受激準分子激光退火來進行多結(jié)晶化。然后，使用眾所周知的光刻技術(shù)進行多晶硅薄膜的圖形刻蝕形成多晶硅薄膜26(硅薄膜形成工序)。
其次，如圖7B所示，在多晶硅薄膜26和基底絕緣膜25的表面上使用ECR-CVD法等形成由膜厚約為120nm的氧化硅膜構(gòu)成的柵絕緣膜27。然后，利用濺射法等在整個面上淀積膜厚約為600～800nm的鉭膜，通過對其進行圖形刻蝕形成柵電極19(柵電極形成工序)。在直到以上為止的工序中，在N溝道TFT一側(cè)和P溝道TFT一側(cè)都進行同樣的處理。
其次，如圖7C所示，在形成對N溝道TFT一側(cè)的打算形成P型雜質(zhì)擴散區(qū)的區(qū)域和P溝道TFT一側(cè)的全部的區(qū)域進行開口的光致抗蝕劑圖形29a后，進行使用B2H6/H2的離子摻雜。這樣一來，由于在N溝道TFT一側(cè)光致抗蝕劑圖形29a和柵電極19成為掩模材料而注入離子，在柵電極19的正下方的溝道區(qū)30的側(cè)部中形成P型雜質(zhì)擴散區(qū)32(第3區(qū)形成工序)。另一方面，由于在P溝道TFT一側(cè)柵電極19成為掩模材料而注入離子，以夾住柵電極19的正下方的溝道區(qū)48的方式形成源區(qū)49(第1區(qū))、漏區(qū)50(第2區(qū))。這樣一來，可同時地形成N溝道TFT的P型雜質(zhì)擴散區(qū)32和P溝道TFT的源、漏區(qū)49、50。再有，離子摻雜時的劑量例如約為1～10×1015atoms/cm2。
然后，在除去光致抗蝕劑29a后，如圖7D所示，形成覆蓋P溝道TFT一側(cè)的全部區(qū)域的光致抗蝕劑29b，以此為掩模進行使用PH3/H2的離子摻雜。于是，在P溝道TFT一側(cè)不注入離子，在N溝道TFT一側(cè)形成作為N型雜質(zhì)擴散區(qū)的源區(qū)17、漏區(qū)18(第1·第2區(qū)形成工序)。此外，離子摻雜時的劑量約為1～10×1015atoms/cm2即可，但設(shè)定為比圖7C的離子摻雜工序中的B2H6/H2的劑量少。此時，在N溝道TFT一側(cè)的溝道區(qū)30和源、漏區(qū)17、18間的區(qū)域32中導(dǎo)入P型雜質(zhì)和N型雜質(zhì)，但通過如上述那樣來設(shè)定劑量，區(qū)域32仍為P型。
以下，與第1實施形態(tài)的制造方法相同，依次進行層間絕緣膜的形成、接觸孔的開口、源、漏電極的形成即可。再有，在本方法中，先形成N溝道TFT的P型雜質(zhì)擴散區(qū)32和P溝道TFT的源、漏區(qū)49、50，后形成N溝道TFT的源區(qū)17、漏區(qū)18，但也可與此相反，先形成N溝道TFT的源區(qū)17、漏區(qū)18，后形成N溝道TFT的P型雜質(zhì)擴散區(qū)32和P溝道TFT的源、漏區(qū)49、50(可使圖7C和圖7D的順序反過來)。
在具有CMOS-FET的情況下，如使用該方法，則由于在一次光刻工序和P型雜質(zhì)注入工序中可同時形成N溝道TFT的P型雜質(zhì)擴散區(qū)32和P溝道TFT的源、漏區(qū)49、50，故在不增加工序數(shù)目的情況下，可制造具有用于防止特性變壞的雜質(zhì)擴散區(qū)的薄膜晶體管。
在本實施形態(tài)的薄膜晶體管31中，由于所產(chǎn)生的空穴的一部分流入P型雜質(zhì)擴散區(qū)32內(nèi)的結(jié)果，也可起到能減少Vgs-Ids特性曲線向耗盡層一側(cè)移動的特性變壞的現(xiàn)象的這樣一種與第1實施形態(tài)相同的效果。
再有，在上述第1、第2實施形態(tài)中，示出了以P型雜質(zhì)擴散區(qū)從柵電極下的溝道區(qū)向外側(cè)突出的方式來形成的例子，但例如如圖8A和作為該圖的VIII-VIII線剖面圖的圖8B中所示，可作成從溝道區(qū)30不向源、漏區(qū)17、18突出的形狀的P型雜質(zhì)擴散區(qū)71，或如圖9A和作為該圖的IX-IX線剖面圖的圖9B中所示，采用將溝道區(qū)30中的溝道長方向的一部分作為P型雜質(zhì)擴散區(qū)72的結(jié)構(gòu)。再有，在圖8A～圖9B中，關(guān)于與圖1A和圖1B以及圖4A和圖4B共同的構(gòu)成要素，附以相同的符號。
此外，在上述第1、第2實施形態(tài)的薄膜晶體管中，在源區(qū)一側(cè)也設(shè)置P型雜質(zhì)擴散區(qū)，但由于始終是在漏區(qū)附近產(chǎn)生空穴，故不一定要在源區(qū)一側(cè)設(shè)置P型雜質(zhì)擴散區(qū)，只要至少在漏區(qū)一側(cè)設(shè)置P型雜質(zhì)擴散區(qū)即可。
(第3實施形態(tài))以下參照圖10A和圖10B說明本發(fā)明的第3實施形態(tài)。
圖10A和圖10B是示出本實施形態(tài)的薄膜晶體管34的圖，在第1、第2實施形態(tài)的薄膜晶體管中設(shè)有P型雜質(zhì)擴散區(qū)，但本實施形態(tài)的薄膜晶體管34沒有P型雜質(zhì)擴散區(qū)，本實施形態(tài)對源區(qū)和漏區(qū)的平面形狀進行了改進。
圖10A是本實施形態(tài)的薄膜晶體管34的平面圖。如該圖所示，薄膜晶體管34具有本身都是N型雜質(zhì)擴散區(qū)的源區(qū)35和漏區(qū)36以及柵電極37，柵電極37的正下方成為溝道區(qū)38。此外，源、漏區(qū)35、36的與柵電極37相對的一側(cè)、即與源電極39、漏電極40連接的一側(cè)的端部的寬度較窄，柵電極37一側(cè)的寬度在一邊變寬約10微米，成為向外側(cè)(圖中的上下方向)伸出的伸出部35a、36a(載流子注入?yún)^(qū))。在本實施形態(tài)中，例如溝道長度L約為5微米、源、漏區(qū)的窄的一側(cè)的寬度W1(最小寬度)約為100微米，溝道區(qū)的寬度W2比窄的部分的寬度W1大約20微米。而且，將源電極39、漏電極40分別通過多個接觸孔41、41、…連接到源區(qū)35、漏區(qū)36。
圖10B是沿圖10A的X-X線的剖面圖。如該圖所示，在玻璃基板42上依次形成由氧化硅膜構(gòu)成的基底絕緣膜43、成為源、漏區(qū)35、36和溝道區(qū)38的多晶硅薄膜44。然后，在其上夾入柵絕緣膜45形成由氧化硅膜構(gòu)成的層間絕緣膜46，同時貫通層間絕緣膜46形成通到源區(qū)35、漏區(qū)36的接觸孔41、41，形成源電極39、漏電極40。
但是，一般來說，在載流子(電子或空穴)的移動機構(gòu)中存在漂移和擴散。漂移是因電場而移動的載流子的流動、擴散是因濃度梯度而移動的載流子的流動。因此，在本實施形態(tài)的薄膜晶體管34中，在漏區(qū)36附近產(chǎn)生的空穴的流動中也存在因漂移而向源區(qū)35流動的成分和因擴散而向任意方向的流動的成分，因而，擴散成分的一部分流向伸出部35a、36a一方。另一方面，從漏電極39、40施加電壓產(chǎn)生電場，作為晶體管實際上發(fā)揮功能的區(qū)域是源、漏區(qū)35、36和溝道區(qū)38中的寬度窄的部分的區(qū)域。因而，流入到伸出部35a、36a的空穴對晶體管特性沒有影響，結(jié)果，與現(xiàn)有的薄膜晶體管相比，由于有效地注入源區(qū)35的空穴的比例變低，故可減少特性變壞的現(xiàn)象。
(第4實施形態(tài))以下參照圖11A和圖11B說明本發(fā)明的第4實施形態(tài)。
圖11A和圖11B是示出本實施形態(tài)的薄膜晶體管51的圖，與第3實施形態(tài)相同，本實施形態(tài)的薄膜晶體管51也沒有P型雜質(zhì)擴散區(qū)，本實施形態(tài)是將多個寬度窄的晶體管并聯(lián)地連接起來的形態(tài)。再有，在圖11A和圖11B中與圖10A和圖10B相同的構(gòu)成要素附以相同的符號。
圖11A是本實施形態(tài)的薄膜晶體管51的平面圖。如該圖所示，將薄膜晶體管51形成為使多個(在本實施形態(tài)的情況下是4個)多晶硅薄膜52分別與一個柵電極37交叉。此外，在各多晶硅薄膜52中形成作為夾住柵電極37下的溝道區(qū)38的N型雜質(zhì)擴散區(qū)的源區(qū)53(第1區(qū))和漏區(qū)54(第2區(qū))。然后，在各多晶硅薄膜52的源區(qū)53和漏區(qū)54中形成接觸孔41，將源區(qū)53相互間和漏區(qū)54相互間分別連接到共同的源電極39、漏電極40。此外，在本實施形態(tài)中作為尺寸的一例，溝道長度L是5微米、各溝道區(qū)38的寬度W1是10微米，多個多晶硅薄膜52的最外的邊間的長度W2為70微米。再有，希望W1是10微米以下，W2是50微米以上。
圖11B是沿圖11A的XI-XI線的剖面圖。如該圖所示，在玻璃基板42上依次形成由氧化硅膜構(gòu)成的基底絕緣膜43、成為源、漏區(qū)53、54和溝道區(qū)38的多晶硅薄膜52。然后，在其上夾入柵絕緣膜45形成由鉭膜構(gòu)成的柵電極37。此外，在其上形成由氧化硅膜構(gòu)成的層間絕緣膜46，同時貫通層間絕緣膜46形成通到源區(qū)53、漏區(qū)54的接觸孔41、41，形成源電極39、漏電極40。
TFT的溝道寬度越寬，工作時的溫度越高。這是因為，如溝道寬度變寬，則在溝道的中央部附近產(chǎn)生的熱量的發(fā)散方向只是在上下方向，在橫方向上熱量難以發(fā)散。因而，TFT的溝道寬度越寬，可靠性越低。從這個觀點來看，在本實施形態(tài)中，通過將多個寬度窄的晶體管并聯(lián)地連接，工作時的熱量可高效率地發(fā)散，可確保足夠的可靠性。
(第5實施形態(tài))以下參照圖12說明本發(fā)明的第5實施形態(tài)。
本實施形態(tài)是使用了本發(fā)明的薄膜晶體管的液晶顯示裝置，圖12是示出該液晶顯示裝置的構(gòu)成的框圖。
如圖12所示，該液晶顯示裝置55是內(nèi)置了驅(qū)動電路的裝置，由源線驅(qū)動電路56、柵線驅(qū)動電路57、象素矩陣58的各部分構(gòu)成。源線驅(qū)動電路56具有移位寄存器59、視頻信號總線60a、60b、60c、模擬開關(guān)61a、61b、61c等，此外，柵線驅(qū)動電路57具有移位寄存器62、緩沖器63等，構(gòu)成柵線驅(qū)動電路56、57的晶體管(圖示中略去)的結(jié)構(gòu)都是CMOS型的。另一方面，象素矩陣58的各象素64排列成矩陣狀，各象素由象素晶體管65、液晶單元66、對置電極67構(gòu)成。而且，源線68a、68b、68c從源線驅(qū)動電路56相對于象素矩陣58的各象素晶體管65延伸，柵線69a、69b從柵線驅(qū)動電路57相對于象素矩陣58的各象素晶體管65延伸。
在該液晶顯示裝置中，可將本發(fā)明的薄膜晶體管應(yīng)用于源線驅(qū)動電路、柵線驅(qū)動電路等電路部、模擬開關(guān)、象素晶體管的各部分或一部分。利用該結(jié)構(gòu)，可減少電路的誤操作的發(fā)生，可實現(xiàn)具有良好的圖象質(zhì)量的液晶顯示裝置。
其次，關(guān)于多晶硅TFT中漏泄電流(關(guān)斷電流)產(chǎn)生的機構(gòu)的研究進行說明。
如圖13A所示，將多晶硅TFT(n溝道的增強型MOSFET)M1的漏泄電流(關(guān)斷電流)「ID」定義為，柵(G)電位為0V以下，在源(S)和漏(D)之間加上預(yù)定的電壓的情況下(漏電位＞源電位，漏電位＞0)流過的電流。
在圖14中示出利用低溫工藝制成的多晶硅TFT的柵·源間電壓(VGS)和漏·源間電流(IDS)的關(guān)系的一例。由此可知，漏泄電流(關(guān)斷電流)相當大，而且離散的寬度(Q)也很寬。
與單結(jié)晶的MOSFET相比，多晶硅薄膜的MOSFET的漏泄電流(關(guān)斷電流)之所以大，是因為存在多晶硅的FET本身的漏泄電流的機構(gòu)。使用圖15，關(guān)于本申請的發(fā)明者進行的研究進行說明。
圖15示出N型的MOSFET的蓄積狀態(tài)(對柵電極進行負偏置的狀態(tài))中的能帶圖。接受負的柵電壓的影響，能帶發(fā)生傾斜。再有，Ei表示本征能級，Ev表示價電子帶的上限能級，Ec表示導(dǎo)帶的下限能級。
例如，利用由向多晶硅MOSFET的光的照射或雜音引起的激勵，在價電子帶中產(chǎn)生電子·空穴對。
在多晶硅中存在各種局部能級J1、J2、J3～Jn，因而，如存在電場的協(xié)助，新產(chǎn)生的電子可經(jīng)由局部能級J1、J2、J3而達到高能量的局部能級Jn。而且，如該能級中的禁帶和導(dǎo)帶之間的寬度「d」由于能帶的彎曲而短到約德布羅意(de Broglie)波長的話，則由于隧道效應(yīng)電子可穿過禁帶移到導(dǎo)帶。由此產(chǎn)生漏泄電流(關(guān)斷電流)。
因此，多晶硅的MOSFET中的「電場」產(chǎn)生經(jīng)由電子的局部能級的激勵或能帶的陡峭的彎曲。即，「電場」對TFT的漏泄電流特性有重要的影響。
而且，按照本發(fā)明者的研究可知，如圖13B所示，在基板930上使用多晶硅島而被構(gòu)成的MOSFET中，在島的外緣部(外周部)和柵電極22重疊的部分的與源132和漏142連接的4個邊緣部(a)～(d)中，強的電場加在源、漏上，成為漏泄電流增大的主要原因。
在4個邊緣部(a)～(d)中電場之所以強是由于起因于島的厚度，基板930和島之間產(chǎn)生臺階差，在該部分絕緣膜的膜厚變薄，以及由于島的邊緣是銳角，故電場集中容易產(chǎn)生。
(第6實施形態(tài))圖16是與本發(fā)明的第6實施形態(tài)有關(guān)的MOSFET的平面圖。
該MOSFET的特征在于，在多晶硅島的外緣部設(shè)有本征層(i層)110。即，與圖13B不同，多晶硅島的外緣(外周)與源層130和漏層140的外緣不一致，將源層130和漏層140設(shè)置在島的內(nèi)側(cè)。再有，圖16中參照號碼120是柵電極層，參照號碼930是絕緣性基板。
圖17是圖16的沿XVII-XVII線的器件的剖面圖。圖18A是圖16的沿XVIII-XVIII線的器件的剖面圖。在圖17、圖18A中，參照號碼150是柵絕緣膜(SiO2膜)。
如圖18A所示，在多晶硅島的邊緣部(a)～(d)中，由于起因于島的厚度而產(chǎn)生的臺階差，柵絕緣膜的厚度L1、L2與其他平坦部分相比變薄，而且，島的邊緣是銳角，容易產(chǎn)生電場集中，于是電場較強。
但是，在圖18A的結(jié)構(gòu)中，本征層(i層)110緩和加在源層130上的電場。即，如圖18B所示，如加上電場E，則耗盡層在本征層(i層)110內(nèi)延伸，吸收該電場。于是，加到源層130上的電場變小。如上述的說明那樣，由于電場影響漏泄電流(關(guān)斷電流)的產(chǎn)生，故如電場變小，則漏泄電流(關(guān)斷電流)以同樣的比例減少，此外也抑制了離散度。
在圖19和圖20中，示出由本發(fā)明者測定的、利用低溫工藝制成的多晶硅TFT(n型MOSFET)的對于柵·源間電壓(VGS)的漏·源間電流(IDS)的值。圖19是不應(yīng)用本發(fā)明的情況，圖20是應(yīng)用了本發(fā)明的情況(圖16的結(jié)構(gòu)的情況)，共測量了12個樣品的漏泄電流。
在圖19中，VGS＝-10V時，IDS的最大值＝10-10A，在圖20的情況下，在相同的條件下，IDS的最大值＝10-11A，因此漏泄電流降低一個數(shù)量級。
此外，在圖19的情況下，VGS＝-10V時，IDS的離散范圍是[10-11～10-13(A)」，在圖20的情況下，在相同的條件下，IDS的離散范圍是「10-11～10-12(A)」的數(shù)量級，因此離散度也降低一個數(shù)量級。
因此，按照圖16的結(jié)構(gòu)，可減少漏泄電流(關(guān)斷電流)，可抑制其離散度。
在圖16中，考慮到用于形成漏層的掩模圖形的方便起見，設(shè)置本征層(i層)使其包圍多晶硅島，但基本上在與柵電極層120重疊的部分，特別是圖16的(a)、(b)、(c)、(d)部分中設(shè)置本征層(i層)即可。
此外，在圖16中，為了說明的方便起見，對源(S)和漏(D)雙方夾入本征層(i層)，但基本上可以只對漏(D)夾入本征層(i層)。
但是，例如在液晶顯示裝置的象素部的TFT的情況下，電位有各種變動，不能特別指定源和漏。在這種情況下，需要在成為源(或漏)的2個雜質(zhì)層的雙方作成夾入本征層(i層)的結(jié)構(gòu)。
(第7實施形態(tài))圖21是本發(fā)明的第7實施形態(tài)的一個器件的剖面圖(沿圖16的XVIII-XVIII線的器件的剖面圖)。
在本實施形態(tài)中，在電場強的(a)部和(b)部中，在多晶硅島的外緣部設(shè)有P層160和與該p層相連的本征層(i層)162。
按照本發(fā)明者的實驗，在該情況下也可得到與上述的實施形態(tài)相同的效果。
(第8實施形態(tài))圖22是與本發(fā)明的第8實施形態(tài)有關(guān)的器件的剖面結(jié)構(gòu)(上側(cè))和平面結(jié)構(gòu)(下側(cè))的圖。
本實施形態(tài)的特征是，設(shè)置絕緣膜(SiO2膜)170使其與多晶硅島的外緣部重疊，使邊緣部中的絕緣膜的厚度增大，由此來緩和電場。
如圖22的上側(cè)的圖中所示，在多晶硅島的邊緣部中，在其邊緣和柵電極層120之間以重疊的方式而存在絕緣膜(SiO2膜)170(厚度L3a、L3b)與柵絕緣膜150(厚度L4a、L4b)。由此，可緩和加在n+層(源或漏)130上的電場。
(第9實施形態(tài))圖23A示出與本發(fā)明的第9實施形態(tài)有關(guān)的器件的平面結(jié)構(gòu)，圖23B示出其等效電路。
本發(fā)明的特征是將圖16的結(jié)構(gòu)應(yīng)用于雙柵型的MOSFET。
如圖23B所示，雙柵型的MOSFET作成將2個MOS晶體管M1、M2串聯(lián)連接的結(jié)構(gòu)。再有，在圖23A中，參照號碼120是第1柵，參照號碼是第2柵，參照號碼180是源層。
而且，通過至少在圖23A中所示的(a)～(h)的各部分中采用圖16中示出的由本征層產(chǎn)生的電場緩和結(jié)構(gòu)，可減少各MOSFET的漏泄電流。
在以關(guān)于一個MOSFET的減少率(應(yīng)用本發(fā)明后的漏泄電流/應(yīng)用前的漏泄電流)為「F(＜1)」的情況下，2個MOSFET總的漏泄電流的減少率為「F×F」，與1個MOSFET的情況相比，可進一步減少漏泄電流。此外，也可減少漏泄電流的離散度。
(第10實施形態(tài))圖24示出與本發(fā)明的第10實施形態(tài)有關(guān)的器件的平面結(jié)構(gòu)(上側(cè))和剖面結(jié)構(gòu)(下側(cè))的圖。
本實施形態(tài)的特征是將圖16的結(jié)構(gòu)應(yīng)用于所謂的「偏移(offset)MOSFFT」。
偏移MOSFET是具有相對于柵電極至少使漏層帶有偏移進行配置的結(jié)構(gòu)的晶體管(即，相對的位置關(guān)系中帶有偏移)。再有，在圖24中，除了漏層142以外，在源層132上也設(shè)有偏移。
偏移結(jié)構(gòu)中由于柵和漏沒有重疊，故對于減少漏泄電流(關(guān)斷電流)是有效的，但另一方面，如偏移量大的話，則會導(dǎo)致導(dǎo)通電流的減少和閾值的增大。因而，偏移量的調(diào)整是困難的。
如在偏移結(jié)構(gòu)的MOS晶體管中應(yīng)用圖16的結(jié)構(gòu)，則即使偏移量不那么大，也可有效地減少漏泄電流(關(guān)斷電流)，此外，也可抑制離散度。于是，導(dǎo)通電流的確?；蛟O(shè)計變得容易。
例如，在不應(yīng)用本發(fā)明的情況下，為了將漏泄電流(關(guān)斷電流)減少到所希望的水平，需要2微米的偏移量，而通過采用本實施形態(tài)的結(jié)構(gòu)，例如有1微米的偏移量即可，故設(shè)計變得更為容易。
(第11實施形態(tài))在圖25～圖31中示出采用了圖16的結(jié)構(gòu)的CMOS結(jié)構(gòu)的TFT的制造方法的一例。
(工序1)如圖25所示，對玻璃基板930上的利用LPCVD法淀積的非晶硅薄膜(或多晶硅薄膜)200進行受激準分子的激光照射，通過退火對多晶硅薄膜進行再結(jié)晶化。
(工序2)接著，如圖26所示，進行圖形刻蝕，形成島210a、210b。
(工序3)如圖27所示，形成覆蓋島210a、210b的柵絕緣膜300a、300b。
(工序4)如圖28所示，形成由Al、Cr、Ta構(gòu)成的柵電極400a、400b。
(工序5)如圖29所示，形成由聚酰亞胺等構(gòu)成的掩模層450a、450b，將柵電極400a和掩模層450a、450b作為掩模來使用，通過自對準進行例如硼(B)的離子注入。由此，形成p+層500a、500b。此外，與此相隨，自動地形成本征層510a、510b。
(工序6)如圖30所示，形成由聚酰亞胺等構(gòu)成的掩模層460a、460b，將柵電極400b和掩模層460a、460b作為掩模來使用，通過自對準進行例如磷(P)的離子注入。由此，形成n+層600a、600b。此外，與此相隨，自動地形成本征層610a、610b。
(工序7)如圖31所示，形成層間絕緣膜700，在有選擇地形成接觸孔后，形成電極810、820、830。
因此，按照本實施形態(tài)，通過使用柵電極和絕緣層作為掩模進行自對準，可從多晶硅島的外緣向內(nèi)側(cè)形成源層或漏層。即，可通過自對準在多晶硅島的外緣部中自動地形成本征層(i層)。
(第12實施形態(tài))圖32和圖33中示出應(yīng)用了與本發(fā)明有關(guān)的第1～11實施形態(tài)的液晶顯示裝置的概要。
如圖32所示，液晶顯示裝置例如具備有源矩陣部(象素部)101、數(shù)據(jù)線驅(qū)動器110和掃描線驅(qū)動器102。再有，在圖32中，參照號碼103是定時控制器，參照號碼104是圖象信號放大電路，參照號碼105是圖象信號發(fā)生裝置。
在本實施形態(tài)中，將有源矩陣部(象素部)101中的TFT、構(gòu)成數(shù)據(jù)線驅(qū)動器110和掃描線驅(qū)動器102的TFT都作成圖16或圖22～圖24中示出的任一種結(jié)構(gòu)。
此外，如圖33所示，在有源矩陣基板940上通過同一制造工藝不僅形成象素部100的TFT，而且形成構(gòu)成數(shù)據(jù)線驅(qū)動器110和掃描線驅(qū)動器102的TFT。即，使用驅(qū)動器安裝型的有源矩陣基板940構(gòu)成液晶顯示裝置。
例如如圖33所示，液晶顯示裝置由背照光900、偏光板920、有源矩陣基板940、液晶950、彩色濾光器基板(對置基板)960、偏光板970構(gòu)成。
在本實施形態(tài)的液晶顯示裝置中，象素部的TFT的漏泄電流(關(guān)斷電流)被減少，顯示畫面的輝度變動減少。此外，可抑制TFT的漏泄電流(關(guān)斷電流)的離散度，因此，有源矩陣基板的設(shè)計也變得容易。此外，由于安裝使用本發(fā)明的TFT而構(gòu)成的高性能的液晶驅(qū)動電路，所以是高性能的。
使用上述的實施形態(tài)的液晶顯示裝置而構(gòu)成的電子裝置包含圖34中示出的顯示信息輸出源1000、顯示信息處理電路1002、顯示驅(qū)動電路1004、液晶屏等的顯示屏1006、時鐘產(chǎn)生電路1008和電源電路1010。顯示信息輸出源1000包含ROM、RAM等存儲器、與視頻信號調(diào)諧而輸出的調(diào)諧電路等，基于來自時鐘產(chǎn)生電路1008的時鐘，輸出視頻信號等的顯示信息。顯示信息處理電路1002基于來自時鐘產(chǎn)生電路1008的時鐘，處理顯示信息并輸出。該顯示信息處理電路1002可包含例如放大·極性反轉(zhuǎn)電路、相位展開電路、旋轉(zhuǎn)電路、非線性校正電路或箝位電路等。驅(qū)動電路1004包含掃描側(cè)驅(qū)動電路和數(shù)據(jù)側(cè)驅(qū)動電路，進行液晶屏1006的驅(qū)動。電源電路1010將電源供給上述各電路。
作為這種構(gòu)成的電子裝置，可舉出圖35中示出的液晶投影儀、圖36中示出的對應(yīng)于多媒體的個人計算機(PC)和管理工作站(EWS)、圖37中示出的無線尋呼機、或移動電話、文字處理機、電視、取景器型或監(jiān)視器直觀型的視頻信號磁帶記錄器、電子筆記本、電子臺式計算機、車輛導(dǎo)航裝置、POS終端、具備觸摸式面板的裝置等。
在圖35中示出的液晶投影儀是使用透射型液晶屏作為光閥的投射型投影儀，例如使用三棱鏡方式的光學系統(tǒng)。
在圖35中，在投影儀1100中，將從白色光源的燈單元1102射出的投射光在光導(dǎo)設(shè)備1104的內(nèi)部用多個反射鏡1106和兩個分色鏡1108分成R、G、B的三原色，將其引導(dǎo)到顯示各個色的圖象的三個有源矩陣型液晶屏1110R、1110G和1110B上。然后將用各個液晶屏1110R、1110G和1110B調(diào)制了的光從三個方向入射到分色棱鏡1112上。在分色棱鏡1112中，由于紅光R和蘭光B彎曲90度，綠光G直射進來，故將各色的圖象合成，通過投射透鏡1114在屏幕等上投射彩色圖象。
圖36中示出的個人計算機1200包括具備鍵盤1202的主機部分1204和液晶顯示畫面1206。
圖37中示出的無線尋呼機1300在金屬制的框體1302內(nèi)包括液晶顯示基板1304、備有背照光1306a的光導(dǎo)1306、電路基板1308、第一、第二屏蔽板1310、1312、兩個彈性導(dǎo)電體1314、1336和薄片托帶(filmcarrier tape)1318。兩個彈性導(dǎo)電體1314、1336和薄片托帶1318將液晶顯示基板1304和電路基板1308連接起來。
這里，液晶顯示基板1304中將液晶封入于兩個透明基板1304a、1304b之間，由此至少構(gòu)成點陣型液晶屏。在一個透明基板上可形成圖34中所示的驅(qū)動電路1004、或除此以外還形成顯示信息處理電路1002，不安裝在液晶顯示基板1304上的電路可作為液晶顯示基板的外部電路，在圖37的情況下可安裝在電路基板1308上。
圖37示出無線尋呼機的結(jié)構(gòu)，在該結(jié)構(gòu)中，在液晶顯示基板1304以外需要電路基板1308，但在使用液晶顯示裝置作為電子設(shè)備的一個部件的情況下，在透明基板上安裝驅(qū)動電路等時，該液晶顯示裝置的最小單位是液晶顯示基板1304?；颍部蓪⒁砸壕э@示基板1304作為框體的固定在金屬框1302上的部件，作為電子設(shè)備的一個部件，即液晶顯示裝置來使用。再有，在背照光式的情況下，在金屬制的框體1302內(nèi)將液晶顯示基板1304和備有背照光1306a的光導(dǎo)1306組合在一起，可構(gòu)成液晶顯示裝置。也可如圖24中所示，在構(gòu)成液晶顯示基板1304的2片透明基板1304a、1304b的一片上連接TCP(載帶封裝)1320，該TCP在形成金屬導(dǎo)電膜的聚酰亞胺帶1322上安裝了IC芯片1324，將其作為電子設(shè)備的一個部件，即液晶顯示裝置來使用，從而代替上述裝置。
再有，本發(fā)明不限定于上述的實施形態(tài)。例如，本發(fā)明不限于應(yīng)用在上述的各種液晶屏的驅(qū)動中，也可應(yīng)用于電致發(fā)光、等離子顯示裝置中。
此外，本發(fā)明也可應(yīng)用于LDD結(jié)構(gòu)的MOSFET中。
再有，在上述第1～第4實施形態(tài)中，關(guān)于N溝道TFT的例子進行了說明，但因熱載流子引起的特性變壞的問題也是在P溝道TFT中可能發(fā)生的問題，盡管不象N溝道TFT那樣顯著。因而，也可將本發(fā)明應(yīng)用于P溝道TFT，此時，形成N型雜質(zhì)擴散區(qū)來代替第1、第2實施形態(tài)中的P型雜質(zhì)擴散區(qū)即可。此外，作為形成溝道區(qū)或源、漏區(qū)的硅薄膜，不限于多晶硅薄膜，也可使用非晶硅薄膜。
而且，關(guān)于第1、第2實施形態(tài)中的P型雜質(zhì)擴散區(qū)的尺寸或形成P型雜質(zhì)擴散區(qū)的數(shù)目、或第3實施形態(tài)中的伸出部的尺寸、第4實施形態(tài)中的各溝道區(qū)的寬度或整體的寬度等的具體的數(shù)值，可進行適當?shù)脑O(shè)計。此外，在液晶顯示裝置中，不限于將本發(fā)明的薄膜晶體管應(yīng)用于象素晶體管或模擬開關(guān)，可應(yīng)用于各種的電路構(gòu)成要素。再有，在上述的實施形態(tài)中舉出頂柵型薄膜晶體管的例子，但也可將本發(fā)明應(yīng)用于底柵型薄膜晶體管。
權(quán)利要求
1.一種薄膜晶體管，具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的、由第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；以及在所述第1區(qū)或第2區(qū)的附近的高電場區(qū)中產(chǎn)生的與所述第1導(dǎo)電型相反的導(dǎo)電型的載流子流入的載流子注入?yún)^(qū)。
2.一種薄膜晶體管，具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的、由第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；以及在這些第1區(qū)或第2區(qū)之間的所述非單晶硅薄膜中被形成的、由與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的至少一個第3區(qū)。
3.如權(quán)利要求2中所述的薄膜晶體管，其中在所述非單晶硅薄膜上形成了多個所述第3區(qū)。
4.如權(quán)利要求2中所述的薄膜晶體管，其中在所述第1區(qū)和第2區(qū)的至少一方與所述溝道區(qū)之間的所述非單晶硅薄膜中形成了所述第3區(qū)。
5.如權(quán)利要求2中所述的薄膜晶體管，其中在所述溝道區(qū)的至少一部分中形成了所述第3區(qū)。
6.如權(quán)利要求1中所述的薄膜晶體管，其中所述第1導(dǎo)電型是N型。
7.如權(quán)利要求1中所述的薄膜晶體管，其中所述非單晶硅薄膜是多晶硅薄膜。
8.如權(quán)利要求7中所述的薄膜晶體管，其中具有所述溝道區(qū)、第1區(qū)和第2區(qū)的多晶硅薄膜是采用低溫工藝被形成的。
9.一種薄膜晶體管，具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；以及在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的、由第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)，其中所述非單晶硅薄膜的至少所述溝道區(qū)的寬度比所述第1區(qū)和第2區(qū)的最小寬度大。
10.如權(quán)利要求9中所述的薄膜晶體管，其中所述溝道區(qū)的寬度是50微米以上。
11.如權(quán)利要求9中所述的薄膜晶體管，其中所述溝道區(qū)的寬度是100微米以上。
12.一種薄膜晶體管，具有在基板上被設(shè)置的半導(dǎo)體薄膜島；將雜質(zhì)有選擇地導(dǎo)入該半導(dǎo)體薄膜島中而被形成的源層和漏層；以及通過夾入絕緣膜與所述半導(dǎo)體薄膜島相對地被設(shè)置的柵電極層，其中所述源層或漏層的至少一個在內(nèi)側(cè)的離開所述半導(dǎo)體薄膜島的外緣的規(guī)定距離處被形成。
13.如權(quán)利要求12中所述的薄膜晶體管，其中所述半導(dǎo)體薄膜島的外緣部的具有與至少所述柵電極重疊的部分成為沒有導(dǎo)入雜質(zhì)的本征層，所述半導(dǎo)體薄膜島的外緣部的具有與至少所述柵電極重疊的部分是避開所述源層和漏層的區(qū)域。
14.如權(quán)利要求12中所述的薄膜晶體管，其中所述半導(dǎo)體薄膜島的外緣部的具有與至少所述柵電極重疊的部分由導(dǎo)入了與所述源層和漏層相反的導(dǎo)電型的雜質(zhì)的雜質(zhì)層以及與該雜質(zhì)層連接的本征層構(gòu)成，所述半導(dǎo)體薄膜島的外緣部的具有與至少所述柵電極重疊的部分是避開所述源層和漏層的區(qū)域。
15.如權(quán)利要求12中所述的薄膜晶體管，其中從所述半導(dǎo)體薄膜島的外緣到所述源或漏的所述規(guī)定距離是1微米以上和5微米以下。
16.如權(quán)利要求12至15的任一項中所述的薄膜晶體管，其中所述半導(dǎo)體薄膜島由對非晶硅進行退火而被制成的多晶硅構(gòu)成。
17.如權(quán)利要求12至15的任一項中所述的薄膜晶體管，其中薄膜晶體管在所述柵電極和所述漏層的相對位置關(guān)系中具有偏移(offset)。
18.如權(quán)利要求12至15的任一項中所述的薄膜晶體管，其中薄膜晶體管具有互相平行地配置了2條柵電極的雙柵結(jié)構(gòu)。
19.一種薄膜晶體管，具有在基板上被設(shè)置的半導(dǎo)體薄膜島；將雜質(zhì)有選擇地導(dǎo)入所述半導(dǎo)體薄膜島中而被形成的源層和漏層；具有只與所述半導(dǎo)體薄膜島的外緣部重疊的部分而被設(shè)置的第1絕緣膜；覆蓋所述半導(dǎo)體薄膜島的表面和所述第1絕緣膜而被形成的第2絕緣膜；和在所述第2絕緣膜上被設(shè)置的柵電極層。
20.一種薄膜晶體管的制造方法，所述薄膜晶體管具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的、由第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；以及在所述第1區(qū)和所述溝道區(qū)之間和所述第2區(qū)和所述溝道區(qū)之間的兩者中被形成的、由與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的第3區(qū)，所述溝道區(qū)由與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成，所述制造方法具有在基板上形成非單晶硅薄膜的硅薄膜形成工序；在該非單晶硅薄膜的一部分中通過注入與第1導(dǎo)電型相反的導(dǎo)電型的雜質(zhì)離子來形成所述第3區(qū)的第3區(qū)形成工序；在所述非單晶硅薄膜的第3區(qū)上通過夾入柵絕緣膜形成柵電極的柵電極形成工序；和通過以比所述第3區(qū)形成工序的離子注入時的劑量少的劑量注入第1導(dǎo)電型的雜質(zhì)離子來形成所述第1區(qū)和第2區(qū)的第1·第2區(qū)形成工序。
21.一種薄膜晶體管的制造方法，所述薄膜晶體管具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的、由第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；以及在所述第1區(qū)和所述溝道區(qū)之間和所述第2區(qū)和所述溝道區(qū)之間的兩者中被形成的、由與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的第3區(qū)，所述制造方法具有在基板上形成非單晶硅薄膜的硅薄膜形成工序；在所述非單晶硅薄膜的第3區(qū)上通過夾入柵絕緣膜形成柵電極的柵電極形成工序；通過在使用該柵電極作為掩模的同時使用覆蓋所述第1區(qū)和第2區(qū)的掩模材料注入與第1導(dǎo)電型相反的導(dǎo)電型的雜質(zhì)離子，在與所述溝道區(qū)鄰接的區(qū)域中形成第3區(qū)的第3區(qū)形成工序；和通過以比所述第3區(qū)形成工序的離子注入時的劑量少的劑量注入第1導(dǎo)電型的雜質(zhì)離子在與所述非單晶硅薄膜的第3區(qū)鄰接的區(qū)域中形成所述第1區(qū)和第2區(qū)的第1·第2區(qū)形成工序。
22.一種薄膜晶體管的制造方法，所述薄膜晶體管被用于具有兼?zhèn)銹型、N型的互補型薄膜晶體管的液晶顯示裝置，所述薄膜晶體管具有在基板上的非單晶硅薄膜中被形成的溝道區(qū)；在該非單晶硅薄膜中以夾住該溝道區(qū)的方式分離地被形成的、由第1導(dǎo)電型構(gòu)成的第1區(qū)和第2區(qū)；以及在這些第1區(qū)和第2區(qū)之間的所述非單晶硅薄膜中被形成的、由與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的第3區(qū)，其中與由與所述第1導(dǎo)電型相反的導(dǎo)電型構(gòu)成的晶體管的第1區(qū)和第2區(qū)的形成同時地進行所述第3區(qū)的形成。
23.一種薄膜晶體管的制造方法，具有在基板上淀積非晶硅薄膜的工序；將激光照射到該非晶硅薄膜上，得到已被結(jié)晶化的多晶硅薄膜的工序；對利用激光照射得到的所述多晶硅薄膜進行圖形刻蝕以形成多晶硅島，在該多晶硅島上形成柵絕緣膜，在該柵絕緣膜上形成柵電極的工序；形成覆蓋所述多晶硅島的外緣部的至少一部分的絕緣層的工序；使用所述柵電極和所述絕緣層作為掩模在所述多晶硅島中導(dǎo)入雜質(zhì)，形成源層和漏層的工序；和形成源電極和漏電極的工序。
全文摘要
本發(fā)明提供一種具有可減少Vgs－Ids特性的變壞的結(jié)構(gòu)的薄膜晶體管。該薄膜晶體管(16)具有由N型雜質(zhì)擴散區(qū)構(gòu)成的源區(qū)(17)、漏區(qū)(18)和柵電極(19)，柵電極(19)的正下方成為溝道區(qū)(30)。此外，在源區(qū)(17)、漏區(qū)(18)中，通過多個接觸孔(20)分別與源電極(21)、漏電極(22)連接。而且在溝道區(qū)(30)的內(nèi)部，在多個部位并隔開一定間隔地形成P型雜質(zhì)擴散區(qū)(23)。
文檔編號G02F1/1362GK1444288SQ03107749
公開日2003年9月24日 申請日期1997年6月27日 優(yōu)先權(quán)日1996年6月28日
發(fā)明者井上聰 申請人:精工愛普生株式會社