專利名稱：制造半導體裝置的方法
技術(shù)領(lǐng)域：
概括而言，本發(fā)明涉及一種制造半導體裝置的方法。更具體而言，本發(fā)明涉及一種形成圖案的方法，其可以克服制造半導體裝置的光刻法(lithography)的分辨率限制。
背景技術(shù)：
最近已進行雙重曝光法來形成半導體裝置的精細圖案，以克服曝光設(shè)備的分辨率限制。此常規(guī)方法描述如下。
參見圖1a和1b，在半導體基板11上依序形成底層12、第一硬掩模層13、第一抗反射膜14、第一光致抗蝕劑膜15。使用第一曝光掩模16將整個表面的第一區(qū)域加以曝光，并且將曝光的光致抗蝕劑膜15顯影以形成第一光致抗蝕劑圖案15’。硬掩模層13通常是非晶碳層和無機硬掩模層所構(gòu)成的雙層。
參見圖1c和1d，以第一光致抗蝕劑圖案15’作為掩模來蝕刻第一抗反射膜14，藉此形成第一抗反射圖案14’。在以第一抗反射圖案14’作為掩模來蝕刻第一硬掩模層13之后，形成第一硬掩模圖案13’。
參見圖1e和1f，在第一硬掩模圖案13’上依序形成第二硬掩模層17、第二抗反射膜18、第二光致抗蝕劑膜19。使用第二曝光掩模20將整個表面的第二區(qū)域以與第一區(qū)域交錯的方式加以曝光，并且將曝光的光致抗蝕劑膜19顯影以形成第二光致抗蝕劑圖案19’。第二硬掩模層17優(yōu)選具有不同于第一硬掩模層13的蝕刻選擇性。
參見圖1g和1h，以第二光致抗蝕劑圖案19’作為掩模來蝕刻第二抗反射膜18，藉此形成第二抗反射圖案18’。再以第二抗反射圖案18’作為掩模來蝕刻第二硬掩模層17，遂形成第二硬掩模圖案17’。
參見圖1i，以第一和第二硬掩模圖案13’、17’作為掩模來蝕刻底層12，藉以獲得精細的圖案12’。
然而，在上述的常規(guī)方法中，光致抗蝕劑膜、抗反射膜、硬掩模層必須分別涂覆和蝕刻兩次，以便形成精細的圖案。因此，整體工藝變得復雜，導致總生產(chǎn)率下降。

發(fā)明內(nèi)容
在此揭示的是制造半導體裝置的方法，其包括在包含硅(Si)的光致抗蝕劑膜上進行O2等離子體處理步驟。揭示的方法的優(yōu)點在于除了光致抗蝕劑膜以外，涂覆和蝕刻步驟只需要進行一次，故簡化和減少了常規(guī)工藝的整體時間和成本。
為了更完全地了解本發(fā)明，應(yīng)該參考以下詳細說明和所附圖式。雖然揭示的方法容許有各種形式的具體實施方式
，但是圖式所示范的(之后將會敘述)是本發(fā)明的特定具體實施方式
；要理解的是本揭示內(nèi)容乃示范性的，而并非要將本發(fā)明限制于在此所述和示范的特定具體實施方式
。


圖1a到1i是示范形成半導體裝置的常規(guī)方法的截面圖解；圖2a到2h是示范形成半導體裝置的本發(fā)明方法的截面圖解。
主要組件符號說明11半導體基板12底層12’底層圖案13第一硬掩模層13’第一硬掩模圖案14第一抗反射膜14’第一抗反射圖案15第一光致抗蝕劑膜15’第一光致抗蝕劑圖案16第一曝光掩模17第二硬掩模層17’第二硬掩模圖案18第二抗反射膜
18’第二抗反射圖案19第二光致抗蝕劑膜19’第二光致抗蝕劑圖案20第二曝光掩模110半導體基板120底層120’底層圖案130硬掩模層130’硬掩模圖案140抗反射膜140’抗反射圖案150第一光致抗蝕劑膜150’第一光致抗蝕劑圖案155包含SiO2的第一光致抗蝕劑圖案160第一曝光掩模190第二光致抗蝕劑膜190’第二光致抗蝕劑圖案200第二曝光掩模具體實施方式
在此揭示的是制造半導體裝置的方法，其包括在半導體基板上依序形成底層、硬掩模層、抗反射膜、包含Si的第一光致抗蝕劑膜。此方法也包括使用第一曝光掩模將第一光致抗蝕劑膜加以曝光和顯影而形成第一光致抗蝕劑圖案，以及在第一光致抗蝕劑圖案上進行O2等離子體處理。此方法還包括在O2等離子體處理的第一光致抗蝕劑圖案上形成第二光致抗蝕劑膜，以及使用第二曝光掩模將與第一光致抗蝕劑圖案交錯的區(qū)域加以曝光和顯影，而形成第二光致抗蝕劑圖案。此方法也包括以第一和第二光致抗蝕劑圖案作為掩模來蝕刻抗反射膜，藉此形成抗反射圖案，并且以抗反射圖案作為掩模來蝕刻硬掩模層而形成硬掩模圖案，以及以硬掩模圖案作為掩模來蝕刻底層，藉此形成底圖案。
根據(jù)所揭示的方法，第一光致抗蝕劑圖案是使用包含硅元素的光致抗蝕劑膜所形成。然后，進行O2等離子體處理以氧化第一光致抗蝕劑圖案里的硅，如此則第一光致抗蝕劑圖案就不會在形成第二光致抗蝕劑膜之后的后續(xù)顯影步驟中顯影。硅存在的含量范圍占第一光致抗蝕劑膜總重量的重量百分比大約為10wt％到大約40wt％，優(yōu)選大約20wt％到大約30wt％。
在揭示的方法中，第二光致抗蝕劑膜可以使用與第一光致抗蝕劑膜相同或不同的材料來形成。不同的材料意指任何不含硅元素的光致抗蝕劑組成物，而不像第一光致抗蝕劑膜。第二光致抗蝕劑膜可以使用常規(guī)的光致抗蝕劑組成物來形成而無限制。
同時，對于包含硅元素的光致抗蝕劑組成物而言，可以使用任何常規(guī)的有機光致抗蝕劑組成物，其包括能夠交聯(lián)(cross-linking)的光致抗蝕劑聚合物、光酸產(chǎn)生劑、有機溶劑，而無限制。包含Si的光致抗蝕劑組成物還可以包括交聯(lián)劑，以便在熱處理時活化交聯(lián)反應(yīng)。
在此之后，揭示的制造半導體裝置的方法會參考圖2a到2h詳細描述，圖2a到2h是示范本方法的截面圖解。
參見圖2a和2b，在半導體基板110上依序形成底層120、硬掩模層130、第一抗反射膜140、第一光致抗蝕劑膜150。使用第一曝光掩模160將整個表面的第一區(qū)域加以曝光，以及將曝光的光致抗蝕劑膜150顯影以形成第一光致抗蝕劑圖案150’。第一光致抗蝕劑膜150包含硅(Si)，其含量范圍優(yōu)選占第一光致抗蝕劑膜150總重量的重量百分比為大約10wt％到大約40wt％。硬掩模層130通常是非晶碳層和無機硬掩模層所構(gòu)成的雙層。此外，曝光步驟的光源可以是任何能夠提供光線波長小于400納米的來源。具體而言，光源最好是選自由ArF(193納米)、KrF(248納米)、EUV(extreme ultraviolet、遠紫外線)、VUV(vacuum ultraviolet、真空紫外線)、電子束、X射線、離子束所構(gòu)成的組。在這些之中，優(yōu)選為ArF、KrF或VUV，最優(yōu)選則是ArF。曝光步驟通常是以大約每平方厘米70毫焦耳到大約每平方厘米150毫焦耳的曝光能量范圍來進行，優(yōu)選大約每平方厘米100毫焦耳，視光致抗蝕劑膜的類型而定。
參見圖2c，在第一光致抗蝕劑圖案150’上進行O2等離子體處理，以氧化當中包含的硅，藉此形成包含SiO2的第一光致抗蝕劑圖案155。
參見圖2d和2e，在包含SiO2的第一光致抗蝕劑圖案155上形成第二光致抗蝕劑膜190。使用第二曝光掩模200將整個表面的第二區(qū)域加以曝光(其交錯于第一區(qū)域)，以及將曝光的光致抗蝕劑膜190顯影以形成第二光致抗蝕劑圖案190’。盡管有此蝕刻步驟，由于Si因O2等離子體處理而氧化成SiO2，故第一光致抗蝕劑圖案155仍在。
參見圖2f和2g，以第一和第二光致抗蝕劑圖案155、190’作為掩模來蝕刻抗反射膜140，藉此形成抗反射圖案140’。在以抗反射圖案140’作為掩模來蝕刻硬掩模層130之后，形成硬掩模圖案130’。
參見圖2h，以硬掩模圖案130’作為掩模來蝕刻底層120，以及移除硬掩模圖案130’，藉以獲得精細的圖案120’。
如上所述，揭示的制造半導體裝置的方法包括在形成包含Si的光致抗蝕劑膜之后進行O2等離子體處理步驟。
權(quán)利要求
1.一種制造半導體裝置的方法，此方法包括(a)在半導體基板上依序形成底層、硬掩模層、抗反射膜、包含Si的第一光致抗蝕劑膜；(b)使用第一曝光掩模將第一光致抗蝕劑膜加以曝光和顯影，而形成第一光致抗蝕劑圖案；(c)在第一光致抗蝕劑圖案上進行O2等離子體處理；(d)在O2等離子體處理的第一光致抗蝕劑圖案上形成第二光致抗蝕劑膜，以及使用第二曝光掩模將相對于第一光致抗蝕劑圖案的交錯區(qū)域加以曝光和顯影，而形成第二光致抗蝕劑圖案；(e)以第一和第二光致抗蝕劑圖案作為掩模來蝕刻抗反射膜，藉此形成抗反射圖案；以及(f)以抗反射圖案作為掩模來蝕刻硬掩模層而形成硬掩模圖案，并且以硬掩模圖案作為掩模來蝕刻底層，藉此形成底圖案。
2.根據(jù)權(quán)利要求1所述的方法，其中第一光致抗蝕劑膜包括硅，其含量范圍占第一光致抗蝕劑膜總重量的重量百分比為10wt％到40wt％。
3.根據(jù)權(quán)利要求1所述的方法，其中光源選自由ArF(193納米)、KrF(248納米)、EUV(extreme ultraviolet、遠紫外線)、VUV(vacuum ultraviolet、真空紫外線)、電子束、X射線、離子束所構(gòu)成的組。
4.根據(jù)權(quán)利要求3所述的方法，其中光源是ArF(193納米)。
5.根據(jù)權(quán)利要求1所述的方法，其中硬掩模層是非晶碳層和無機硬掩模層所構(gòu)成的雙層。
6.根據(jù)權(quán)利要求1所述的方法，其中曝光步驟是以每平方厘米70毫焦耳到每平方厘米150毫焦耳的曝光能量來進行。
7.根據(jù)權(quán)利要求6所述的方法，其中曝光能量是每平方厘米100毫焦耳。
8.根據(jù)權(quán)利要求1所述的方法，其中第二光致抗蝕劑膜是使用與第一光致抗蝕劑膜相同或不同的材料所形成。
9.一種制造半導體裝置的方法，此方法包括(a)在半導體基板上依序形成底層、抗反射膜、包含Si的第一光致抗蝕劑膜；(b)使用第一曝光掩模將第一光致抗蝕劑膜加以曝光和顯影，而形成第一光致抗蝕劑圖案；(c)在第一光致抗蝕劑圖案上進行O2等離子體處理；(d)在O2等離子體處理的第一光致抗蝕劑圖案上形成第二光致抗蝕劑膜，并且使用第二曝光掩模將相對于第一光致抗蝕劑圖案的交錯區(qū)域加以曝光和顯影，而形成第二光致抗蝕劑圖案；(e)以第一和第二光致抗蝕劑圖案作為掩模來蝕刻抗反射膜，藉此形成抗反射圖案；以及(f)以抗反射圖案作為掩模來蝕刻底層，而形成底圖案。
全文摘要
本發(fā)明提供了一種制造半導體裝置的方法，其包括在形成包含Si的光致抗蝕劑膜之后進行O
文檔編號G03F7/40GK1992155SQ200610151548
公開日2007年7月4日 申請日期2006年9月11日 優(yōu)先權(quán)日2005年12月28日
發(fā)明者李晟求, 鄭載昌 申請人:海力士半導體有限公司