專利名稱：薄膜晶體管原板測試線及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管液晶顯示器(TFT-LCD， Thin Film Transistor-Liquid Crystal Display ) 中TFT原板的測試線，尤其涉及一種薄膜晶體管原板測 試線及其制作方法。
背景技術(shù)：
近年來，TFT-LCD因其體積小、重量輕、功耗低且無輻射等優(yōu)點，在當前 的平板顯示器市場占據(jù)了主導地位。TFT-LCD顯示屏是由陣列玻璃基板和彩膜 玻璃基板對盒，其間抽真空后封灌液晶材料。TFT-LCD顯示屏形成幾十萬到上 百萬的像素陣列，每個像素通過TFT的控制來顯示圖像。圖1為現(xiàn)有薄膜晶體管原板測試線的布線結(jié)構(gòu)示意圖，如圖1所示，原板 中包括多個面板(PANEL) 11， 一般為4個PANEL;在像素區(qū)域的一側(cè)，設(shè)置 有各像素區(qū)域的測試線2，每一像素區(qū)域設(shè)置2個測試線，分別連接像素區(qū)域 中的奇柵線和偶柵線；在對TFT-LCD的TFT像素區(qū)域進行測試時，檢測設(shè)備 通過位于原板上的PIN接觸點10和陣列測試線2,向各PANEL施加柵極掃描 信號和數(shù)據(jù)信號。為了降J氐測試時間，將兩個或兩個以上的PANEL的測試PIN 接觸點10的位置固定在同一區(qū)域，檢測設(shè)備一次能完成兩個或兩個以上的 PANEL的檢測，如此提高了檢測設(shè)備的測試效率。檢測信號經(jīng)與上述PIN接觸 點10連接的測試線2送往各PANEL,完成對TFT原板中各PANEL的測試。 為了實現(xiàn)一組PIN接觸點10測試多個PANEL的目的，同時為追求原板邊際效 益最大化，PANEL與PANEL間的間距非常小，造成測試線走線非常困難，如 圖l虛線區(qū)域所示，目前的測試線通常采用交叉結(jié)構(gòu)的走線布局。圖2為圖1中虛線區(qū)域測試線交叉結(jié)構(gòu)放大示意圖，如圖2所示，交叉的測試線分別是柵極層金屬測試線3和漏極層金屬測試線4，其中，漏極層金屬 測試線4位于棚-極層金屬測試線3上方，4冊極層金屬測試線3和漏極層金屬測 試線4分屬于柵極層和漏極層，是經(jīng)構(gòu)圖工藝形成的。由于生產(chǎn)工藝的原因， 圖2所示測試線交疊區(qū)會發(fā)生不明原因造成的靜電擊穿，從而影響正常的陣列 測試。圖3為圖1中虛線區(qū)域測試線交叉另一結(jié)構(gòu)放大示意圖，交叉的測試線 分別是柵極層金屬測試線3和像素電極層測試線5,像素電極層測試線5位于 柵極層金屬測試線3上方，柵極層金屬測試線3和^象素電極層測試線5分屬于 柵極層和像素電極層，與漏極層金屬測試線4相比，像素電極層測試線5位于 鈍化層上方，不易發(fā)生靜電擊穿，像素電極層測試線5的兩端設(shè)置過孔6，使 像素電極層測試線5通過過孔6與該測試線非交叉區(qū)域的漏極層金屬測試線4 連接，由于使用了像素電極層測試線5，使漏極層金屬測試線4遠離柵極層金 屬測試線3,從而增強了抗靜電的能力。即使采用了圖3所示的布線結(jié)構(gòu)，仍 會發(fā)生靜電擊穿，造成無法正常進行PANEL陣列的電學測試，影響正常的生 產(chǎn)。生產(chǎn)實踐中對此交疊結(jié)構(gòu)有很多改進，但效果并不理想。發(fā)明內(nèi)容有鑒于此，本發(fā)明的主要目的在于提供一種薄膜晶體管原板測試線及其制 作方法，使測試線交叉處不易被擊穿，即使發(fā)生擊穿也可作簡單的斷線處理， 實現(xiàn)正常的測試，保i正產(chǎn)品生產(chǎn)效率。為達到上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的一種薄膜晶體管原板測試線，所述測試線包括有柵極層金屬測試線、位于 柵極層金屬測試線上方且與所述柵極層金屬測試線交叉的漏極層金屬測試線， 所述柵極層金屬測試線及漏極層金屬測試線與所述像素區(qū)域的柵線連接，與所 述柵極層金屬測試線交叉區(qū)域的漏極層金屬測試線上還形成有像素電極層測試 線，在所述交叉區(qū)域，所述像素電極層測試線與漏極層金屬測試線互為冗余測 試線。優(yōu)選地，所述像素電才及層測試線與漏極層金屬測試線之間形成有鈍化層，所述像素電極層測試線的兩端通過過孔與像素電極層測試線的漏極層金屬連 接。
優(yōu)選地，在所述交叉區(qū)域，所述像素電極層測試線與漏極層金屬測試線之 間在縱向錯落分布。
一種薄膜晶體管原板測試線的制作方法，包括
步驟一在襯底基板上沉積金屬薄膜，進行構(gòu)圖工藝，形成像素區(qū)域的柵 線、薄膜晶體管柵電極、公共電極信號線，以及柵極層金屬測試線；所述柵極 層金屬測試線與所述柵線連接，漏極層金屬測試線區(qū)域蝕刻后無柵極層金屬；
步驟二在完成步驟一操作的襯底基板上沉積絕緣層；
步驟三在完成步驟二操作的襯底基板上依次沉積非晶硅薄膜和n+非晶 硅薄膜，進行構(gòu)圖工藝，形成像素區(qū)域的有源層；其中，測試線區(qū)域蝕刻后沒 有有源層；
步驟四在完成步驟三操作的村底基板上沉積金屬薄膜，進行構(gòu)圖工藝， 形成像素區(qū)域的數(shù)據(jù)線、漏電極，以及漏極層金屬測試線；所述漏極層金屬測 試線與所述^f線連接，且與所述柵極層金屬測試線形成交叉；
步驟五在完成步驟四操作的襯底基板上沉積鈍化層，進行構(gòu)圖工藝，去 除連接像素電極層處的鈍化層，形成過孔；
步驟六在完成步驟五操作的襯底基板上沉積電極層，進行構(gòu)圖，形成像 素區(qū)域的像素電極，以及在與所述柵極層金屬測試線形成交叉區(qū)域形成像素電 極層測試線；所述像素區(qū)域的像素電極通過過孔與漏電極連接，所述像素電極 層測試線在兩端通過過孔與像素電極層測試線的漏極層金屬連接。
優(yōu)選地，在所述交叉區(qū)域，所述像素電極層測試線與漏極層金屬測試線之 間在縱向錯落分布。
優(yōu)選地，所述構(gòu)圖工藝采用的是灰色調(diào)掩膜工藝或半色調(diào)掩膜工藝。
漏極層金屬測試線與柵極層金屬測試線交叉區(qū)域易發(fā)生靜電擊穿現(xiàn)象，本 發(fā)明通過設(shè)置漏極層金屬測試線的冗余測試線即像素電極層測試線，在漏極層 金屬測試線被擊穿情況下，作簡單的斷線處理，仍可對像素電極層測試線完成測試，實現(xiàn)了測試線之間的冗余，提高了測試線布線的穩(wěn)定性，降低了對基板 陣列電學測試的影響，保證了保證產(chǎn)品生產(chǎn)效率。


圖1為現(xiàn)有薄膜晶體管原板測試線的布線結(jié)構(gòu)示意圖2為圖1中虛線區(qū)域測試線交叉結(jié)構(gòu)放大示意圖3為圖1中虛線區(qū)域測試線交叉另一結(jié)構(gòu)放大示意圖4為本發(fā)明實施例中薄膜晶體管原板測試線的布線結(jié)構(gòu)放大示意圖5為圖4中C-C剖面示意圖6為圖4中D-D剖面示意圖。
具體實施例方式
本發(fā)明的核心思想是提供一種薄膜晶體管原板測試線，所述測試線包括 有柵極層金屬測試線、位于柵極層金屬測試線上方且與所述柵極層金屬測試線 交叉的漏極層金屬測試線，所述柵極層金屬測試線、漏極層金屬測試線與所述 像素區(qū)域的柵線連接，與所述柵極層金屬測試線交叉區(qū)域的漏極層金屬測試線 上形成有像素電極層測試線，在所述交叉區(qū)域，所述像素電極層測試線與漏極 層金屬測試線互為冗余測試線。本發(fā)明測試線的布線結(jié)構(gòu)提高了測試線布線的 穩(wěn)定性，降低了對原板中PANEL陣列電學測試的影響，保證了保證產(chǎn)品生產(chǎn) 效率。
以下結(jié)合附圖對本發(fā)明進行詳細描述。
圖4為本發(fā)明實施例中薄膜晶體管原板測試線的布線結(jié)構(gòu)放大示意圖、圖 5為圖4中C-C剖面示意圖、圖6為圖4中D-D剖面示意圖。以下結(jié)合圖4、 圖5及圖6詳細說明本發(fā)明測試線的布線結(jié)構(gòu)。如圖4、圖5和圖6所示，本 發(fā)明薄膜晶體管原板中PANEL陣列測試線的布線結(jié)構(gòu)包括柵極層金屬測試線 3、漏極層金屬測試線4和像素電極層測試線5，其中，柵極層金屬測試線3位 于柵極層，漏極層金屬測試線4位于漏極層，像素電極層測試線5位于像素電極層，漏極層金屬測試線4下形成有柵極絕緣層8,像素電極層測試線5下形 成有鈍化層7;漏極層金屬測試線4及像素電極層測試線5均與柵極層金屬測 試線3交叉。柵才及層金屬測試線3與該測試線的其他4冊極層金屬為一體結(jié)構(gòu)， 漏極層金屬測試線4與該測試線的其他漏極層金屬為一體結(jié)構(gòu)，像素電極層測 試線5僅在交叉區(qū)域存在，在像素電極層測試線5兩端與漏極層金屬測試線4 的漏極層金屬連接的部分設(shè)置有過孔6，如圖5所示，像素電極層測試線5通 過過孔6與漏極層金屬測試線4的漏極層金屬連接，這樣，在柵-極層金屬測試 線3與漏極層金屬測試線4交叉區(qū)域，像素電極層測試線5即作為漏極層金屬 測試線4的冗余測試線。如圖6所示，像素電極層測試線5與漏極層金屬測試 線4縱向上錯落分布，圖6中顯示兩線平行分布，也可以是非平行分布。如圖 5、 6所示，4冊極層金屬測試線3和漏極層金屬測試線4之間僅有柵極絕緣層8， 而像素電極層測試線5和柵極層金屬測試線3之間除了有柵極絕緣層8之外， 還有鈍化層7，因此抗靜電能力較強。而靜電最易擊穿部位通常發(fā)生在漏極層 金屬測試線4和柵極層金屬測試線3之間的交叉處，這樣，即使發(fā)生了靜電擊 穿，也僅是漏極層金屬測試線4與柵極層金屬測試線3之間發(fā)生擊穿短路，這 對像素電極層測試線5和柵極層金屬測試線3之間的交叉結(jié)構(gòu)進行了保護，這 樣，該測試線仍然有效，仍能對像素電極層測試線完成測試，此時，對漏極層 金屬測試線4〗故簡單的Laser斷線處理，與柵線測試線完全隔離開，即可進朽-正常的測試。
以下說明本發(fā)明薄膜晶體管基板陣列測試線的布線結(jié)構(gòu)的制作方法。 本發(fā)明薄膜晶體管基板陣列測試線的布線結(jié)構(gòu)的制作方法包括以下步驟 步驟一在襯底基板上沉積金屬薄膜，進行構(gòu)圖工藝，形成像素區(qū)域的柵
線、薄膜晶體管柵電極、公共電極信號線，同時形成了柵極層金屬測試線3;
像素區(qū)域的構(gòu)圖工藝不是本發(fā)明的重點，這里不予贅述。其中，柵極層金屬測
試線3與柵線一體連接，在漏極層金屬測試線區(qū)域蝕刻掉柵極層金屬，即與漏
極層金屬測試線4連接的測試線中不含有柵極層金屬。
步驟二在完成步驟一操作的襯底基板上沉積絕緣層，作為柵極絕緣層8。步驟三在完成步驟二操作的襯底基板上依次沉積非晶硅薄膜和n+非晶 硅薄膜，進行構(gòu)圖工藝，形成像素區(qū)域的有源層；其中，測試線區(qū)域蝕刻掉有 源層。在測試線中，不包含有源層。
步驟四在完成步驟三操作的襯底基板上沉積金屬薄膜，進行構(gòu)圖工藝， 形成像素區(qū)域的數(shù)據(jù)線、漏電極，同時形成了漏極層金屬測試線4;像素區(qū)域 的構(gòu)圖工藝不是本發(fā)明的重點，這里不予贅述。漏極層金屬測試線4與像素區(qū) 柵線交疊，并通過孔相互連接，由于不是本發(fā)明的重點，此處不予贅述。
步驟五在完成步驟四操作的襯底基板上沉積鈍化層，進行構(gòu)圖工藝，鈍 化層下的金屬層或其它導電層需與像素電極連接的地方，去除這些區(qū)域的鈍化 層，形成過孔，如像素電極與TFT漏電極連接處形成有過孔，本發(fā)明的像素電 極層測試線5需與像素電極層測試線4的漏極層金屬連接處形成過孔。
步驟六在完成步驟五操作的襯底基板上沉積像素電極層，進行構(gòu)圖，形 成像素區(qū)域的像素電極，以及在與所述柵極層金屬測試線3的交叉區(qū)域形成像 素電極層測試線5;所述像素區(qū)域的像素電極通過過孔與漏電極連接，像素電 極層測試線5在兩端通過過孔與^f象素電極層測試線4的漏極層金屬連接。
其中，步驟中構(gòu)圖工藝采用的是灰色調(diào)掩膜(GTM, Gray Tone Mask)工 藝或半色調(diào)掩膜(HTM, Half Tone Mask)工藝，本領(lǐng)域技術(shù)人員應(yīng)當理解， GTM、 HTM工藝均為現(xiàn)有成熟工藝，這里不再贅述其細節(jié)。如圖5所示，在 所述交叉區(qū)域，^像素電極層測試線5與漏極層金屬測試線4之間在縱向錯落分 布。
本發(fā)明實施例中的薄膜晶體管原板測試線是與薄膜晶體管像素區(qū)同步制作 而成，可以以原板為單位進行制作，原板中的PANEL陣列和測試線同步制成。 以上所述僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。
9
權(quán)利要求
1、一種薄膜晶體管原板測試線，所述測試線包括有柵極層金屬測試線、位于柵極層金屬測試線上方且與所述柵極層金屬測試線交叉的漏極層金屬測試線，所述柵極層金屬測試線及漏極層金屬測試線與所述像素區(qū)域的柵線連接，其特征在于，與所述柵極層金屬測試線交叉區(qū)域的漏極層金屬測試線上還形成有像素電極層測試線，在所述交叉區(qū)域，所述像素電極層測試線與漏極層金屬測試線互為冗余測試線。
2、 根據(jù)權(quán)利要求1所述的薄膜晶體管原板測試線，其特征在于，所述像素 電極層測試線與漏極層金屬測試線之間形成有鈍化層，所述像素電極層測試線 的兩端通過過孔與像素電極層測試線的漏極層金屬連接。
3、 根據(jù)權(quán)利要求l所述的薄膜晶體管原板測試線，其特征在于，在所述交 叉區(qū)域，所述像素電極層測試線與漏極層金屬測試線之間在縱向錯落分布。
4、 一種薄膜晶體管原板測試線的制作方法，其特征在于，該方法包括 步驟一在襯底基板上沉積金屬薄膜，進行構(gòu)圖工藝，形成像素區(qū)域的柵線、薄膜晶體管柵電極、公共電極信號線，以及柵極層金屬測試線；所述柵極 層金屬測試線與所述柵線連接，漏極層金屬測試線區(qū)域蝕刻后無柵極層金屬；步驟二在完成步驟一操作的村底基板上沉積絕緣層；步驟三在完成步驟二操作的襯底基板上依次沉積非晶硅薄膜和n+非晶 硅薄膜，進行構(gòu)圖工藝，形成像素區(qū)域的有源層；其中，測試線區(qū)域蝕刻后沒 有有源層；步驟四在完成步驟三操作的襯底基板上沉積金屬薄膜，進行構(gòu)圖工藝， 形成像素區(qū)域的數(shù)據(jù)線、漏電極，以及漏極層金屬測試線；所述漏極層金屬測 試線與所述柵線連接，且與所述柵極層金屬測試線形成交叉；步驟五在完成步驟四操作的襯底基板上沉積鈍化層，進行構(gòu)圖工藝，去 除連接像素電極層處的鈍化層，形成過孔；步驟六在完成步驟五操作的襯底基板上沉積電極層，進行構(gòu)圖，形成像素區(qū)域的像素電極，以及在與所述柵極層金屬測試線形成交叉區(qū)域形成像素電極層測試線；所述像素區(qū)域的像素電極通過過孔與漏電極連接，所述像素電極 層測試線在兩端通過過孔與像素電極層測試線的漏極層金屬連接。
5、 根據(jù)權(quán)利要求4所述的薄膜晶體管原板測試線的制作方法，其特征在于， 在所述交叉區(qū)域，所述像素電極層測試線與漏極層金屬測試線之間在縱向錯落 分布。
6、 根據(jù)權(quán)利要求4所述的薄膜晶體管原板測試線的制作方法，其特征在于， 所述構(gòu)圖工藝采用的是灰色調(diào)掩膜工藝或半色調(diào)掩膜工藝。
全文摘要
本發(fā)明公開了一種薄膜晶體管原板測試線，涉及TFT-LCD中TFT原板的測試線，為解決當前測試線易被擊穿而提出，所采用的技術(shù)方案是所述測試線包括有柵極層金屬測試線、位于柵極層金屬測試線上方且與所述柵極層金屬測試線交叉的漏極層金屬測試線，所述柵極層金屬測試線、漏極層金屬測試線與所述像素區(qū)域的柵線連接，與所述柵極層金屬測試線交叉區(qū)域的漏極層金屬測試線上形成有像素電極層測試線，在所述交叉區(qū)域，所述像素電極層測試線與漏極層金屬測試線互為冗余測試線。本發(fā)明同時公開了一種前述測試線的制作方法。本發(fā)明降低了對基板陣列電學測試的影響，保證了產(chǎn)品生產(chǎn)效率。
文檔編號G02F1/13GK101581839SQ20081010634
公開日2009年11月18日 申請日期2008年5月12日 優(yōu)先權(quán)日2008年5月12日
發(fā)明者彭志龍 申請人:北京京東方光電科技有限公司