專利名稱：一種絕緣體上的硅基光柵耦合器及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光子器件技術(shù)領(lǐng)域，是一種光柵波導(dǎo)耦合器，該光柵耦合器的結(jié)構(gòu)可有效降低光纖和波導(dǎo)的耦合損耗，易于集成，廣泛應(yīng)用于光通訊，芯片光互聯(lián)以及高速硅基 光集成中。
背景技術(shù)：
20世紀(jì)60年代以來(lái)，光電子集成(OEIC)獲得了長(zhǎng)足的發(fā)展。集成電路發(fā)展的主 流趨勢(shì)就是集成系統(tǒng)的小型化。在用于通信波段的眾多波導(dǎo)材料中，SOI材料以其無(wú)與倫比 的成本優(yōu)勢(shì)、工藝成熟性、與IC工藝兼容等優(yōu)點(diǎn)，使之成為實(shí)現(xiàn)光學(xué)集成和電子集成的最 有競(jìng)爭(zhēng)力的材料之一。但是，雖然SOI亞微米波導(dǎo)能夠?qū)崿F(xiàn)很多緊湊的結(jié)構(gòu)和出色的功能， 長(zhǎng)期以來(lái)卻沒(méi)有大規(guī)模地應(yīng)用于實(shí)際通信系統(tǒng)。這是因?yàn)椴▽?dǎo)中的模斑尺寸小于Ιμπι，而 光纖中的模斑尺寸為纊10 μ m，二者之間模斑尺寸以及有效折射率的失配將導(dǎo)致輻射模以 及背反射的出現(xiàn)，光從光纖進(jìn)入這種小尺寸的波導(dǎo)經(jīng)常會(huì)帶來(lái)很大的損耗。因此在集成光 電子學(xué)領(lǐng)域，兩者之間的耦合問(wèn)題是一個(gè)長(zhǎng)期具有挑戰(zhàn)性的課題。目前的硅基光波導(dǎo)耦合方法主要包括楔形波導(dǎo)耦合，反向楔形波導(dǎo)耦合，棱鏡耦 合，折射率漸變波導(dǎo)耦合等。在光纖和大尺寸波導(dǎo)耦合中廣泛應(yīng)用的是楔形波導(dǎo)耦合器。然 而當(dāng)波導(dǎo)尺寸降到微米以下，這種耦合器就帶來(lái)很大的耦合損耗。而且當(dāng)這種耦合器和光 纖連接時(shí)，由于二者的折射率失配，還需要制作一層特殊的抗反射層來(lái)降低強(qiáng)烈的背反射。 給制作帶來(lái)了麻煩。近來(lái)，反向楔形耦合器越來(lái)越引起人們的注意。然而這種耦合器制作 難度很大，而且偏振相關(guān)性顯著。波導(dǎo)光柵作為耦合器與棱鏡耦合器相比具有表面平整、不受折射率限制、體積小 等優(yōu)點(diǎn)。而它作為一種垂直耦合的方法，與普通的側(cè)向耦合相比又具有以下優(yōu)點(diǎn)(1)不需 要?jiǎng)澠c端面拋光，不但減少了工藝步驟，還避免了因?yàn)閯澠瑨伖庖鸬亩嗣鎿p耗；(2)光 柵耦合器的耦合區(qū)域尺寸與光纖芯徑尺寸相當(dāng)，都在 ο μ m左右，而現(xiàn)在的波導(dǎo)尺寸多在 納米量級(jí)，難于和微米量級(jí)的光纖對(duì)準(zhǔn)，因此光柵耦合器在對(duì)準(zhǔn)容差上有很大的優(yōu)勢(shì)；(3) 側(cè)向耦合時(shí)光只能從劃片拋光一側(cè)通過(guò)，而光柵耦合器使得在芯片任何地方都可以實(shí)現(xiàn)光 的輸出與輸入，開(kāi)辟了一種芯片測(cè)試和設(shè)計(jì)的新方式。光柵耦合器的制作也是完全與CMOS 工藝兼容的。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠?qū)崿F(xiàn)垂直耦合的高效寬帶耦合器及其制作方法， 其可實(shí)現(xiàn)了光纖與亞微米波導(dǎo)之間的耦合；可以得到較大的耦合效率，并且具有較大的對(duì)
準(zhǔn)容差。為達(dá)到上述目的，本發(fā)明的技術(shù)解決方案是本發(fā)明一種提供一種絕緣體上的硅基光柵耦合器，所述耦合器采用絕緣體上的硅 材料，包括
一硅襯底；一限制層，該限制層制作在硅襯底上；一頂硅層，該頂硅層制作在限制層上，在該頂硅層的表面制作有光柵，在該頂硅層一側(cè)靠近光柵處為錐形波導(dǎo)，該錐形波導(dǎo)大于80 μ m,與錐形波導(dǎo)連接處為亞微米波導(dǎo)；一光纖，該光纖的一端靠近頂硅層上的光柵。其中所述頂硅層的厚度小于1 μ m,限制層的厚度大于500nm。其中所述硅襯底、限制層和頂硅層構(gòu)成SOI片。其中所述光柵的面積為80-140 μ m2，適用于結(jié)構(gòu)緊湊的光子集成，光柵的刻蝕深 度為100-500nm，該光柵的寬度為10-14 μ m。其中所述光柵為亞微米量級(jí)的均勻周期光柵，共有10-40個(gè)周期，占空比為 0. 3-0. 8。本發(fā)明還提供一種絕緣體上的硅基光柵耦合器的制作方法，包括如下步驟步驟1 在硅襯底上依次制作限制層和頂硅層，形成SOI片；步驟2 清洗SOI片表面的頂硅層，烘干；步驟3 將烘干的SOI片放于勻膠機(jī)中，以2000-5000轉(zhuǎn)每分鐘的轉(zhuǎn)速旋涂光刻膠 后，烘干；步驟4 采用電子束曝光工藝在SOI片表面進(jìn)行曝光，形成錐形波導(dǎo)3和亞微米波 導(dǎo)的圖形；步驟5 采用感應(yīng)耦合等離子體刻蝕，形成錐形波導(dǎo)和亞微米波導(dǎo)；步驟6 采用電子束曝光工藝在錐形波導(dǎo)的一端表面進(jìn)行曝光，形成光柵圖形；步驟7 采用感應(yīng)耦合等離子體刻蝕，形成光柵；步驟8 將一光纖置于靠近頂硅層上的光柵處。其中所述步驟3中，光刻膠在烘片機(jī)上、在100-140°C溫度下烘8_14分鐘。8.根據(jù)權(quán)利要求6所述的絕緣體上的硅基光柵耦合器的制作方法，其中所述頂硅 層的厚度不大于ι μ m,限制層7的厚度大于500nm。其中所述光柵的面積為80-140 μ m2，適用于結(jié)構(gòu)緊湊的光子集成，光柵的刻蝕深 度為100-500nm，該光柵的寬度為10-14 μ m。其中所述光柵為亞微米量級(jí)的均勻周期光柵，共有10-40個(gè)周期，占空比為 0. 3-0. 8。


下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的結(jié)構(gòu)和特征作進(jìn)一步的詳細(xì)描述，其中圖1是光纖通過(guò)絕緣體上的硅基光柵耦合器垂直耦合進(jìn)入亞微米波導(dǎo)示意圖；圖2是絕緣體上的硅基光柵耦合器結(jié)構(gòu)截面示意圖。
具體實(shí)施例方式請(qǐng)參閱圖1及圖2所示，本發(fā)明提供一種絕緣體上的硅基光柵耦合器，所述耦合器 采用絕緣體上的硅材料，包括一硅襯底8 ；
一限制層7，該限制層7制作在硅襯底8上，限制層7的厚度大于500nm，能有效阻 止光向硅襯底8的泄露；一頂硅層6，該頂硅層6制作在限制層7上，在該頂硅層6的表面制作有光柵61， 在該頂硅層6的另一側(cè)靠近光柵61處為錐形波導(dǎo)3，該錐形波導(dǎo)3大于80 μ m,與錐形波導(dǎo) 3連接處為亞微米波導(dǎo)4 ；其中所述頂硅層6的厚度不大于1 μ m。其中所述光柵61的面積 為80-140 μ m2，光柵的刻蝕深度為100-500nm，適用于結(jié)構(gòu)緊湊的光子集成，該光柵61的寬 度為10-14 μ m。其中所述光柵61為亞微米量級(jí)的均勻周期光柵，共有10-40個(gè)周期，占空 比為 0. 3-0. 8。一光纖1，該光纖1的一端靠近頂硅層6上的光柵61，光纖1的軸線與光柵61表面法線可以完全平行，或者傾斜小于15°的角度。其中所述硅襯底8、限制層7和頂硅層6構(gòu)成SOI片。請(qǐng)?jiān)賲㈤唸D1及圖2所示，本發(fā)明提供一種絕緣體上的硅基光柵耦合器的制作方 法，包括如下步驟步驟1 在硅襯底8上依次制作限制層7和頂硅層6，形成SOI片；其中所述頂硅層 6的厚度不大于1 μ m,限制層7的厚度大于500nm。步驟2 清洗SOI片表面的頂硅層6，烘干；步驟3 將烘干的SOI片放于勻膠機(jī)中，以2000-5000轉(zhuǎn)每分鐘的轉(zhuǎn)速旋涂光刻膠 后，烘干；其中所述步驟3中，光刻膠可以為正膠或負(fù)膠，在烘片機(jī)上、在100-140°C溫度下 烘8-14分鐘。步驟4 采用電子束曝光工藝在SOI片表面進(jìn)行曝光，形成錐形波導(dǎo)3和亞微米波 導(dǎo)4的圖形；步驟5 采用感應(yīng)耦合等離子體刻蝕頂層硅6，形成錐形波導(dǎo)3和亞微米波導(dǎo)4，可 以是完全刻掉頂硅層6或者部分刻蝕頂硅層6 ；步驟6 采用電子束曝光工藝在錐形波導(dǎo)3的一端表面進(jìn)行曝光，形成光柵61圖 形；其中所述光柵61的面積為80-140 μ m2，適用于結(jié)構(gòu)緊湊的光子集成，光柵的刻蝕深度 為100-500nm，該光柵61的寬度為10-14 μ m ；其中所述光柵61為亞微米量級(jí)的均勻周期光 柵，共有10-40個(gè)周期，占空比為0. 3-0. 8。步驟7 采用感應(yīng)耦合等離子體刻蝕，形成光柵61，刻蝕深度在100-300nm ；步驟8 將一光纖1置于靠近頂硅層6上的光柵61處，光纖1的軸線與光柵61表 面法線可以完全平行，或者傾斜小于15°的角度。其中所述硅襯底8、限制層7和頂硅層6構(gòu)成SOI片。以上所述，僅為本發(fā)明中的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任 何熟悉該技術(shù)的人在本發(fā)明所揭露的技術(shù)范圍內(nèi)，可輕易想到的變換或替換，都應(yīng)涵蓋在 本發(fā)明的包含范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書(shū)的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
一種絕緣體上的硅基光柵耦合器，所述耦合器采用絕緣體上的硅材料，包括一硅襯底；一限制層，該限制層制作在硅襯底上；一頂硅層，該頂硅層制作在限制層上，在該頂硅層的表面制作有光柵，在該頂硅層一側(cè)靠近光柵處為錐形波導(dǎo)，該錐形波導(dǎo)大于80μm，與錐形波導(dǎo)連接處為亞微米波導(dǎo)；一光纖，該光纖的一端靠近頂硅層上的光柵。
2.根據(jù)權(quán)利要求1所述的絕緣體上的硅基光柵耦合器，其中所述頂硅層的厚度小于 1 μ m,限制層的厚度大于500nm。
3.根據(jù)權(quán)利要求1所述的絕緣體上的硅基光柵耦合器，其中所述硅襯底、限制層和頂 硅層構(gòu)成SOI片。
4.根據(jù)權(quán)利要求1所述的絕緣體上的硅基光柵耦合器，其中所述光柵的面積為 80-140 μ m2，適用于結(jié)構(gòu)緊湊的光子集成，光柵的刻蝕深度為100-500nm，該光柵的寬度為 10-14 μ m0
5.根據(jù)權(quán)利要求1或4所述的絕緣體上的硅基光柵耦合器，其中所述光柵為亞微米量 級(jí)的均勻周期光柵，共有10-40個(gè)周期，占空比為0. 3-0. 8。
6.一種絕緣體上的硅基光柵耦合器的制作方法，包括如下步驟 步驟1 在硅襯底上依次制作限制層和頂硅層，形成SOI片； 步驟2 清洗SOI片表面的頂硅層，烘干；步驟3 將烘干的SOI片放于勻膠機(jī)中，以2000-5000轉(zhuǎn)每分鐘的轉(zhuǎn)速旋涂光刻膠后， 烘干；步驟4 采用電子束曝光工藝在SOI片表面進(jìn)行曝光，形成錐形波導(dǎo)3和亞微米波導(dǎo)的 圖形；步驟5 采用感應(yīng)耦合等離子體刻蝕，形成錐形波導(dǎo)和亞微米波導(dǎo)； 步驟6 采用電子束曝光工藝在錐形波導(dǎo)的一端表面進(jìn)行曝光，形成光柵圖形； 步驟7 采用感應(yīng)耦合等離子體刻蝕，形成光柵； 步驟8 將一光纖置于靠近頂硅層上的光柵處。
7.根據(jù)權(quán)利要求6所述的絕緣體上的硅基光柵耦合器的制作方法，其中所述步驟3中， 光刻膠在烘片機(jī)上、在100-14(TC溫度下烘8-14分鐘。
8.根據(jù)權(quán)利要求6所述的絕緣體上的硅基光柵耦合器的制作方法，其中所述頂硅層的 厚度不大于1 μ m,限制層7的厚度大于500nm。
9.根據(jù)權(quán)利要求6所述的絕緣體上的硅基光柵耦合器的制作方法，其中所述光柵的面 積為80-140 μ m2，適用于結(jié)構(gòu)緊湊的光子集成，光柵的刻蝕深度為100-500nm，該光柵的寬 度為 10-14 μ m。
10.根據(jù)權(quán)利要求6或9所述的絕緣體上的硅基光柵耦合器的制作方法，其中所述光柵 為亞微米量級(jí)的均勻周期光柵，共有10-40個(gè)周期，占空比為0. 3-0. 8。
全文摘要
一種絕緣體上的硅基光柵耦合器，所述耦合器采用絕緣體上的硅材料，包括一硅襯底；一限制層，該限制層制作在硅襯底上；一頂硅層，該頂硅層制作在限制層上，在該頂硅層的表面制作有光柵，在該頂硅層一側(cè)靠近光柵處為錐形波導(dǎo)，該錐形波導(dǎo)大于80μm，與錐形波導(dǎo)連接處為亞微米波導(dǎo)；一光纖，該光纖的一端靠近頂硅層上的光柵。
文檔編號(hào)G02B5/18GK101813807SQ20101012174
公開(kāi)日2010年8月25日 申請(qǐng)日期2010年3月10日 優(yōu)先權(quán)日2010年3月10日
發(fā)明者余金中, 俞育德, 朱宇, 李智勇 申請(qǐng)人:中國(guó)科學(xué)院半導(dǎo)體研究所