專利名稱：顯示面板的畫素結(jié)構及其制造方法
技術領域：
本發(fā)明涉及一種顯示面板的畫素結(jié)構及其制造方法，特別有關一種能夠提升畫素開口率的畫素結(jié)構及其制造方法。
背景技術：
現(xiàn)今，在顯示器分辨率日益提高的情況下，需要不斷縮小畫素區(qū)的大小，如此伴隨而來的是畫素開口率(aperture ratio)下降的問題,而開口率的下降會導致面板透光率不足或必須增加背光功率，因此如何提高畫素開口率對于高分辨率的顯示產(chǎn)品而言相當重要。目前的顯示面板制造方式逐漸有增加光罩制程數(shù)目來提升開口率的趨勢，例如 從傳統(tǒng)的五道光罩制程提高到六道或八道光罩制程。在習知的技術中，有一種是利用隱藏儲存電容(storage capacitor)電極的方式來提升開口率。一般來說,只要在畫素結(jié)構中布建金屬層，使其與畫素電極的一小部份上下重迭，中間以絕緣層分隔，即可形成儲存電容，通常這個金屬層也會連接共享電極以提供共享電壓。舉例來說，有一種是將儲存電容的電極布建在與掃描線(或門極線)相同層，且設置在數(shù)據(jù)線(或源極線)下方，另一種也是將儲存電容的電極設置在數(shù)據(jù)線下方，但是布建在與掃描線不同層，此電極同時也是共享電極，能夠避免掃描線和數(shù)據(jù)線間的訊號干擾。不論上述何種方式，都有如下的問題兩相鄰畫素區(qū)的畫素電極的間距必須大于一預定距離，若兩相鄰的畫素電極的間距沒有大于該預定距離，則有很高的可能會形成短路，導致面板無法正常顯示影像。也就是說，在習知技術中，相鄰兩畫素電極的設計仍舊受到制程限制，而對于畫素開口率仍無法有效的提升。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可以提升畫素開口率的顯示面板的畫素結(jié)構及其制造方法。為達上述目的，本發(fā)明提供一種畫素結(jié)構的制造方法，所述畫素結(jié)構包含彼此相鄰的一第一畫素區(qū)和一第二畫素區(qū)，其以至少一掃描線和至少一源極線劃分出各自所屬的區(qū)域，該第一畫素區(qū)和該第二畫素區(qū)各具有一個薄膜晶體管，該第一畫素區(qū)和該第二畫素區(qū)中的薄膜晶體管皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，所述制造方法包含步驟形成一第一透明導電層于該第一畫素區(qū)中，該第一透明導電層與該第一畫素區(qū)的薄膜晶體管的第三端電性連接；形成一第一間隔層覆蓋該第一畫素區(qū)和該第二畫素區(qū)；形成一導電層于該第一畫素區(qū)和該第二畫素區(qū)的交界處；形成一第二間隔層覆蓋該第一畫素區(qū)和該第二畫素區(qū)；形成一第二透明導電層于該第二畫素區(qū)中，該第二透明導電層與該第二畫素區(qū)的薄膜晶體管的第三端電性連接；以及移除該第一畫素區(qū)中的該第一透明導電層上方的該第一間隔層和該第二間隔層，以曝露出該第一透明導電層。
該第一畫素區(qū)中的該第一透明導電層與該第二畫素區(qū)中的該第二透明導電層系位在不同的水平高度。該第一透明導電層的一部份形成于該導電層的正下方，該第一透明導電層的一部份與該導電層系由該第一間隔層隔開，并構成一第一儲存電容；該第二透明導電層的一部份形成于該導電層的正上方，該第二透明導電層的一部份與該導電層系由該第二間隔層隔開，并構成一第二儲存電容。其形成于該第一透明導電層的一部份與該導電層的間的該第一儲存電容與形成于該第二透明導電層的一部份與該導電層的間的該第二儲存電容實質(zhì)上大小相等。其形成于該第一透明導電層的一部份與該導電層的間的該第一儲存電容與形成于該第二透明導電層的一部份與該導電層的間的該第二儲存電容大小不等。
該第一畫素區(qū)中的該第一透明導電層系透過一第一通孔而與該第一畫素的薄膜晶體管的第三端電性連接；該第二畫素區(qū)中的該第二透明導電層系透過一第二通孔而與該第二畫素的薄膜晶體管的第三端電性連接。該第一透明導電層和該第二透明導電層系作為畫素電極，用以提供電壓以驅(qū)動液晶分子轉(zhuǎn)動。本發(fā)明另一方面提供一種畫素結(jié)構的制造方法，所述畫素結(jié)構包含彼此相鄰的一第一畫素區(qū)和一第二畫素區(qū)，其以至少一掃描線和至少一源極線劃分出各自所屬的區(qū)域，該第一畫素區(qū)和該第二畫素區(qū)各具有一個薄膜晶體管，該第一畫素區(qū)和該第二畫素區(qū)中的薄膜晶體管皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，所述制造方法包含步驟形成一第一透明導電層于該第一畫素區(qū)中，該第一透明導電層與該第一畫素區(qū)的薄膜晶體管的第三端電性連接；以及于與該第一透明導電層不同的水平高度下，形成一第二透明導電層于該第二畫素區(qū)中，該第二透明導電層與該第二畫素區(qū)的薄膜晶體管的第三端電性連接。其更包含步驟形成一導電層于該第一畫素區(qū)和該第二畫素區(qū)的交界處，以使得該導電層的正下方對應該第一透明導電層的一部份，而該導電層的正上方對應該第二透明導電層的一部份，其中該第一透明導電層的一部份與該導電層構成一第一儲存電容，該第二透明導電層的一部份與該導電層構成一第二儲存電容。本發(fā)明再一方面一種顯示面板的畫素結(jié)構，所述畫素結(jié)構包含彼此相鄰的一第一畫素區(qū)和一第二畫素區(qū)，其以至少一掃描線和至少一源極線劃分出各自所屬的區(qū)域，該第一畫素區(qū)和該第二畫素區(qū)各具有一個薄膜晶體管，該第一畫素區(qū)和該第二畫素區(qū)中的薄膜晶體管皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，所述畫素結(jié)構包含一第一透明導電層，設置于該第一畫素區(qū)中，該第一透明導電層與該第一畫素區(qū)的薄膜晶體管的第三端電性連接；以及一第二透明導電層，設置于該第二畫素區(qū)中，該第二透明導電層與該第二畫素區(qū)的薄膜晶體管的第三端電性連接；其中該第一畫素區(qū)中的該第一透明導電層與該第二畫素區(qū)中的該第二透明導電層系位在不同的水平高度。其更包含一導電層，設置于該第一畫素區(qū)和該第二畫素區(qū)的交界處，該第一透明導電層的一部份形成于該導電層的正下方，該第二透明導電層的一部份形成于該導電層的正上方；一第一間隔層，用以將該導電層與該第一透明導電層的一部份隔開，使得該導電層與該第一透明導電層的一部份構成一第一儲存電容；以及一第二間隔層，用以該導電層與將該第二透明導電層的一部份隔開，使得該導電層與該第二透明導電層的一部份構成一第二儲存電容。該第一畫素區(qū)中的該第一透明導電層系透過一第一通孔而與該第一畫素的薄膜晶體管的第三端電性連接；該第二畫素區(qū)中的該第二透明導電層系透過一第二通孔而與該第二畫素的薄膜晶體管的第三端電性連接。本發(fā)明采用以上技術方案，利用第一透明導電層及第二透明導電層位在不同的水平高度，第一透明導電層和第二透明導電層間的水平間距相較于制程規(guī)范中的間距可以縮小，畫素開口率能夠因此提升。同時在第一透明導電層和第二透明導電層之間設置導電層，可以發(fā)揮屏蔽效應，使得第一透明導電層和第二透明導電層的電壓不會互相影響。再者，畫素數(shù)據(jù)的儲存電容可以形成于導電層和第一透明導電層的間以及導電層和第二透明導電層的間，儲存電容的大小可以通過改變導電層與透明導電層的間的間隔層厚度來作調(diào)整。


現(xiàn)結(jié)合附圖對本發(fā)明做進一步詳述
圖I是本發(fā)明畫素結(jié)構的制造方法中第一道微影蝕刻制程的示意 圖2是本發(fā)明畫素結(jié)構的制造方法中第二道微影蝕刻制程的示意 圖3是本發(fā)明畫素結(jié)構的制造方法中第三道微影蝕刻制程的示意 圖4是本發(fā)明畫素結(jié)構的制造方法中第四道微影蝕刻制程的示意 圖5是本發(fā)明畫素結(jié)構的制造方法中第五道微影蝕刻制程的示意 圖6是本發(fā)明畫素結(jié)構的制造方法中第六道微影蝕刻制程的示意 圖7是本發(fā)明畫素結(jié)構的制造方法中第七道微影蝕刻制程的示意 圖8是本發(fā)明畫素結(jié)構的制造方法中第八道微影蝕刻制程的示意 圖9是本發(fā)明畫素結(jié)構的制造方法中第九道微影蝕刻制程的示意 圖10是本發(fā)明顯示面板的畫素結(jié)構的制造方法圖9沿A-A’剖面的剖視示意 圖11是本發(fā)明顯示面板的畫素結(jié)構的制造方法圖9沿B-B’剖面的剖視示意 圖12是本發(fā)明顯示面板的畫素結(jié)構的制造方法圖9沿C-C’剖面的剖視示意圖。
具體實施例方式本發(fā)明是有關一種顯示面板的畫素結(jié)構及其制造方法，其特點在于兩個相鄰的畫素區(qū)中的畫素電極是設置在不同水平高度，也可以說，這兩個畫素電極是形成于不同層，藉此兩相鄰畫素區(qū)的畫素電極的間的水平間距相較于制程上所規(guī)范的間距來說可以縮小，也就是說，畫素電極所占面積相對變大了，因此本發(fā)明可有效提升開口率。另一方面，本發(fā)明可在兩相鄰的畫素區(qū)的交界處設置導電層(或金屬導電層)，該導電層可分別與兩相鄰畫素區(qū)中的畫素電極構成儲存電容，該導電層亦可藉由屏蔽效應降低兩相鄰畫素電極的耦合影響，因此可提升影像顯示的穩(wěn)定度。如圖I至圖9顯示本發(fā)明的畫素結(jié)構的制造方法的示意圖，圖10顯示圖9中沿A-A’剖面線繪制的剖面示意圖，圖11顯示圖9中沿B-B’剖面線繪制的剖面示意圖，圖12顯示圖9中沿C-C’剖面線繪制的剖面示意圖。在如下說明中，本發(fā)明是以兩個相鄰的畫素區(qū)作為例示說明，即第一畫素區(qū)I和第二畫素區(qū)2，本發(fā)明所稱的畫素區(qū)也可以是畫素區(qū)中的子畫素區(qū)，如紅藍綠畫素區(qū)。本發(fā)明中，畫素區(qū)可由交錯排列的掃描線(或門極線)和數(shù)據(jù)線(或源極線)定義出其區(qū)域范圍，也就是說，第一畫素區(qū)I和第二畫素區(qū)2可藉由掃描線和源極線劃分出各自所屬的區(qū)域。而且，在本發(fā)明的示范性實施例中，第一畫素區(qū)I和該第二畫素區(qū)2各具有一個薄膜薄膜晶體管(thin-film transistor),每個薄膜晶體管具有一第一端、一第二端和一第三端,其可分別依序為閘極、源極和汲極，薄膜晶體管的第一端與掃描線電性連接，薄膜晶體管的第二端與源極線電性連接，而薄膜晶體管的第三端會電性連接至畫素電極。請參閱圖I,首先利用第一道微影蝕刻制程(photolithographic etchingprocess, PEP)在基板上形成圖案化第一金屬層11，圖案化第一金屬層11包含薄膜晶體管的閘極，在此步驟中，圖案化第一金屬層11也可包含閘極線，也就是說，薄膜晶體管閘極和閘極線是用相同材料且在同一制程步驟中形成。閘極線的一部份可作為薄膜晶體管的閘極，薄膜晶體管閘極與閘極線實質(zhì)上是電性連接的，圖案化第一金屬層11的材質(zhì)可為鋁或其它導體材料。具體施作如下，首先在基板上沉積一第一金屬層，而后在第一金屬層上形成圖案化光阻層，接著進行蝕刻制程，以形成如圖I所示的圖案化第一金屬層11。
接著如圖10-12之一所示，形成一第一絕緣層12以覆蓋第一畫素區(qū)I和第二畫素區(qū)2。請參閱圖2，利用第二道微影蝕刻制程于第一絕緣層12上形成圖案化半導體層13，圖案化半導體層13又稱為主動層。圖案化半導體層13設置在薄膜晶體管的閘極、源極和汲極的間，作為半導體通道。在本實施例中，圖案化半導體層13又延伸至與后續(xù)要形成的源極線對應的區(qū)域。然而，在另一實施例中，圖案化半導體層13可以不需延伸到與源極線對應的區(qū)域。請參閱圖3，利用第三道微影蝕刻制程形成圖案化第二金屬層14，圖案化第二金屬層14包含薄膜晶體管的源極141和汲極142，在此步驟中，圖案化第二金屬層14也可包含源極線，也就是說，源極141、汲極142和源極線是用相同材料且在同一制程步驟中形成。源極線的一部份可作為薄膜晶體管的源極141，薄膜晶體管源極141與源極線實質(zhì)上是電性連接的。圖案化第二金屬層14的材質(zhì)可為鑰/鋁/鑰(Mo/Al/Mo)的復合金屬材料或是其它適用的單一或復合導體材料。具體施作如下，首先沉積一第二金屬層，而后在第二金屬層上形成圖案化光阻層，接著進行蝕刻制程，以形成如圖3所示的圖案化第二金屬層14。接著如圖10-12之一所示，形成一第二絕緣層15以覆蓋第一畫素區(qū)I和第二畫素區(qū)2。請參閱圖4，利用第四道微影蝕刻制程在第一畫素區(qū)I中對第二絕緣層15進行開孔以形成第一通孔151，第一通孔151曝露出第一畫素區(qū)I的薄膜晶體管的汲極142。請參閱圖5，利用第五道微影蝕刻制程對應第一畫素區(qū)I形成第一透明導電層16，作為第一畫素區(qū)I的畫素電極。第一透明導電層16透過第一通孔151而與第一畫素區(qū)I的薄膜晶體管的汲極142電性連接，第一透明導電層16能夠透過第一畫素區(qū)I的薄膜晶體管汲極142所提供的電壓來驅(qū)動液晶分子偏轉(zhuǎn)。具體施作上，可先涂布透明導電層以覆蓋第一畫素區(qū)I和第二畫素區(qū)2，而后蝕刻去除對應第二畫素區(qū)2的透明導電層，僅留下對應第一畫素區(qū)I的透明導電層，即第一透明導電層16。接著如圖11或圖12所示，形成一第一間隔層17以覆蓋第一畫素區(qū)I和第二畫素區(qū)2。 請參閱圖6，利用第六道微影蝕刻制程在第一畫素區(qū)I和第二畫素區(qū)2的交界處形成一導電層18 (或金屬導電層)。導電層18的正下方對應第一透明導電層16的一部份，而導電層18的正上方對應后續(xù)要制作的第二透明導電層20的一部份。再者，導電層18可延伸至閘極線的上方或側(cè)上方，接收共同電極所提供的共享電壓。接著如圖11或圖12所示，形成一第二間隔層19以覆蓋第一畫素區(qū)I和第二畫素區(qū)2。請參閱圖7，利用第七道微影蝕刻制程在第二畫素區(qū)2中對第二絕緣層15、第一間隔層17和第二間隔層19進行開孔以形成第二通孔191，第二通孔191曝露出第二畫素區(qū)2的薄膜晶體管的汲極142。請參閱8圖，利用第八道微影蝕刻制程對應第二畫素區(qū)2形成第二透明導電層20， 作為第二畫素區(qū)2的畫素電極。第二透明導電層20透過第二通孔191而與第二畫素區(qū)2的薄膜晶體管的汲極142電性連接，第二透明導電層20能夠透過第二畫素區(qū)2的薄膜晶體管汲極142所提供的電壓來驅(qū)動液晶分子偏轉(zhuǎn)。第一透明導電層16和第二透明導電層20的材料可為銦錫氧化物(Indium Tin Oxide, ΙΤ0)，而第二透明導電層20的制作方式與第一透明導電層16類似，在此不再贅述。請參閱圖9，最后利用第九道微影蝕刻制程，將第一畫素區(qū)I中第一透明導電層16上方的第一間隔層17和第第二間隔層19予以移除，以曝露出第一透明導電層16。如圖12所示，本發(fā)明的畫素結(jié)構包含彼此相鄰的第一畫素區(qū)I和第二畫素區(qū)2，第一畫素區(qū)I中的第一透明導電層16與第二畫素區(qū)2中的第二透明導電層20是位在不同的水平高度，具體來說，第一透明導電層16和第二透明導電層20是在不同層、不同制程步驟中形成，藉此第一透明導電層16和第二透明導電層20的水平間距d可以縮小。這是因為在兩相鄰畫素區(qū)的透明導電層設在同一層的實例中，現(xiàn)有廠內(nèi)技術這兩透明導電層的水平間距需要大于6 μ m，否則這兩透明導電層的電壓會互相影響，而影響影像畫面的顯示。由于本發(fā)明中第一透明導電層16和第二透明導電層是位在不同的水平高度，因此兩者的水平間距d可以減小，例如水平間距縮小到3 μ m,如此一來，第一透明導電層16和第二透明導電層20可占有的面積相對變大了，因此本發(fā)明可以有效提升畫素的開口率。如圖12所示，第一畫素區(qū)I和第二畫素區(qū)2的交界處形成有導電層18，第一畫素區(qū)I的第一透明導電層16的一部份形成于導電層18的下方，而第二畫素區(qū)2的第二透明導電層20的一部份形成于導電層18的上方，第一透明導電層16的一部份、導電層18和第二透明導電層20的一部份的間以第一間隔層17和第二間隔層19分隔開來，導電層18在此可發(fā)揮屏蔽效應降低第一透明導電層16和第二透明導電層20可能發(fā)生的耦合影響，因此可提升影像顯示的穩(wěn)定度。此外，導電層18若為金屬導電層，則產(chǎn)生的屏蔽效果可能更好。再者，第一畫素區(qū)I的第一透明導電層16的一部份設置于導電層18的正下方，并由第一間隔層17隔開，如此導電層18與第一透明導電層16的間可構成一第一儲存電容Cl ;第二畫素區(qū)2的第二透明導電層20的一部份設置于導電層18的正上方，并由第二間隔層19隔開,如此導電層18與第二透明導電層20的間可構成一第二儲存電容C2。第一儲存電容Cl和第二儲存電容C2的大小除了可以藉由改變其所占面積的大小來調(diào)整的外，也可以藉由改變第一間隔層17和第二間隔層19的厚度來調(diào)整。在一實施例中，第一間隔層17和第二間隔層19的厚度相同，第一儲存電容Cl和第二儲存電容C2的大小也相同。在另一實施例中，實現(xiàn)第一儲存電容Cl和第二儲存電容C2具有不同電容值的方式是使第一間隔層17和第二間隔層19具有不同的厚度，例如當間隔層厚度增加時，儲存電容則會相對減小。綜上所述，雖然本發(fā)明公開了較佳實施例，但并非以此限定本發(fā)明，本發(fā)明所屬技 術領域中具有通常知識者，在不脫離本發(fā)明的權利保護范圍內(nèi)，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍以本發(fā)明申請權利要求所界定范的圍為準。
權利要求
1.畫素結(jié)構的制造方法，所述畫素結(jié)構包含彼此相鄰的一第一畫素區(qū)和一第二畫素區(qū)，其以至少一掃描線和至少一源極線劃分出各自所屬的區(qū)域，該第一畫素區(qū)和該第二畫素區(qū)各具有一個薄膜晶體管，該第一畫素區(qū)和該第二畫素區(qū)中的薄膜晶體管皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，其特征在于所述制造方法包含步驟 形成一第一透明導電層于該第一畫素區(qū)中，該第一透明導電層與該第一畫素區(qū)的薄膜晶體管的第三端電性連接； 形成一第一間隔層覆蓋該第一畫素區(qū)和該第二畫素區(qū)； 形成一導電層于該第一畫素區(qū)和該第二畫素區(qū)的交界處； 形成一第二間隔層覆蓋該第一畫素區(qū)和該第二畫素區(qū)； 形成一第二透明導電層于該第二畫素區(qū)中，該第二透明導電層與該第二畫素區(qū)的薄膜晶體管的第三端電性連接；以及 移除該第一畫素區(qū)中的該第一透明導電層上方的該第一間隔層和該第二間隔層，以曝露出該第一透明導電層。
2.根據(jù)權利要求I所述的畫素結(jié)構的制造方法，其特征在于該第一畫素區(qū)中的該第一透明導電層與該第二畫素區(qū)中的該第二透明導電層系位在不同的水平高度。
3.根據(jù)權利要求I所述的畫素結(jié)構的制造方法，其特征在于該第一透明導電層的一部份形成于該導電層的正下方，該第一透明導電層的一部份與該導電層系由該第一間隔層隔開，并構成一第一儲存電容；該第二透明導電層的一部份形成于該導電層的正上方，該第二透明導電層的一部份與該導電層系由該第二間隔層隔開，并構成一第二儲存電容。
4.根據(jù)權利要求3所述的畫素結(jié)構的制造方法，其特征在于其形成于該第一透明導電層的一部份與該導電層的間的該第一儲存電容與形成于該第二透明導電層的一部份與該導電層的間的該第二儲存電容實質(zhì)上大小相等。
5.根據(jù)權利要求3所述的畫素結(jié)構的制造方法，其特征在于其形成于該第一透明導電層的一部份與該導電層的間的該第一儲存電容與形成于該第二透明導電層的一部份與該導電層的間的該第二儲存電容大小不等。
6.根據(jù)權利要求I所述的畫素結(jié)構的制造方法，其特征在于該第一畫素區(qū)中的該第一透明導電層系透過一第一通孔而與該第一畫素的薄膜晶體管的第三端電性連接；該第二畫素區(qū)中的該第二透明導電層系透過一第二通孔而與該第二畫素的薄膜晶體管的第三端電性連接。
7.根據(jù)權利要求I所述的畫素結(jié)構的制造方法，其特征在于該第一透明導電層和該第二透明導電層系作為畫素電極，用以提供電壓以驅(qū)動液晶分子轉(zhuǎn)動。
8.—種畫素結(jié)構的制造方法，所述畫素結(jié)構包含彼此相鄰的一第一畫素區(qū)和一第二畫素區(qū)，其以至少一掃描線和至少一源極線劃分出各自所屬的區(qū)域，該第一畫素區(qū)和該第二畫素區(qū)各具有一個薄膜晶體管，該第一畫素區(qū)和該第二畫素區(qū)中的薄膜晶體管皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，其特征在于所述制造方法包含步驟 形成一第一透明導電層于該第一畫素區(qū)中，該第一透明導電層與該第一畫素區(qū)的薄膜晶體管的第三端電性連接；以及于與該第一透明導電層不同的水平高度下，形成一第二透明導電層于該第二畫素區(qū)中，該第二透明導電層與該第二畫素區(qū)的薄膜晶體管的第三端電性連接。
9.根據(jù)權利要求8所述的畫素結(jié)構的制造方法，其特征在于其更包含步驟 形成一導電層于該第一畫素區(qū)和該第二畫素區(qū)的交界處，以使得該導電層的正下方對應該第一透明導電層的一部份，而該導電層的正上方對應 該第二透明導電層的一部份，其中該第一透明導電層的一部份與該導電層構成一第一儲存電容，該第二透明導電層的一部份與該導電層構成一第二儲存電容。
10.一種顯示面板的畫素結(jié)構，所述畫素結(jié)構包含彼此相鄰的一第一畫素區(qū)和一第二畫素區(qū)，其以至少一掃描線和至少一源極線劃分出各自所屬的區(qū)域，該第一畫素區(qū)和該第二畫素區(qū)各具有一個薄膜晶體管，該第一畫素區(qū)和該第二畫素區(qū)中的薄膜晶體管皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，其特征在于所述畫素結(jié)構包含 一第一透明導電層，設置于該第一畫素區(qū)中，該第一透明導電層與該第一畫素區(qū)的薄膜晶體管的第三端電性連接；以及 一第二透明導電層，設置于該第二畫素區(qū)中，該第二透明導電層與該第二畫素區(qū)的薄膜晶體管的第三端電性連接； 其中該第一畫素區(qū)中的該第一透明導電層與該第二畫素區(qū)中的該第二透明導電層系位在不同的水平高度。
11.根據(jù)權利要求10所述的顯示面板的畫素結(jié)構，其特征在于其更包含 一導電層，設置于該第一畫素區(qū)和該第二畫素區(qū)的交界處，該第一透明導電層的一部份形成于該導電層的正下方，該第二透明導電層的一部份形成于該導電層的正上方； 一第一間隔層，用以將該導電層與該第一透明導電層的一部份隔開，使得該導電層與該第一透明導電層的一部份構成一第一儲存電容；以及 一第二間隔層，用以該導電層與將該第二透明導電層的一部份隔開，使得該導電層與該第二透明導電層的一部份構成一第二儲存電容。
12.根據(jù)權利要求10所述的顯示面板的畫素結(jié)構，其特征在于該第一畫素區(qū)中的該第一透明導電層系透過一第一通孔而與該第一畫素的薄膜晶體管的第三端電性連接；該第二畫素區(qū)中的該第二透明導電層系透過一第二通孔而與該第二畫素的薄膜晶體管的第三端電性連接。
全文摘要
本發(fā)明公開了一種顯示面板的畫素結(jié)構及其制造方法，所述畫素結(jié)構包含彼此相鄰的第一畫素區(qū)和第二畫素區(qū)，其中第一畫素區(qū)內(nèi)設置有一第一透明導電層，而第二畫素區(qū)內(nèi)設置有一第二透明導電層，第一畫素區(qū)中的第一透明導電層與第二畫素區(qū)中的第二透明導電層系位在不同的水平高度。本發(fā)明的畫素結(jié)構能夠有效提升畫素開口率。
文檔編號G02F1/1368GK102866548SQ201210327819
公開日2013年1月9日 申請日期2012年9月6日 優(yōu)先權日2012年9月6日
發(fā)明者林圣佳 申請人:福州華映視訊有限公司, 中華映管股份有限公司