半導體裝置制造方法
【專利摘要】本發(fā)明的一個方式的目的之一是提供一種在使用氧化物半導體的半導體裝置中防止電特性變動的可靠性高的半導體裝置。本發(fā)明的一個方式的目的之一是提供一種半導體裝置，包括：接觸于源電極層及漏電極層的第一氧化物半導體層；以及成為晶體管的主要電流路徑(溝道)的第二氧化物半導體層。第一氧化物半導體層用作用來防止源電極層及漏電極層的構(gòu)成元素擴散到溝道的緩沖層。通過設(shè)置第一氧化物半導體層，可以防止該構(gòu)成元素擴散到第一氧化物半導體層與第二氧化物半導體層的界面及第二氧化物半導體層中。
【專利說明】半導體裝置

【技術(shù)領(lǐng)域】
[0001] 在本說明書等中公開的發(fā)明涉及一種半導體裝置及半導體裝置的制造方法。
[0002] 在本說明書等中，半導體裝置是指通過利用半導體特性而能夠工作的所有類型的 裝置，因此電光裝置、圖像顯示裝置、半導體電路以及電子設(shè)備都是半導體裝置。

【背景技術(shù)】
[0003] 使用形成在具有絕緣表面的襯底上的半導體薄膜構(gòu)成晶體管的技術(shù)受到關(guān)注。該 晶體管被廣泛地應(yīng)用于電子裝置如集成電路（IC)、圖像顯示裝置（也簡稱為顯示裝置）等。 作為可以應(yīng)用于晶體管的半導體薄膜的材料，硅類半導體材料被廣泛地周知，而作為其他 材料，氧化物半導體受到注目。
[0004] 例如，公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物半導體來制造 晶體管的技術(shù)（參照專利文獻1及專利文獻2)。
[0005] 另外，在非專利文獻1中已公開有具有層疊有組成不同的氧化物半導體的結(jié)構(gòu)的 晶體管。
[參考文獻]
[專利文獻]
[0006] [專利文獻1]日本專利申請公開2007-123861號公報 [專利文獻2]日本專利申請公開2007-096055號公報 [非專利文獻]
[0007] [非專利文獻 1]Masashi Ono et al.，"Novel High Performance IGZ0-TFT with High Mobility over 40 cm2/Vs and High Photostability Incorporated Oxygen Diffusion"，IDW' 11 Late-News Paper, pp. 1689-1690


【發(fā)明內(nèi)容】

[0008] 在使用氧化物半導體的晶體管中，當在氧化物半導體層與接觸于該氧化物半導體 層的層的界面存在有陷阱能級（也稱為界面態(tài)）時，成為晶體管的電特性（例如，閾值電壓 或亞閾值擺幅值（S值））變動的原因。
[0009] 例如，在底柵型晶體管中，當源電極層及漏電極層的構(gòu)成元素擴散到氧化物半導 體層的背溝道時，該構(gòu)成元素形成陷阱能級，使晶體管的電特性變動。此外，通過在氧化物 半導體層與柵極絕緣層之間的界面存在陷阱能級，也有時引起晶體管的電特性的變動。
[0010] 于是，本發(fā)明的一個方式的目的之一是提供一種防止電特性的變動而使可靠性得 到提高的包含氧化物半導體的半導體裝置。
[0011] 在本發(fā)明的一個方式中，在包含氧化物半導體的底柵型晶體管中，至少具有接觸 于源電極層及漏電極層的第一氧化物半導體層和設(shè)置在該第一氧化物半導體層與柵極絕 緣層之間的第二氧化物半導體層的疊層結(jié)構(gòu)。在上述結(jié)構(gòu)中，通過將第二氧化物半導體層 用作晶體管的主要的電流路徑（溝道）且將第一氧化物半導體層用作用來防止源電極層及 漏電極層的構(gòu)成元素的擴散的緩沖層，由此可以防止晶體管的電特性變動。更具體地說，例 如可以采用以下結(jié)構(gòu)。
[0012] 本發(fā)明的一個方式是一種半導體裝置，包括：柵電極層；柵電極層上的柵極絕緣 層；隔著柵極絕緣層重疊于柵電極層的氧化物半導體疊層；以及電連接于氧化物半導體疊 層的源電極層及漏電極層，其中，氧化物半導體疊層包括接觸于源電極層及漏電極層的第 一氧化物半導體層和設(shè)置在第一氧化物半導體層與柵極絕緣層之間的第二氧化物半導體 層，第一氧化物半導體層至少包含銦及鎵且銦的含量為鎵的含量以下，第二氧化物半導體 層至少包含銦及鎵且銦的含量大于鎵的含量，并且，第一氧化物半導體層作為雜質(zhì)包含源 電極層及漏電極層的構(gòu)成元素。
[0013] 本發(fā)明的另一個方式是一種半導體裝置，包括：柵電極層；柵電極層上的柵極絕 緣層；隔著柵極絕緣層重疊于柵電極層的氧化物半導體疊層；以及電連接于氧化物半導體 疊層的源電極層及漏電極層，其中，氧化物半導體疊層包括接觸于源電極層及漏電極層的 第一氧化物半導體層、接觸于柵極絕緣層的第三氧化物半導體層及設(shè)置在第一氧化物半導 體層與第三氧化物半導體層之間的第二氧化物半導體層，第一氧化物半導體層及第三氧化 物半導體層至少包含銦及鎵且銦的含量為鎵的含量以下，第二氧化物半導體層至少包含銦 及鎵且銦的含量大于鎵的含量，并且，第一氧化物半導體層作為雜質(zhì)包含源電極層及漏電 極層的構(gòu)成元素。
[0014] 本發(fā)明的另一個方式是一種半導體裝置，包括：柵電極層；柵電極層上的柵極絕 緣層；隔著柵極絕緣層重疊于柵電極層的氧化物半導體疊層；以及電連接于氧化物半導體 疊層的源電極層及漏電極層，其中，氧化物半導體疊層包括接觸于源電極層及漏電極層的 第一氧化物半導體層、接觸于柵極絕緣層的第三氧化物半導體層及設(shè)置在第一氧化物半導 體層與第三氧化物半導體層之間的第二氧化物半導體層，第一氧化物半導體層及第三氧化 物半導體層至少包含銦及鎵且銦的含量為鎵的含量以下，第二氧化物半導體層至少包含銦 及鎵且銦的含量大于鎵的含量，第一氧化物半導體層作為雜質(zhì)包含源電極層及漏電極層的 構(gòu)成元素，并且，第三氧化物半導體層作為雜質(zhì)包含柵極絕緣層的構(gòu)成元素。
[0015] 在上述半導體裝置中的任一個中，源電極層及漏電極層優(yōu)選包含銅。
[0016] 在上述半導體裝置中的任一個中，柵極絕緣層也可以包括氮化硅膜。
[0017] 根據(jù)本發(fā)明的一個方式的結(jié)構(gòu)的效果可以如下所述那樣說明。注意，以下說明只 不過是一個考察而已。
[0018] 本發(fā)明的一個方式的晶體管包括：接觸于源電極層及漏電極層的第一氧化物半導 體層；以及成為晶體管的主要的電流路徑（溝道）的第二氧化物半導體層。在此，第一氧化 物半導體層用作用來防止源電極層及漏電極層的構(gòu)成元素擴散到溝道的緩沖層。通過設(shè)置 第一氧化物半導體層，可以防止該構(gòu)成元素擴散到第一氧化物半導體層與第二氧化物半導 體層的界面及第二氧化物半導體層中。
[0019] 此外，通過使應(yīng)用于第一氧化物半導體層的金屬氧化物的能隙（帶隙）大于應(yīng)用 于第二氧化物半導體層的金屬氧化物的能隙，可以在第二氧化物半導體層與第一氧化物半 導體層之間形成導帶偏移（conduction band offset),所以是優(yōu)選的。當在氧化物半導體 疊層中存在有導帶偏移時，在第二氧化物半導體層中載流子流過，而不使載流子流過第一 氧化物半導體層及其界面，由此即使當在背溝道一側(cè)存在有起因于金屬元素的擴散的陷阱 能級時，氧化物半導體疊層也不容易受到該陷阱能級的影響。由此，可以實現(xiàn)晶體管的電特 性的穩(wěn)定化。
[0020] 另外，本發(fā)明的一個方式的晶體管優(yōu)選除了上述第一氧化物半導體層及第二氧化 物半導體層之外還包括設(shè)置在第二氧化物半導體層與柵極絕緣層之間并接觸于柵極絕緣 層的第三氧化物半導體層。第三氧化物半導體層包含選自第二氧化物半導體層的構(gòu)成元 素中的一個或多個金屬元素并具有與第二氧化物半導體層相同的性質(zhì)。因此，通過設(shè)置第 三氧化物半導體層，可以使用作溝道的第二氧化物半導體層的柵極絕緣層一側(cè)的界面穩(wěn)定 化。就是說，第三氧化物半導體層用作用來防止該界面的劣化的緩沖層。尤其是，通過防止 在溝道的柵極絕緣層一側(cè)的界面載流子被捕捉，可以減少晶體管的光劣化（例如，光負偏 壓溫度應(yīng)力劣化），而可以得到可靠性高的晶體管。
[0021] 此外，與應(yīng)用于第一氧化物半導體層的金屬氧化物同樣，優(yōu)選使應(yīng)用于第三氧化 物半導體層的金屬氧化物的能隙大于應(yīng)用于第二氧化物半導體層的金屬氧化物的能隙，可 以在第三氧化物半導體層與第二氧化物半導體層之間形成導帶偏移，所以是優(yōu)選的。在通 常的MISFET中，在柵極絕緣層與半導體的界面也產(chǎn)生陷阱能級等，而使FET的電特性劣化。 但是，通過設(shè)置第三氧化物半導體層，MISFET具有使載流子流過離柵極絕緣層遠的區(qū)域的 結(jié)構(gòu)（所謂埋入溝道），由此可以降低上述界面的影響。
[0022] 當作為第一氧化物半導體、第二氧化物半導體及第三氧化物半導體應(yīng)用由相同構(gòu) 成元素構(gòu)成并具有不同組成的金屬氧化物時，例如，作為第一氧化物半導體、第二氧化物半 導體及第三氧化物半導體可以使用至少含有銦及鎵的金屬氧化物。在此，相對于其他金屬 元素的銦的含量的比率越大，金屬氧化物的場效應(yīng)遷移率越高，并且對其他金屬元素的鎵 的含量越大，金屬氧化物的能隙越大。因此，作為成為溝道形成區(qū)的第二氧化物半導體，優(yōu) 選使用銦的含量大于鎵的含量的金屬氧化物，并且作為用作緩沖層的第一氧化物半導體及 第三氧化物半導體，優(yōu)選使用銦的含量為鎵的含量以下的金屬氧化物。
[0023] 根據(jù)本發(fā)明的一個方式，可以提供一種在包含氧化物半導體的晶體管中可以防止 電特性的變動的可靠性高的半導體裝置。

【專利附圖】

【附圖說明】
[0024] 圖IA至圖IC是示出半導體裝置的一個方式的平面圖及截面圖； 圖2A至圖2D是示出半導體裝置的一個方式的平面圖、截面圖及能帶圖； 圖3A至圖3D是示出半導體裝置的制造方法的一個例子的圖； 圖4A至圖4C是說明半導體裝置的一個方式的圖； 圖5是說明半導體裝置的一個方式的圖； 圖6A和圖6B是說明半導體裝置的一個方式的圖； 圖7A和圖7B是說明半導體裝置的一個方式的圖； 圖8A至圖8C是示出電子設(shè)備的圖； 圖9A至圖9C是不出電子設(shè)備的圖； 圖IOA和圖IOB是示出半導體裝置的一個方式的截面圖； 圖IlA至圖IlC是說明半導體裝置的一個方式的圖； 圖12是示出實施例中的SSDP-SIMS的測量結(jié)果的圖； 圖13是說明半導體裝置的一個方式的圖。

【具體實施方式】
[0025] 下面，參照附圖對本發(fā)明的實施方式及實施例進行詳細說明。但是，所屬【技術(shù)領(lǐng)域】 的普通技術(shù)人員可以很容易地理解一個事實，就是本發(fā)明的方式及詳細內(nèi)容可以被變換為 各種各樣的形式而不局限于以下說明。因此，本發(fā)明不應(yīng)該被解釋為僅局限在以下所示的 實施方式及實施例所記載的內(nèi)容中。
[0026] 另外，在以下說明的本發(fā)明的結(jié)構(gòu)中，在不同的附圖之間共同使用相同的附圖標 記來表示相同的部分或具有相同功能的部分，而省略其重復說明。另外，當表示具有相同功 能的部分時有時使用相同的陰影線，而不特別附加附圖標記。
[0027] 另外，在本說明書所說明的每個附圖中，每個構(gòu)成要素的大小、膜的厚度或區(qū)域為 了清晰可見而有時被夸大。因此，它們不一定局限于附圖中所示的尺度。
[0028] 注意，在本說明書等中，為了方便起見，附加了"第一"、"第二"等序數(shù)詞，而其并不 表示工序順序或疊層順序。此外，其在本說明書等中不表示用來特定發(fā)明的事項的固有名 稱。
[0029] 注意，在本說明書中，"平行"是指兩條直線形成的角度為-10°以上且10°以下， 因此也包括角度為-5°以上且5°以下的情況。另外，"垂直"是指兩條直線形成的角度為 80°以上且100°以下，因此也包括角度為85°以上且95°以下的情況。
[0030] 在本說明書中，六方晶系包括二方晶系和菱方晶系。
[0031] 實施方式1 在本實施方式中，參照圖IA至圖3D對半導體裝置及半導體裝置的制造方法的一個方 式進行說明。在本實施方式中，作為半導體裝置的一個例子示出包括氧化物半導體層的底 柵型晶體管。
[0032] 圖IA至圖IC示出晶體管300的結(jié)構(gòu)實例。圖IA是晶體管300的平面圖，圖IB 是沿著圖IA的點劃線Xl-Yl的截面圖，并且圖IC是沿著圖IA的點劃線Vl-Wl的截面圖。
[0033] 晶體管300包括：設(shè)置在具有絕緣表面的襯底400上的柵電極層402 ;柵電極層 402上的柵極絕緣層404 ;在柵極絕緣層404上并與其接觸的重疊于柵電極層402的氧化物 半導體疊層408 ;以及電連接于氧化物半導體疊層408的源電極層410a及漏電極層410b。 另外，晶體管300的構(gòu)成要素也可以包括覆蓋源電極層410a及漏電極層410b并接觸于氧 化物半導體疊層408的絕緣層412。
[0034] 在晶體管300中，氧化物半導體疊層408包括：接觸于源電極層410a及漏電極層 410b的氧化物半導體層408a ;以及設(shè)置在氧化物半導體層408b與柵極絕緣層404之間的 氧化物半導體層408b。
[0035] 在氧化物半導體疊層408中，氧化物半導體層408b是形成晶體管300的溝道的區(qū) 域。此外，設(shè)置在氧化物半導體層408b的背溝道一側(cè)的氧化物半導體層408a用作防止源 電極層410a及漏電極層410b的構(gòu)成元素擴散到氧化物半導體層408b的緩沖層。就是說， 氧化物半導體層408a作為雜質(zhì)包含源電極層410a及漏電極層410b的構(gòu)成元素。通過設(shè) 置該緩沖層，可以防止在晶體管300的溝道中形成陷阱能級，由此可以防止起因于陷阱能 級的S值的增大。因此，通過防止晶體管的電特性的改變或隨時間的劣化，可以提供可靠性 高的半導體裝置。
[0036] 氧化物半導體層408a及氧化物半導體層408b既可以使氧化物半導體層408a與 氧化物半導體層408b的構(gòu)成元素彼此不同，又可以使兩者的構(gòu)成元素相同但組成不同。但 是，作為用作晶體管300的溝道的氧化物半導體層408b，優(yōu)選應(yīng)用場效應(yīng)遷移率高的氧化 物半導體。
[0037] 例如，當使氧化物半導體層408a及氧化物半導體層408b的構(gòu)成元素相同并使用 至少含有銦及鎵的氧化物半導體時，作為氧化物半導體層408b優(yōu)選使用銦的含量大于鎵 的含量的氧化物半導體，作為氧化物半導體層408a，優(yōu)選使用銦的含量為鎵的含量以下的 氧化物半導體。
[0038] 在氧化物半導體中，重金屬的s軌道主要有助于載流子傳導，并通過使銦的含有 率增多來呈現(xiàn)s軌道的重疊較多的傾向。因此，通過在氧化物半導體層408b中使銦的含量 大于鎵的含量，氧化物半導體層408b可以與銦的含量低于鎵的含量的氧化物相比具有高 場效應(yīng)遷移率。
[0039] 另外，由于金屬氧化物中相對于其他金屬元素的鎵的比率越大，金屬氧化物的能 隙越大，所以通過在氧化物半導體層408a中使銦的含量為鎵的含量以下而使氧化物半導 體層408a具有比氧化物半導體層408b大的能隙。因此，可以在氧化物半導體層408b與氧 化物半導體層408a之間形成導帶偏移，所以上述結(jié)構(gòu)是優(yōu)選的。此外，由于鎵的氧空位的 形成能量比銦大，所以與銦相比，鎵不容易產(chǎn)生氧空位。由此，與銦的含量大于鎵的含量的 金屬氧化物相比，銦的含量為鎵的含量以下的金屬氧化物具有穩(wěn)定的特性。由此，可以使晶 體管300的背溝道一側(cè)進一步穩(wěn)定化。
[0040] 例如，在將In-Ga-Zn類氧化物半導體用于氧化物半導體層408a及氧化物半導體 層408b時，作為氧化物半導體層408a，可以使用具有In: Ga: Zn = 1: 1:1 (= 1/3:1/3:1/3)、 In:Ga:Zn = 1:3:2( = 1/6:3/6:2/6)、 In:Ga:Zn = 2:4:3( = 2/9:4/9:3/9)或 In:Ga:Zn =1:5:3( = 1/9:5/9:3/9)的原子數(shù)比的In-Ga-Zn類氧化物或與該原子數(shù)比相似的金屬 氧化物。作為氧化物半導體層408b，可以使用具有In:Ga:Zn = 3:1:2 ( = 3/6:1/6:2/6)、 In:Ga:Zn = 4:2:3( = 4/9:2/9:3/9)> In:Ga:Zn = 5:1:3( = 5/9:1/9:3/9)> In:Ga:Zn =5:3:4( = 5/12:3/12:4/12)、 In:Ga:Zn = 6:2:4( = 6/12:2/12:4/12)或 In:Ga:Zn = 7:1:3( = 7/11:1/11:3/11)的原子數(shù)比的In-Ga-Zn類氧化物或與該原子數(shù)比相似的金屬 氧化物。
[0041] 注意，例如表述"1]1、63、211的原子數(shù)比為111:63:211 = 3:13:(^+匕+〇=1)的氧化 物的組成近似于原子數(shù)比為In :Ga :Zn = A :B :C(A+B+C = 1)的氧化物的組成"是指a、b、 c滿足式（a-A)2+(b-B)2+(c-C)2<r2的關(guān)系。r例如可以為0.05。
[0042] 注意，應(yīng)用于氧化物半導體疊層408的金屬氧化物不局限于此，根據(jù)所需要的電 特性（場效應(yīng)遷移率、閾值、偏差等）而使用適當?shù)慕M成的材料即可。另外，優(yōu)選采用適當 的載流子濃度、雜質(zhì)濃度、缺陷密度、金屬元素及氧的原子數(shù)比、原子間距離以及密度等，以 得到所需要的電特性。例如，可以包含其他金屬元素來代替鎵?；蛘?，也可以使用不包含鋅 的金屬氧化物。但是，在所應(yīng)用的金屬氧化物的組成中包含鋅時，較容易使后面形成的氧化 物半導體層成為 CAAC-〇S(C_Axis Aligned Crystalline Oxide Semiconductor :c 軸取向 結(jié)晶氧化物半導體）膜，所以是優(yōu)選的。
[0043] 另外，氧化物半導體層可以利用濺射法形成，通過使濺射靶材包含銦，可以防止在 成膜時產(chǎn)生微粒。由此，優(yōu)選使氧化物半導體層408a及氧化物半導體層408b包含銦。 [0044] 下面，對氧化物半導體層的結(jié)構(gòu)進行說明。
[0045] 氧化物半導體層大致分為單晶氧化物半導體層和非單晶氧化物半導體層。非單晶 氧化物半導體層包括非晶氧化物半導體層、微晶氧化物半導體層、多晶氧化物半導體層及c 軸取向結(jié)晶氧化物半導體（CAAC-OS)膜等。
[0046] 非晶氧化物半導體層具有無序的原子排列并不具有結(jié)晶成分。其典型例子是在微 小區(qū)域中也不具有結(jié)晶部而膜整體具有非晶結(jié)構(gòu)的氧化物半導體層。
[0047] 微晶氧化物半導體層例如包括Inm以上且小于IOnm的尺寸的微晶（也稱為納米 晶體）。因此，微晶氧化物半導體層的原子排列的有序度比非晶氧化物半導體層高。因此， 微晶氧化物半導體層的缺陷態(tài)密度低于非晶氧化物半導體層。
[0048] CAAC-OS膜是包含多個結(jié)晶部的氧化物半導體層之一，大部分的結(jié)晶部的尺寸為 能夠容納于單邊短于IOOnm的立方體內(nèi)的尺寸。因此，有時包括在CAAC-OS膜中的結(jié)晶部 的尺寸為能夠容納于單邊短于l〇nm、短于5nm或短于3nm的立方體內(nèi)的尺寸。CAAC-OS膜 的缺陷態(tài)密度低于微晶氧化物半導體層。下面，對CAAC-OS膜進行詳細的說明。
[0049] 在 CAAC-OS 膜的透射電子顯微鏡（TEM !Transmission Electron Microscope)圖 像中，觀察不到結(jié)晶部與結(jié)晶部之間的明確的邊界，即晶界（grain boundary)。因此，在 CAAC-OS膜中，不容易發(fā)生起因于晶界的電子遷移率的降低。
[0050] 根據(jù)從大致平行于樣品面的方向觀察的CAAC-OS膜的TEM圖像（截面TEM圖像） 可知在結(jié)晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的表面（也 稱為形成表面）或CAAC-OS膜的頂面的形態(tài)并以平行于CAAC-OS膜的形成表面或頂面的方 式排列。
[0051] 另一方面，根據(jù)從大致垂直于樣品面的方向觀察的CAAC-OS膜的TEM圖像（平面 TEM圖像）可知在結(jié)晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結(jié)晶部之 間金屬原子的排列沒有規(guī)律性。
[0052] 由截面TEM圖像及平面TEM圖像可知，CAAC-OS膜的結(jié)晶部具有取向性。
[0053] 使用X射線衍射（XRD: X-Ray Diffraction)裝置對CAAC-OS膜進行結(jié)構(gòu)分析。例 如，當利用out-of-plane法分析包括InGaZnO4結(jié)晶的CAAC-OS膜時，在衍射角（2 0 )為 31°附近時出現(xiàn)峰值。由于該峰值來源于InGaZnO4結(jié)晶的（009)面，由此可以確認CAAC-OS 膜中的結(jié)晶具有c軸取向性，并且c軸取向于大致垂直于CAAC-OS膜的形成表面或頂面的 方向。
[0054] 另一方面，當利用從大致垂直于c軸的方向使X射線入射到樣品的in-plane法分 析CAAC-OS膜時，在2 0為56°附近時出現(xiàn)峰值。該峰值來源于InGaZnO4結(jié)晶的（110)面。 在此，將2 0固定為56°附近并在以樣品面的法線向量為軸軸）旋轉(zhuǎn)樣品的條件下進 行分析（小掃描）。當該樣品是InGaZnO4的單晶氧化物半導體層時，出現(xiàn)六個峰值。該六個 峰值來源于相當于（110)面的結(jié)晶面。另一方面，當該樣品是CAAC-OS膜時，即使在將2 0 固定為56°附近的狀態(tài)下進行掃描也不能觀察到明確的峰值。
[0055] 由上述結(jié)果可知，在具有c軸取向的CAAC-OS膜中，雖然a軸及b軸的方向在結(jié)晶 部之間不同，但是c軸都取向平行于形成表面或頂面的法線向量的方向。因此，在上述截面 TEM圖像中觀察到的排列為層狀的各金屬原子層相當于與結(jié)晶的a-b面平行的面。
[0056] 注意，結(jié)晶部在形成CAAC-OS膜或進行加熱處理等結(jié)晶處理時形成。如上所述， 結(jié)晶的c軸朝向平行于CAAC-OS膜的形成表面或頂面的法線向量的方向。由此，例如，當 CAAC-OS膜的形狀因蝕刻等而發(fā)生改變時，結(jié)晶的c軸不一定平行于CAAC-OS膜的形成表面 或頂面的法線向量。
[0057] 此外，CAAC-OS膜中的結(jié)晶度不一定均勻。例如，當CAAC-OS膜的結(jié)晶部是由 CAAC-OS膜的頂面近旁的結(jié)晶成長而形成時，有時頂面附近的結(jié)晶度高于形成表面附近的 結(jié)晶度。另外，當對CAAC-OS膜添加雜質(zhì)時，添加了雜質(zhì)的區(qū)域的結(jié)晶度改變，所以有時 CAAC-OS膜中的結(jié)晶度根據(jù)區(qū)域而不同。
[0058] 注意，當利用out-of-plane法分析包括InGaZnO4結(jié)晶的CAAC-OS膜時，除了在2 0 為31°附近的峰值之外，有時還在2 0為36°附近觀察到峰值。2 0為36°附近的峰值意 味著CAAC-OS膜的一部分中含有不具有c軸取向的結(jié)晶。優(yōu)選的是，在CAAC-OS膜中在2 0 為31°附近時出現(xiàn)峰值而在2 0為36°附近時不出現(xiàn)峰值。
[0059] 在使用CAAC-OS膜的晶體管中，起因于可見光或紫外光的照射的電特性的變動 小。因此，該晶體管具有高可靠性。
[0060] 注意，氧化物半導體層例如也可以是包括非晶氧化物半導體層、微晶氧化物半導 體層和CAAC-OS膜中的兩種以上的疊層膜。
[0061] CAAC-OS膜例如可以通過使用多晶的金屬氧化物濺射靶材的濺射法形成。當離子 碰撞到該濺射用靶材時，有時包含在濺射用靶材中的結(jié)晶區(qū)域從靶材沿a-b面劈開，S卩，具 有平行于a-b面的面的平板狀或顆粒狀的濺射粒子從濺射靶材中剝離。此時，通過該平板 狀的濺射粒子保持結(jié)晶狀態(tài)到達襯底，可以形成CAAC-OS膜。
[0062] 另外，為了形成CAAC-OS膜，優(yōu)選應(yīng)用如下條件。
[0063] 通過降低形成CAAC-OS膜時的雜質(zhì)的混入量，可以防止因雜質(zhì)導致的結(jié)晶狀態(tài)損 壞。例如，可以降低存在于成膜室內(nèi)的雜質(zhì)（氫、水、二氧化碳及氮等）的濃度。另外，可以 降低成膜氣體中的雜質(zhì)濃度。具體而言，使用露點為_80°C以下，優(yōu)選為-KKTC以下的成膜 氣體。
[0064] 另外，通過提高成膜時的襯底加熱溫度，在濺射粒子附著到襯底表面之后可能發(fā) 生濺射粒子的遷移。具體而言，在將襯底加熱溫度設(shè)定為KKTC以上且740°C以下，優(yōu)選為 200°C以上且500°C以下的狀態(tài)下進行成膜。通過提高成膜時的襯底加熱溫度，當平板狀的 濺射粒子到達襯底時，在襯底表面上發(fā)生遷移，平板狀濺射粒子的平坦的面附著到襯底。 [0065] 另外，優(yōu)選的是，通過增高成膜氣體中的氧比例并對電力進行最優(yōu)化，以減輕成膜 時的等離子體損傷。將成膜氣體中的氧比例設(shè)定為3〇V〇1%以上，優(yōu)選為lOOvol%。
[0066] 以下，作為濺射用金屬氧化物靶材的一個例子，示出In-Ga-Zn-O化合物靶材。
[0067] 將InOx粉末、GaOy粉末及ZnOz粉末以預定的比率混合，進行加壓處理，然后在 1000°C以上且1500°C以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn-O化合 物靶材。另外，X、Y及Z為任意正數(shù)。在此，InOx粉末、GaOy粉末及ZnOz粉末的預定的摩爾 數(shù)比例如為2:2:1、8:4:3、3:1 :1、1:1:1、4:2:3或3 :1:2。另外，粉末的種類及其混合摩爾數(shù) 比可以根據(jù)所需要的濺射用靶材適當?shù)馗淖儭?br> [0068] 另外，也可以使氧化物半導體層408a的結(jié)晶性與氧化物半導體層408b不同。但 是，作為用作晶體管300的溝道的氧化物半導體層408b，優(yōu)選應(yīng)用CAAC-OS膜。此外，在氧 化物半導體層408b使用CAAC-OS膜形成時，在氧化物半導體層408b上并與其接觸的氧化 物半導體層408a中發(fā)生前體（precursor)的取向，即，通過使該前體具有所謂秩序性，有 時可以使氧化物半導體層408a成為CAAC-OS膜。在設(shè)置在背溝道一側(cè)的氧化物半導體層 408a由非晶氧化物半導體形成的情況下，由于形成源電極層410a及漏電極層410b時的蝕 刻處理而產(chǎn)生氧空位而容易使氧化物半導體層408a成為n型。因此，優(yōu)選將具有結(jié)晶性的 氧化物半導體應(yīng)用于氧化物半導體層408a。
[0069] 此外，在本實施方式中，氧化物半導體層408a和氧化物半導體層408b是使用相同 構(gòu)成元素形成的氧化物半導體疊層。此時，根據(jù)氧化物半導體層的材料或成膜條件的不同， 各氧化物半導體層之間的界面有時不明確。因此，在圖IA至圖IC中，以虛線示意性地示出 氧化物半導體層408a和氧化物半導體層408b的界面。這是與后面的各附圖同樣。
[0070] 圖2A至圖2C示出晶體管310的結(jié)構(gòu)實例。圖2A是晶體管310的平面圖，圖2B 是沿著圖2A的點劃線X2-Y2的截面圖，圖2C是沿著圖2A的點劃線V2-W2的截面圖。與圖 IA至圖IC所示的晶體管300同樣，圖2A至圖2C所示的晶體管310包括：設(shè)置在具有絕緣 表面的襯底400上的柵電極層402 ;柵電極層402上的柵極絕緣層404 ;接觸于柵極絕緣層 404上并重疊于柵電極層402的氧化物半導體疊層408 ;以及電連接于氧化物半導體疊層 408的源電極層410a及漏電極層410b。另外，晶體管310的構(gòu)成要素也可以包括覆蓋源電 極層410a及漏電極層410b并接觸于氧化物半導體疊層408的絕緣層412。
[0071] 晶體管310與晶體管300不同之處是：晶體管310在氧化物半導體層408b與柵極 絕緣層404之間包括氧化物半導體層408c。就是說，在晶體管310中，氧化物半導體疊層 408具有氧化物半導體層408a、氧化物半導體層408b及氧化物半導體層408c的疊層結(jié)構(gòu)。
[0072] 注意，除了氧化物半導體層408c之外，晶體管310的結(jié)構(gòu)與晶體管300相同，因而 可以參照關(guān)于晶體管300的說明。
[0073] 通過在晶體管310中的形成溝道的氧化物半導體層408b與柵極絕緣層404之間 設(shè)置氧化物半導體層408c，使晶體管310具有載流子流過離柵極絕緣層404遠的區(qū)域的結(jié) 構(gòu)（所謂埋入溝道）。由此，可以使柵極絕緣層404與溝道的界面穩(wěn)定化，而可以防止在該 界面形成陷阱能級。由此，防止晶體管的劣化，尤其是光負偏壓溫度應(yīng)力劣化等光劣化，從 而可以制造可靠性高的晶體管。
[0074] 在含有銦和鎵的金屬氧化物中，相對于其他金屬元素的鎵的含量的比率越大，能 隙越大。此外，由于氧化物半導體層408c與氧化物半導體層408b之間的帶隙之差形成導帶 偏移。因此，當作為氧化物半導體層408c使用銦的含量為鎵的含量以下的金屬氧化物時， 在氧化物半導體層408b中能夠有效地形成溝道，所以是優(yōu)選的。
[0075] 在將In-Ga-Zn類氧化物半導體用于氧化物半導體層408c時，作為氧化物 半導體層 408c，可以使用具有 In:Ga:Zn = I: I: I (= 1/3:1/3:1/3)、In:Ga:Zn = 1:3:2 ( = 1/6:3/6:2/6)、In:Ga:Zn = 2:4:3 ( = 2/9:4/9:3/9)或 In:Ga:Zn = 1:5:3(= 1/9:5/9:3/9)的原子數(shù)比的In-Ga-Zn類氧化物或與該原子數(shù)比相似的氧化物。另外，作為 氧化物半導體層408a和氧化物半導體層408c優(yōu)選都使用銦的含量為鎵的含量以下的金屬 氧化物。在此，氧化物半導體層408a的組成與氧化物半導體層408c的組成既可以是相同， 又可以是不同。
[0076] -般而言，氧化物半導體層的大部分利用濺射法形成。另一方面，當利用濺射法形 成氧化物半導體層時，有時被離子化的稀有氣體元素（例如，氬）或從濺射靶材表面彈出的 粒子將柵極絕緣層等的成為氧化物半導體層的形成表面的膜的粒子彈出。因此，從成為氧 化物半導體層的形成表面的膜彈出的粒子作為雜質(zhì)元素進入到氧化物半導體層。尤其是， 有高濃度的雜質(zhì)元素進入到形成表面附近的氧化物半導體層中的擔憂。另外，當雜質(zhì)元素 殘留在形成表面附近的氧化物半導體層中時，該氧化物半導體層的電阻增高而成為晶體管 的電特性下降的原因。
[0077] 然而，在圖2A至圖2C所示的晶體管310中，通過在形成溝道的氧化物半導體層 408b與柵極絕緣層404之間包括氧化物半導體層408c，可以防止柵極絕緣層404的構(gòu)成元 素擴散到溝道中。就是說，氧化物半導體層408c有時作為雜質(zhì)包含柵極絕緣層404的構(gòu)成 元素（例如，硅）。通過包括氧化物半導體層408c，可以使晶體管310的電特性進一步穩(wěn)定 化，從而可以提供可靠性高的半導體裝置。
[0078] 另外，圖2D是示出圖2B中的厚度方向（D-D'間）上的能帶圖。在本實施方式中， 使用In-Ga-Zn類氧化物半導體形成氧化物半導體層408a至氧化物半導體層408c。此外， 作為氧化物半導體層408a及氧化物半導體層408c應(yīng)用銦的含量為鎵的含量以下的金屬氧 化物，作為氧化物半導體層408b應(yīng)用銦的含量大于鎵的含量的金屬氧化物。由此，如圖2D 的能帶圖所示，本實施方式所示的氧化物半導體疊層408能夠具有所謂埋入溝道。
[0079] 以下，使用圖3A至圖3D示出晶體管310的制造方法的一個例子。
[0080] 首先，在具有絕緣表面的襯底400上形成柵電極層402 (包括用與此相同的層形成 的布線）。
[0081] 對可用作具有絕緣表面的襯底400的襯底沒有特別的限制，但是襯底400至少需 要具有能夠承受后面進行的熱處理的程度的耐熱性。例如，可以使用玻璃襯底如硼硅酸鋇 玻璃和硼硅酸鋁玻璃等、陶瓷襯底、石英襯底、或藍寶石襯底等。另外，作為襯底400,可以采 用以硅或碳化硅等為材料的單晶半導體襯底或多晶半導體襯底、以硅鍺等為材料的化合物 半導體襯底、SOI襯底等，并且也可以使用在這些襯底上設(shè)置有半導體元件的襯底400。此 夕卜，也可以在襯底400上形成基底絕緣層。
[0082] 可以使用諸如鑰、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主要 成分的合金材料來形成柵電極層402。此外，柵電極層402可以使用以摻雜有磷等雜質(zhì)元素 的多晶硅膜為代表的半導體膜、或鎳硅化物膜等硅化物膜。柵電極層402既可以是單層結(jié) 構(gòu)，又可以是疊層結(jié)構(gòu)。也可以使柵電極層402具有錐形形狀，例如可以將錐角設(shè)定為15° 以上且70°以下。在此，錐角是指具有錐形形狀的層的側(cè)面與該層的底面之間的角度。
[0083] 另外，作為柵電極層402的材料還可以使用氧化銦氧化錫、含有氧化鎢的氧化銦、 含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦氧化鋅、或 添加有氧化硅的氧化銦錫等導電材料。
[0084] 或者，作為柵電極層402的材料還可以使用含有氮的In-Ga-Zn類氧化物、含有氮 的In-Sn類氧化物、含有氮的In-Ga類氧化物、含有氮的In-Zn類氧化物、含有氮的Sn類氧 化物、含有氮的In類氧化物、或金屬氮化物膜（氮化銦膜、氮化鋅膜、氮化鉭模、或氮化鎢膜 等）。由于上述材料具有5eV以上的功函數(shù)，所以通過使用上述材料形成柵電極層402,可 以使晶體管的閾值電壓成為正值，由此可以實現(xiàn)常關(guān)型（normally-off)的開關(guān)晶體管。
[0085] 接著，以覆蓋柵電極層402的方式在柵電極層402上形成柵極絕緣層404(參照圖 3A)。作為柵極絕緣層404,通過等離子體CVD法、濺射法等以單層或疊層形成包含選自氧化 硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化 鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的膜。
[0086] 另外，在柵極絕緣層404中，接觸于后面形成的氧化物半導體疊層408的區(qū)域優(yōu)選 使用氧化物絕緣層形成，更優(yōu)選包括氧過剩區(qū)。為了在柵極絕緣層404設(shè)置氧過剩區(qū)，例如 在氧氣氛下形成柵極絕緣層404即可?；蛘撸部梢詫⒀跻氲匠赡ず蟮臇艠O絕緣層404 中而形成氧過剩區(qū)。作為氧的引入方法，可以使用離子注入法、離子摻雜法、等離子體浸沒 式離子注入法、等離子體處理等。
[0087] 接著，在柵極絕緣層404上依次形成成為氧化物半導體層408c的氧化物半導體 膜、成為氧化物半導體層408b的氧化物半導體膜及成為氧化物半導體層408a的氧化物半 導體膜，通過利用光刻法的蝕刻處理將這些氧化物半導體膜加工為島狀，來形成氧化物半 導體疊層408 (參照圖3B)。
[0088] 氧化物半導體層408c、氧化物半導體層408b及氧化物半導體層408a分別既可以 是非晶氧化物半導體，又可以是結(jié)晶氧化物半導體。但是，作為用作晶體管310的溝道的氧 化物半導體層408b，優(yōu)選使用結(jié)晶氧化物半導體。此外，通過對非晶氧化物半導體進行熱處 理，可以形成結(jié)晶氧化物半導體。將使非晶氧化物半導體晶化的熱處理的溫度設(shè)定為250°C 以上且700°C以下，優(yōu)選為400°C以上，更優(yōu)選為500°C以上，進一步優(yōu)選為550°C以上。該 熱處理也可以兼作制造工序中的其他加熱處理。
[0089] 作為各氧化物半導體膜的成膜方法，可以適當?shù)乩脼R射法、MBE(Molecular Beam Epitaxy:分子束外延）法、CVD 法、脈沖激光沉積法、ALD (Atomic Layer Deposition: 原子層堆積）法等。
[0090] 當形成氧化物半導體膜時，優(yōu)選盡可能地降低膜中的氫濃度。為了降低氫濃度，例 如，在通過濺射法進行成膜時，作為供應(yīng)到濺射裝置的成膜室內(nèi)的氣氛氣體適當?shù)厥褂茫喝?氫、水、羥基或者氫化物等雜質(zhì)被去除的高純度的稀有氣體（典型的有氬）、氧、稀有氣體和 氧的混合氣體。
[0091] 另外，通過在去除殘留在成膜室內(nèi)的水分的同時引入去除了氫及水分的濺射氣體 來進行成膜，可以降低形成的氧化物半導體膜的氫濃度。為了去除殘留在成膜室內(nèi)的水分， 優(yōu)選使用吸附型真空泵，例如，低溫泵、離子泵、鈦升華泵。此外，真空泵也可以使用具備冷 阱的渦輪分子泵。由于低溫泵對如氫分子、水（H2O)等包含氫原子的化合物（優(yōu)選還包括 包含碳原子的化合物）等進行排出的能力較高，所以可以降低使用該低溫泵進行排氣的成 膜室中形成的氧化物半導體膜中的雜質(zhì)濃度。
[0092] 另外，優(yōu)選以不暴露于大氣的方式連續(xù)地形成柵極絕緣層404和氧化物半導體 膜。通過以不暴露于大氣的方式連續(xù)地形成柵極絕緣層404和氧化物半導體膜，可以防止 氫或氫化合物（例如，吸附水等）附著于氧化物半導體膜表面，所以可以防止雜質(zhì)的混入。 [0093] 另外，在通過濺射法形成氧化物半導體膜的情況下，使用于成膜的金屬氧化物靶 材的相對密度（填充率）為90%以上且100%以下，優(yōu)選為95%以上且99. 9%以下。通過 使用相對密度高的金屬氧化物靶材，可以形成致密的膜。
[0094] 另外，為了降低有可能包含在氧化物半導體膜中的雜質(zhì)的濃度，在將襯底400保 持為高溫的狀態(tài)下形成氧化物半導體膜也是有效的。將加熱襯底400的溫度設(shè)定為150°C 以上且450°C以下，優(yōu)選將襯底溫度設(shè)定為200°C以上且350°C以下即可。另外，通過在進行 成膜時以高溫加熱襯底，可以形成結(jié)晶氧化物半導體膜。
[0095] 當作為氧化物半導體層（例如，氧化物半導體層408b)使用CAAC-OS膜時，作為獲 得該CAAC-OS膜的方法，可以使用以下任何方法，例如可以將成膜溫度設(shè)定為200°C以上且 450°C以下來形成氧化物半導體膜，而實現(xiàn)大致垂直于其表面的c軸取向?；蛘撸部梢栽?形成薄的氧化物半導體膜之后，進行200°C以上且700°C以下的加熱處理，而實現(xiàn)大致垂直 于其表面的c軸取向?；蛘?，也可以在形成薄的第一層氧化物半導體膜之后，進行200°C以 上且700°C以下的加熱處理，然后形成第二層氧化物半導體膜，而實現(xiàn)大致垂直于其表面的 c軸取向。
[0096] 用于氧化物半導體層408a至氧化物半導體層408c的氧化物半導體至少含有銦 (In)。尤其優(yōu)選含有銦及鋅（Zn)。此外，作為用來減小使用該氧化物半導體的晶體管的電 特性的改變的穩(wěn)定劑（stabilizer)，優(yōu)選除了上述元素以外還含有鎵（Ga)。
[0097] 另外，如上所述，作為用作用來降低陷阱能級的影響的緩沖層的氧化物半導體層 408a及氧化物半導體層408c，優(yōu)選使用銦的含量為鎵的含量以下的金屬氧化物，作為成為 溝道形成區(qū)的氧化物半導體層408b，優(yōu)選使用銦的含量大于鎵的含量的金屬氧化物。
[0098] 此外，作為穩(wěn)定劑，也可以代替鎵（Ga)或除了鎵（Ga)以外還包含錫（Sn)、鉿 (Hf)、鋁（Al)和鋯（Zr)中的一種或多種。另外，作為其它穩(wěn)定劑，也可以含有鑭（La)等鑭 系元素、鈰（Ce)、鐠（Pr)、釹（Nd)、釤（Sm)、銪（Eu)、釓（Gd)、鋱（Tb)、鏑（Dy)、欽（Ho)、鉺 (Er)、銩（Tm)、鐿（Yb)、镥（Lu)中的一種或多種。
[0099] 例如，作為氧化物半導體，可以使用：作為一元金屬氧化物的氧化銦、氧化錫、氧化 鋅等；作為二元金屬氧化物的In-Zn類氧化物、In-Mg類氧化物、In-Ga類氧化物等；作為 三元金屬氧化物的In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn 類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧 化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、 In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn 類氧化物、In-Lu-Zn類氧化物等；以及作為四元金屬氧化物的In-Sn-Ga-Zn類氧化物、 In-Hf-Ga-Zn 類氧化物、In-Al-Ga-Zn 類氧化物、In-Sn-Al-Zn 類氧化物、In-Sn-Hf-Zn 類氧 化物、In-Hf-Al-Zn類氧化物等。
[0100] 例如，In-Ga-Zn類氧化物是指作為主要成分含有In、Ga、Zn的氧化物，對In、Ga、 Zn的比率沒有限制。此外，也可以含有In、Ga、Zn以外的金屬元素。
[0101] 另外，作為氧化物半導體，也可以使用以InMO3(ZnO)ni(IiiX),且m不是整數(shù)）表示的 材料。注意，M表不選自Ga、Fe、Mn和Co中的一種金屬兀素或多種金屬兀素。另外，作為氧 化物半導體，也可以使用以In2SnO5(Zn0)n(n>0,且n是自然數(shù)）表示的材料。
[0102] 優(yōu)選對氧化物半導體疊層408進行用來去除過剩的氫（包括水及羥基）的加熱處 理（脫水化或脫氫化）。將加熱處理的溫度設(shè)定為300°C以上且700°C以下或低于襯底的應(yīng) 變點。加熱處理可以在減壓下或氮氣氛下等進行。通過進行該加熱處理可以去除賦予n型 導電性的雜質(zhì)的氫。
[0103] 另外，用于脫水化或脫氫化的加熱處理只要在形成氧化物半導體膜之后就可以在 晶體管的制造工序中的任何時序進行。另外，用于脫水化或脫氫化的加熱處理也可以多次 進行，還可以兼作其他加熱處理。
[0104] 在加熱處理中，氮或氦、氖、氬等稀有氣體優(yōu)選不包含水、氫等。另外，優(yōu)選將引入 到加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設(shè)定為6N(99. 9999% )以上，優(yōu)選設(shè) 定為7N(99. 99999% )以上（即，將雜質(zhì)濃度設(shè)定為Ippm以下，優(yōu)選設(shè)定為0. Ippm以下）。
[0105] 另外，可以在通過加熱處理對氧化物半導體層（或氧化物半導體疊層）進行加熱 之后，在維持該加熱溫度的狀態(tài)下或在從該加熱溫度降溫的過程中，對相同爐內(nèi)引入高純 度的氧氣體、高純度的一氧化二氮氣體或超干燥空氣（使用CRDS(Cavity Ring Down laser Spectroscopy :光腔衰蕩光譜法）方式的露點計進行測試時的水分量是20ppm(換算為露 點-55°C )以下,優(yōu)選的是Ippm以下,更優(yōu)選的是IOppb以下的空氣）。優(yōu)選不使氧氣體或 一氧化二氮氣體包含水、氫等?；蛘?，優(yōu)選將引入到加熱處理裝置中的氧氣體或一氧化二氮 氣體的純度設(shè)定為6N以上，優(yōu)選為7N以上（也就是說，將氧氣體或一氧化二氮氣體中的雜 質(zhì)濃度設(shè)定為Ippm以下，優(yōu)選設(shè)定為0. Ippm以下）。即使在利用脫水化處理或脫氫化處理 的雜質(zhì)排出工序中氧化物半導體的主要構(gòu)成要素的氧減少，也可以通過利用氧氣體或一氧 化二氮氣體供給氧，來使氧化物半導體層高純度化且電性i型（本征）化。
[0106] 另外，當進行脫水化處理或脫氫化處理時氧有可能脫離而減少，所以可以對經(jīng)過 脫水化處理或脫氫化處理的氧化物半導體層引入氧（包括氧自由基、氧原子和氧離子中的 至少一種）來對該層供應(yīng)氧。
[0107] 通過對經(jīng)過脫水化處理或脫氫化處理的氧化物半導體層引入氧而供應(yīng)氧，可以使 氧化物半導體層高純度化且i型（本征）化。包含高純度化且i型（本征）化的氧化物半 導體的晶體管的電特性變動被抑制，所以該晶體管在電性上穩(wěn)定。
[0108] 當對氧化物半導體層引入氧時，既可以對氧化物半導體層直接引入氧，又可以以 透過在后面形成的絕緣層的方式對氧化物半導體層引入氧。作為氧（包括氧自由基、氧原 子和氧離子中的至少一種）的引入方法，可以使用離子注入法、離子摻雜法、等離子體浸沒 式離子注入法、等離子體處理等。另外，可以使用含有氧的氣體進行氧的引入處理。作為含 有氧的氣體，可以使用氧、一氧化二氮、二氧化氮、二氧化碳、一氧化碳等。此外，在氧的引入 處理中，也可以使含有氧的氣體包含稀有氣體。
[0109] 例如當通過離子注入法對氧化物半導體層注入氧離子時，可以將劑量設(shè)定為 I X 1013ions/cm2 以上且 5 X 1016ions/cm2 以下。
[0110] 另外，對氧化物半導體層供應(yīng)氧的工序只要在形成氧化物半導體膜之后就可以在 晶體管的制造工序中的任何時序進行。另外，向氧化物半導體層的氧的引入也可以多次進 行。
[0111] 接著，在氧化物半導體疊層408上形成導電膜并對其進行加工來形成源電極層 410a及漏電極層410b (包括用與此相同的層形成的布線）（參照圖3C)。
[0112] 作為源電極層410a及漏電極層410b，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo 和W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜（氮化鈦膜、氮化鑰膜、或氮化 鎢膜）等。另外，還可以在Al、Cu等的金屬膜的下側(cè)和上側(cè)中的一方或雙方上層疊Ti、Mo、 W等的高熔點金屬膜或它們的金屬氮化物膜（氮化鈦膜、氮化鑰膜、或氮化鎢膜）。另外，源 電極層410a及漏電極層410b也可以使用導電金屬氧化物形成。導電金屬氧化物例如可以 使用氧化銦（In2O3)、氧化錫（SnO2)、氧化鋅（ZnO)、氧化銦氧化錫（In 2O3-SnO2)、氧化銦氧化 鋅（In2O3-ZnO)或者使這些金屬氧化物材料含有氧化硅的材料。
[0113] 另外，作為源電極層410a及漏電極層410b可以使用含有氮的In-Ga-Zn-O膜、含 有氮的In-Sn-O膜、含有氮的In-Ga-O膜、含有氮的In-Zn-O膜、含有氮的Sn-O膜、含有氮 的In-O膜等金屬氮化物膜。由于這些膜含有與氧化物半導體疊層408相同的構(gòu)成元素，所 以可以使源電極層410a或漏電極層410b與氧化物半導體疊層408之間的界面穩(wěn)定。
[0114] 此外，當作為源電極層410a及漏電極層410b應(yīng)用包含銅的導電膜時可以降低布 線電阻，所以是優(yōu)選的。一般而言，由于銅容易擴散到半導體或氧化硅膜中，所以有可能使 半導體裝置的操作不穩(wěn)定而使成品率明顯降低。但是，由于晶體管310包括接觸于源電極 層410a及漏電極層410b并用作用來防止該電極層的構(gòu)成元素（在此，為銅）擴散的緩沖 層的氧化物半導體層408a，所以可以降低因銅的擴散而產(chǎn)生的背溝道一側(cè)的陷阱能級的影 響，優(yōu)選的是完全防止背溝道一側(cè)的陷阱能級的影響。
[0115] 接著，以覆蓋源電極層410a、漏電極層410b以及露出的氧化物半導體疊層408的 方式形成絕緣層412 (參照圖3D)。
[0116] 絕緣層412可以利用等離子體CVD法、或濺射法并使用氧化硅膜、氧化鎵膜、氧化 鋁膜、氮化硅膜、氧氮化硅膜、氧氮化鋁膜或者氮氧化硅膜等的單層或疊層形成。注意，當作 為絕緣層412形成氧化物絕緣層時，能夠利用該氧化物絕緣層將氧供應(yīng)到氧化物半導體疊 層408,所以是優(yōu)選的。
[0117] 可以在形成絕緣層412之后進行加熱處理。將加熱處理的溫度優(yōu)選設(shè)定為200°C 以上，例如可以設(shè)定為220°C。
[0118] 通過上述步驟可以形成本實施方式的晶體管310。
[0119] 本實施方式所示的晶體管包括：用作防止源電極層或漏電極層的構(gòu)成元素擴散到 溝道中的緩沖層的第一氧化物半導體層；以及用作溝道的第二氧化物半導體層。通過該結(jié) 構(gòu)，可以降低能夠在晶體管的背溝道一側(cè)形成的界面態(tài)的影響。另外，更優(yōu)選的是，本實施 方式所示的晶體管包括設(shè)置在用作溝道的氧化物半導體層與柵極絕緣層之間并用作用來 防止溝道的柵極絕緣層一側(cè)的界面的劣化的緩沖層的第三氧化物半導體層。通過包括第三 氧化物半導體層，可以減少晶體管的光劣化（例如，光負偏壓溫度應(yīng)力劣化），從而可以提 供可靠性高的半導體裝置。
[0120] 本實施方式所示的結(jié)構(gòu)、方法等可以與其他實施方式所示的結(jié)構(gòu)、方法等適當?shù)?組合而使用。
[0121] 實施方式2 在本實施方式中，參照圖IOA和圖IOB說明與實施方式1不同的半導體裝置的一個方 式。具體而言，說明具有與實施方式1所示的晶體管不同的柵極絕緣層的結(jié)構(gòu)的晶體管。
[0122] 圖IOA示出晶體管320的結(jié)構(gòu)實例。與圖2A至圖2D所示的晶體管310同樣，圖 IOA所示的晶體管320包括：設(shè)置在具有絕緣表面的襯底400上的柵電極層402 ;柵電極層 402上的柵極絕緣層403、406 ;接觸于柵極絕緣層406并重疊于柵電極層402的氧化物半導 體疊層408 ;以及電連接于氧化物半導體疊層408的源電極層410a及漏電極層410b。在晶 體管320中，氧化物半導體疊層408包括：接觸于柵極絕緣層406的氧化物半導體層408c ; 在氧化物半導體層408c上并與其接觸的氧化物半導體層408b ;在氧化物半導體層408b上 并與其接觸的接觸于源電極層410a及漏電極層410b的氧化物半導體層408a。另外，晶體 管320的構(gòu)成要素也可以包括覆蓋源電極層410a及漏電極層410b并接觸于氧化物半導體 疊層408的絕緣層412。
[0123] 晶體管320與晶體管310的不同之處是：柵極絕緣層具有第一柵極絕緣層403與 第二柵極絕緣層406的疊層結(jié)構(gòu)，該第一柵極絕緣層403從柵電極層402 -側(cè)包括柵極絕 緣層403a、柵極絕緣層403b及柵極絕緣層403c。
[0124] 注意，除了柵極絕緣層之外，晶體管320的結(jié)構(gòu)與晶體管310相同，而可以參照關(guān) 于晶體管310的說明。
[0125] 在晶體管320中，作為第一柵極絕緣層403應(yīng)用包含氮的硅膜。由于包含氮的硅膜 的相對介電常數(shù)比氧化硅膜高而在獲得與氧化硅膜相等的靜電電容時包含氮的硅膜需要 的厚度比氧化硅膜大，所以可以使柵極絕緣層在物理上厚膜化。由此，可以防止晶體管320 的耐受電壓的下降。再者，通過提高耐受電壓可以防止半導體裝置的靜電損壞。
[0126] 此外，作為接觸于氧化物半導體疊層408的第二柵極絕緣層406,應(yīng)用包含氧的絕 緣層如氧化硅膜、氧化鎵膜、或氧化鋁膜等。第二柵極絕緣層406優(yōu)選包括包含超過化學計 量組成的氧的區(qū)域（氧過剩區(qū)）。這是因為如下緣故：通過與氧化物半導體疊層408接觸 的絕緣層包括氧過剩區(qū)域，可以向氧化物半導體疊層408供應(yīng)氧，由此可以防止氧從氧化 物半導體疊層408脫離并填補氧化物半導體疊層408中的氧空位。為了在第二柵極絕緣層 406設(shè)置氧過剩區(qū)，例如在氧氣氛下形成第二柵極絕緣層406即可?；蛘?，也可以將氧引入 到成膜后的第二柵極絕緣層406中而形成氧過剩區(qū)。
[0127] 雖然作為應(yīng)用于第一柵極絕緣層403的含有氮的硅膜例如可以舉出氮化硅膜、氮 氧化硅膜、氧氮化硅膜，但是由于相對于氧的氮含量越多，相對介電常數(shù)越高，所以優(yōu)選采 用氮化硅膜。此外，由于與氧化硅的能隙8eV相比氮化硅的能隙低，為5. 5eV，相應(yīng)的氧化硅 的電阻率也低，所以通過使用氮化娃膜可以提高耐ESD(Electr〇-Static Discharge ;靜電 放電）性能。注意，在本說明書中，"氧氮化硅膜"是指在其組成中氧含量多于氮含量的膜， 而"氮氧化硅膜"是指在其組成中氮含量多于氧含量的膜。
[0128] 接觸于柵電極層402的柵極絕緣層403a是氨含量至少小于柵極絕緣層403b的硅 膜。由于氮原子上的孤對電子的作用，氨用作金屬配合物的配體。因此，例如在將銅用于柵 電極層402的情況下，如果以與該柵電極層接觸的方式形成氨含量多的柵極絕緣層，則通 過如下式（1)所示的反應(yīng)，銅有可能擴散到柵極絕緣層中。

【權(quán)利要求】
1. 一種半導體裝置，包括： 柵電極層； 所述柵電極層上的柵極絕緣層； 所述柵極絕緣層上的第一氧化物半導體層，該第一氧化物半導體層包含銦及鎵； 所述第一氧化物半導體層上的第二氧化物半導體層，該第二氧化物半導體層包含銦及 鎵； 所述第二氧化物半導體層上的源電極層；以及 所述第二氧化物半導體層上的漏電極層， 其中，在所述第一氧化物半導體層中所述銦的含量大于所述鎵的含量， 在所述第二氧化物半導體層中所述銦的含量為所述鎵的含量以下， 并且，所述第二氧化物半導體層包含所述源電極層和所述漏電極層的構(gòu)成元素中的至 少一種。
2. 根據(jù)權(quán)利要求1所述的半導體裝置， 其中，所述源電極層及所述漏電極層包含銅。
3. 根據(jù)權(quán)利要求1所述的半導體裝置， 其中，所述柵極絕緣層包括氮化硅膜。
4. 根據(jù)權(quán)利要求1所述的半導體裝置， 其中，所述第一氧化物半導體層及所述第二氧化物半導體層分別包含鋅。
5. 根據(jù)權(quán)利要求1所述的半導體裝置， 其中，所述半導體裝置是顯示裝置。
6. -種半導體裝置，包括： 柵電極層； 所述柵電極層上的柵極絕緣層； 所述柵極絕緣層上的第一氧化物半導體層，該第一氧化物半導體層包含銦及鎵； 所述第一氧化物半導體層上的第二氧化物半導體層，該第二氧化物半導體層包含銦及 鎵； 所述第二氧化物半導體層上的第三氧化物半導體層，該第三氧化物半導體層包含銦及 鎵； 電接觸于所述第二氧化物半導體層的源電極層；以及 電接觸于所述第二氧化物半導體層的漏電極層， 其中，在所述第一氧化物半導體層中所述銦的含量為所述鎵的含量以下， 在所述第二氧化物半導體層中所述銦的含量大于所述鎵的含量， 在所述第三氧化物半導體層中所述銦的含量為所述鎵的含量以下， 并且，所述第三氧化物半導體層包含所述源電極層和所述漏電極層的構(gòu)成元素中的至 少一種。
7. 根據(jù)權(quán)利要求6所述的半導體裝置， 其中，所述源電極層是在所述第三氧化物半導體層上， 并且，所述漏電極層是在所述第三氧化物半導體層上。
8. 根據(jù)權(quán)利要求6所述的半導體裝置， 其中，所述源電極層及所述漏電極層包含銅。
9. 根據(jù)權(quán)利要求6所述的半導體裝置， 其中，所述柵極絕緣層包括氮化硅膜。
10. 根據(jù)權(quán)利要求6所述的半導體裝置， 其中，所述第一氧化物半導體層、所述第二氧化物半導體層及所述第三氧化物半導體 層分別包含鋅。
11. 根據(jù)權(quán)利要求6所述的半導體裝置， 其中，所述半導體裝置是顯示裝置。
12. -種半導體裝置，包括： 柵電極層； 所述柵電極層上的柵極絕緣層； 所述柵極絕緣層上的第一氧化物半導體層，該第一氧化物半導體層包含銦及鎵； 所述第一氧化物半導體層上的第二氧化物半導體層，該第二氧化物半導體層包含銦及 鎵； 所述第二氧化物半導體層上的第三氧化物半導體層，該第三氧化物半導體層包含銦及 鎵； 電接觸于所述第二氧化物半導體層的源電極層；以及 電接觸于所述第二氧化物半導體層的漏電極層， 其中，在所述第一氧化物半導體層中所述銦的含量為所述鎵的含量以下， 在所述第二氧化物半導體層中所述銦的含量大于所述鎵的含量， 在所述第三氧化物半導體層中所述銦的含量為所述鎵的含量以下， 所述第三氧化物半導體層包含所述源電極層和所述漏電極層的構(gòu)成元素中的至少一 種， 并且，所述第一氧化物半導體層包含所述柵極絕緣層的構(gòu)成元素中的至少一種。
13. 根據(jù)權(quán)利要求12所述的半導體裝置， 其中，所述源電極層是在所述第三氧化物半導體層上， 并且，所述漏電極層是在所述第三氧化物半導體層上。
14. 根據(jù)權(quán)利要求12所述的半導體裝置， 其中，所述源電極層及所述漏電極層包含銅。
15. 根據(jù)權(quán)利要求12所述的半導體裝置， 其中，所述柵極絕緣層包括氮化硅膜。
16. 根據(jù)權(quán)利要求12所述的半導體裝置， 其中，所述第一氧化物半導體層、所述第二氧化物半導體層及所述第三氧化物半導體 層分別包含鋅。
17. 根據(jù)權(quán)利要求12所述的半導體裝置， 其中，所述半導體裝置是顯示裝置。
【文檔編號】G02F1/1368GK104380473SQ201380028160
【公開日】2015年2月25日 申請日期:2013年5月20日 優(yōu)先權(quán)日:2012年5月31日
【發(fā)明者】山崎舜平, 肥塚純一, 島行德, 德永肇 申請人:株式會社半導體能源研究所