雙極型晶體管器件的制作方法
【專利摘要】本實(shí)用新型涉及一種雙極型晶體管器件，由包括疊置于絕緣層上的半導(dǎo)體層的襯底支撐。晶體管基極由在該半導(dǎo)體層中的以第一摻雜濃度摻雜有第一導(dǎo)電類型摻雜物的基區(qū)形成。晶體管發(fā)射極和集電極由摻雜有第二導(dǎo)電類型摻雜物并且位于鄰近于該基區(qū)的相對兩側(cè)的區(qū)形成。非本征基極包括與該基區(qū)的頂表面相接觸的外延半導(dǎo)體層。該外延半導(dǎo)體層以大于該第一摻雜濃度的第二摻雜濃度摻雜有該第一導(dǎo)電類型摻雜物。在該非本征基極的每一側(cè)上的側(cè)壁間隔物包括在該外延半導(dǎo)體層的一側(cè)和該基區(qū)的頂表面上的氧化物層。
【專利說明】
雙極型晶體管器件
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及集成電路，并且具體地涉及一種雙極型晶體管器件。
【背景技術(shù)】
[0002]現(xiàn)在參照圖1，圖1示出了常規(guī)的橫向雙極結(jié)型晶體管(BJT)1器件的總體配置。絕緣體上硅襯底12支撐該晶體管。襯底12包括襯底層14、掩埋氧化物(BOX)層16和半導(dǎo)體層18。用于晶體管器件的有源區(qū)域20由穿透層18的周邊環(huán)繞的淺溝槽隔離22界定。在有源區(qū)域20之內(nèi)，層18被劃分已經(jīng)摻雜有第一導(dǎo)電類型摻雜物的基區(qū)30、已經(jīng)摻雜有第二導(dǎo)電類型摻雜物的發(fā)射區(qū)32(在一側(cè)上鄰近于基區(qū)30)以及同樣已經(jīng)摻雜有第二導(dǎo)電類型摻雜物的集電區(qū)34(在與發(fā)射區(qū)32相對的側(cè)上鄰近于基區(qū)30)。當(dāng)BJT 10器件是npn型時(shí)，第一導(dǎo)電類型摻雜物是P型的并且第二導(dǎo)電類型是η型的。反之，當(dāng)BJT器件是pnp型時(shí)，第一導(dǎo)電類型摻雜物是η型的并且第二導(dǎo)電類型是P型的。在基區(qū)30上方提供非本征基區(qū)36。此非本征基區(qū)36通常包括多晶硅材料并且重?fù)诫s有與在層18中所提供的基區(qū)30相同的導(dǎo)電類型摻雜物。由絕緣材料(如氮化硅(SiN))所制成的多個(gè)側(cè)壁間隔物38被提供于非本征基區(qū)36的兩側(cè)上并且用于保護(hù)免受發(fā)射極(E)或集電極(C)對基極(B)的短路。
[0003]如圖1中所示出的，BJT 10器件有幾個(gè)顧慮。一個(gè)顧慮是難以對用于非本征基區(qū)36的多晶硅材料進(jìn)行重?fù)诫s。在沒有不利地影響基區(qū)30內(nèi)的摻雜物的情況下，難以實(shí)現(xiàn)在非本征基區(qū)36內(nèi)的高摻雜濃度。另一個(gè)顧慮是在層18上的疊置于在發(fā)射區(qū)/集電區(qū)與基區(qū)30之間的界面上的那些氮化硅側(cè)壁間隔物38的底部處存在過高的界面態(tài)密度(Dit)情況。
[0004]相應(yīng)地，本領(lǐng)域中需要一種在SOI襯底上實(shí)現(xiàn)的橫向BJT器件的改進(jìn)配置。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型的目的之一在于提供一種雙極型晶體管器件，其實(shí)現(xiàn)了在SOI襯底上的橫向BJT器件的改進(jìn)配置。
[0006]根據(jù)一個(gè)方面，雙極型晶體管器件包括:襯底，所述襯底包括疊置于絕緣層上的半導(dǎo)體層；晶體管基極，所述晶體管基極包括在所述半導(dǎo)體層中的以第一摻雜濃度摻雜有第一導(dǎo)電類型摻雜物的基區(qū)；晶體管發(fā)射極，所述晶體管發(fā)射極包括摻雜有第二導(dǎo)電類型摻雜物并且位于鄰近于所述基區(qū)的一側(cè)的發(fā)射區(qū)；晶體管集電極，所述晶體管集電極包括摻雜有所述第二導(dǎo)電類型摻雜物并且位于鄰近于所述基區(qū)的相反側(cè)的集電區(qū)；以及非本征基極，所述非本征基極包括與所述基區(qū)的頂表面相接觸的外延半導(dǎo)體層，所述外延半導(dǎo)體層以大于所述第一摻雜濃度的第二摻雜濃度摻雜有所述第一導(dǎo)電類型摻雜物。
[0007]優(yōu)選的，所述半導(dǎo)體層包括硅材料。
[0008]優(yōu)選的，所述發(fā)射區(qū)和所述集電區(qū)是由所述半導(dǎo)體層形成的。
[0009]優(yōu)選的，所述發(fā)射區(qū)和所述集電區(qū)是從所述半導(dǎo)體層生長的外延區(qū)。
[00?0]優(yōu)選的，所述非本征基極的所述外延半導(dǎo)體層具有在3nm與1nm之間的厚度。
[0011]優(yōu)選的，所述非本征基極進(jìn)一步包括所述外延半導(dǎo)體層的硅化物部分。
[0012]優(yōu)選的，所述非本征基極進(jìn)一步包括與所述硅化物部分相接觸的金屬材料。
[0013]優(yōu)選的，所述非本征基極進(jìn)一步包括與所述外延半導(dǎo)體層相接觸的金屬材料。
[0014]優(yōu)選的，進(jìn)一步包括在所述非本征基極的每一側(cè)上的側(cè)壁間隔物，所述側(cè)壁間隔物包括與所述外延半導(dǎo)體層的一側(cè)和所述基區(qū)的所述頂表面相接觸的氧化物層。
[0015]優(yōu)選的，所述側(cè)壁間隔物進(jìn)一步包括與在所述非本征基極的每一側(cè)上的所述氧化物層相接觸的氮化物間隔物。
[0016]本公開的一種雙極型晶體管器件實(shí)現(xiàn)了在SOI襯底上的橫向BJT器件的改進(jìn)配置。
【附圖說明】
[0017]為了更好地理解實(shí)施例，現(xiàn)在將僅以示例方式參考附圖，在附圖中:
[0018]圖1展示了現(xiàn)有技術(shù)橫向雙極結(jié)型晶體管(BJT)器件的配置；以及
[0019]圖2至圖13展示了形成改進(jìn)的橫向BJT器件的工藝步驟。
【具體實(shí)施方式】
[0020]現(xiàn)在參照圖2至圖13，圖2至圖13展示了形成改進(jìn)的橫向BJT器件的工藝步驟。將理解的是，這些附圖不一定示出按比例繪制的特征。
[0021 ] 圖2示出了包括堆疊的半導(dǎo)體襯底114、絕緣層116和硅半導(dǎo)體層118的絕緣體上硅(SOI)半導(dǎo)體襯底112。硅半導(dǎo)體層118根據(jù)應(yīng)用可以是摻雜的，或者替代性地可以是未摻雜的(在這種情況下，SOI襯底112是“完全耗盡”型的)。例如，半導(dǎo)體層118可以具有6]11]1-12111]1的厚度。絕緣層116在本領(lǐng)域中通常被稱為掩埋氧化物(BOX)層并且具有10nm-30nm的厚度。
[0022]在替代性實(shí)施例中，半導(dǎo)體層118可以由不同的半導(dǎo)體材料(如硅鍺(SiGe))形成。
[0023]然后，使用本領(lǐng)域中已知的外延生長或沉積工藝來增加半導(dǎo)體層118’的厚度。例如，層118’可以具有30nm-100nm的厚度并且由硅(或者替代性地，硅鍺)制成。將第一導(dǎo)電類型的摻雜物注入到層118’中。使用退火來活化所注入的摻雜物。替代性地，在外延期間可以使用原位摻雜工藝。例如，摻雜物可以具有5X 118至I X 119原子/cm3的濃度。在圖3中示出了結(jié)果。
[0024]接下來，使用本領(lǐng)域中已知的外延生長工藝來在半導(dǎo)體層118’上生長外延硅層120。例如，該層120可以具有大約5nm(例如，在3nm-10nm的范圍內(nèi))的厚度。層120同樣摻雜有第一導(dǎo)電類型摻雜物，但是層120中的摻雜濃度比層118’中的摻雜濃度更重(更大)。例如，層120可以具有2 X 12q至I X 121原子/cm3的重?fù)诫s濃度。層120優(yōu)選是原位摻雜的。在圖4中示出了結(jié)果。層120相對較薄(如在3nm-10nm的范圍內(nèi))是有利的，因?yàn)檩^薄的層在后續(xù)加工步驟期間可以得到更準(zhǔn)確地蝕刻。
[0025]再次，在替代性實(shí)施例中，層120可以由不同的半導(dǎo)體材料(如硅鍺(SiGe))形成。
[0026]然后，在層120的頂部提供焊盤氧化物層130。例如，焊盤氧化物層130可以具有3nm-5nm的厚度并且被生長(例如，使用熱氧化)或被沉積(例如，使用化學(xué)氣相沉積或原子層沉積)。然后，使用化學(xué)氣相沉積工藝在焊盤氧化物層130上沉積多晶硅層132。此多晶硅層132可以具有40nm-80nm的厚度，并且可以是或者可以不是摻雜的。然后，使用化學(xué)氣相沉積工藝以20nm-40nm的厚度在多晶硅層132上沉積硬掩模層134(例如，氮化硅的)。在圖5中不出了結(jié)果。
[0027]然后，使用本領(lǐng)域中已知的光刻工藝來從重?fù)诫s的硅層120、焊盤氧化物層130、多晶娃層132和硬掩模層134限定基極疊層140。基極疊層140包括從重?fù)诫s的娃層120所形成的(薄)基極接觸142、從焊盤氧化物層130所形成的犧牲焊盤144、從多晶硅層132所形成的犧牲多晶硅接觸146以及從硬掩模層134所形成的犧牲帽蓋148。在圖6中示出了結(jié)果。用于限定基極疊層140的蝕刻應(yīng)該優(yōu)選地停止于半導(dǎo)體層118’的頂表面。
[0028]然后，在基極疊層140上形成多個(gè)側(cè)壁間隔物150。這些側(cè)壁間隔物150包括使用原子層沉積以大約3nm(例如，在2nm-5nm之間)的厚度沉積的二氧化娃(Si02)層152、接著是使用原子層沉積以6nm-l 2nm的厚度沉積的氮化娃(SiN)層154或其他低k電介質(zhì)材料(如SiBCN、S1CN等)。重要的是，不僅在基極疊層140的兩側(cè)上而且還在半導(dǎo)體層118’的頂表面上提供層152。進(jìn)行第一次蝕刻以優(yōu)先從多個(gè)水平表面上去除層154，接著是去除層152的未被之前所蝕刻的層154覆蓋的那些部分的第二次蝕刻。在圖7中示出了結(jié)果。
[0029]接下來，執(zhí)行摻雜物注入工藝以便將帶有多個(gè)側(cè)壁間隔物150的基極疊層140用作掩模將第二導(dǎo)電類型的摻雜物注入到層118’中。使用退火對所注入的摻雜物進(jìn)行活化，以便在位于帶有這些側(cè)壁間隔物150的基極疊層140之下的基區(qū)162(摻雜有第一導(dǎo)電類型摻雜物)的一側(cè)上的層118’內(nèi)形成發(fā)射區(qū)160，并且進(jìn)一步在基區(qū)162的相反側(cè)上形成集電區(qū)164。例如，摻雜物可以具有I X 12q至5X 12q原子/cm3的濃度。在圖8A中示出了結(jié)果。注意，對摻雜物的活化導(dǎo)致部分地在這些側(cè)壁間隔物之下的發(fā)射區(qū)160和集電區(qū)164的延伸。
[0030]在替代性實(shí)現(xiàn)方式中，將帶有多個(gè)側(cè)壁間隔物150的基極疊層140用作掩模來進(jìn)行蝕刻以使在帶有側(cè)壁間隔物150的基極疊層140的每一側(cè)上的區(qū)156中的半導(dǎo)體層118’凹陷，以便留下下面的基區(qū)162(摻雜有第一導(dǎo)電類型摻雜物)。例如，蝕刻可以包括干法蝕刻工藝。將要注意的是，蝕刻可以被配置為用于從這些側(cè)壁間隔物150下方去除半導(dǎo)體層118’的材料，從而在基區(qū)162的每一側(cè)上形成底切(undercut) 158。在圖8B中示出了結(jié)果。將要注意的是，凹陷不一定去除與區(qū)156相關(guān)聯(lián)的全部半導(dǎo)體層118’。然而，在一個(gè)實(shí)施例中，可以在區(qū)156中去除向下到氧化物層116的所有半導(dǎo)體層118’。
[0031]進(jìn)一步關(guān)于此替代性實(shí)現(xiàn)方式，使用本領(lǐng)域中已知的外延生長工藝來在這些區(qū)156中從半導(dǎo)體層118’的那些剩余部分生長外延硅材料166。以第二導(dǎo)電類型摻雜物來摻雜外延生長的材料166。例如，該材料可以具有I X 102()至5X 102()原子/cm3的摻雜濃度。該材料優(yōu)選是原位摻雜的。在圖SC中示出了結(jié)果，其中，摻雜的外延材料166在基區(qū)162的一側(cè)上形成發(fā)射區(qū)160并且在基區(qū)162的相反側(cè)上形成集電區(qū)164。雖然，材料166的外延生長被展示為終止于與半導(dǎo)體層118’的基區(qū)部分相同的高度，將理解的是，如果期望的話則可以繼續(xù)進(jìn)行生長以提供具有延伸至接觸這些側(cè)壁間隔物的各側(cè)的高度的升高的發(fā)射區(qū)和集電區(qū)。
[0032]當(dāng)正在形成npn型BJT器件時(shí)，第一導(dǎo)電類型摻雜物是P型的并且第二導(dǎo)電類型是η型的。反之，當(dāng)正在形成pnp型BJT器件時(shí)，第一導(dǎo)電類型摻雜物是η型的并且第二導(dǎo)電類型是P型的。
[0033]在對制造工藝的以下討論中，附圖示出了如在圖8Α中的實(shí)現(xiàn)方式，但是將理解的是，本描述可以等效地應(yīng)用于在圖SC中所示出的實(shí)現(xiàn)方式。
[0034]對可流動絕緣材料(如可流動的二氧化硅)的層170進(jìn)行沉積，以便覆蓋襯底、基極疊層140和這些側(cè)壁間隔物150。執(zhí)行化學(xué)機(jī)械拋光操作以便對基極疊層140的犧牲帽蓋148處的層170進(jìn)行平坦化。在圖9中示出了結(jié)果。
[0035]然后，執(zhí)行第一次蝕刻(例如，干法蝕刻)，以便去除犧牲帽蓋148。然后，執(zhí)行第二次蝕刻(例如，濕法蝕刻)，以便去除犧牲多晶硅接觸146。然后，執(zhí)行第三次蝕刻(例如，濕法蝕刻)，以便去除犧牲焊盤144以及層152的在重?fù)诫s的基極接觸142以上的多個(gè)部分。在圖10中示出了結(jié)果，以開出基極接觸孔180。蝕刻化學(xué)性質(zhì)被具體選擇為選擇性的，以便最小化或消除對層154、層170和重?fù)诫s基極接觸142的腐蝕。
[0036]將要注意的是，在進(jìn)行蝕刻以去除犧牲焊盤144時(shí)，還將發(fā)生對層170的部分蝕刻。這并不重要，并且后續(xù)的平坦化可以解決厚度的任何不均勻性。
[0037]然后，在孔180的這些側(cè)壁和底部上沉積金屬內(nèi)襯190。例如，金屬內(nèi)襯可以包括使用等離子體氣相沉積工藝以3nm-10nm的厚度所沉積的鈦(Ti)。金屬內(nèi)襯可以替代性地包括使用等離子體氣相沉積工藝以3nm-10nm的厚度所沉積的鎳和鉑的合金(NiPt)。然后，沉積金屬填充物192以填充孔180。例如，金屬填充物可以包括使用等離子體氣相沉積工藝所沉積的鎢(W)。執(zhí)行化學(xué)機(jī)械拋光操作以去除內(nèi)襯190和填充物192的存在于層170的頂部上的任何部分。在圖11中示出了結(jié)果。
[0038]然后，可以執(zhí)行退火工藝，以便將與在孔180的底部處的金屬內(nèi)襯190相接觸的重?fù)诫s基極接觸142的至少一部分轉(zhuǎn)換為金屬內(nèi)襯194。在圖12中示出了結(jié)果。
[0039]對層170進(jìn)行延伸以便形成預(yù)金屬電介質(zhì)(PMD)層172。執(zhí)行化學(xué)機(jī)械拋光操作以對層172進(jìn)行平坦化。然后，形成多個(gè)接觸開口 174以延伸穿過層172到達(dá)發(fā)射區(qū)160、金屬填充物192(接觸基區(qū)162)和集電區(qū)164。然后，以金屬材料176(例如，鎢)來填充這些接觸開口，以產(chǎn)生對由發(fā)射區(qū)160、基區(qū)162和集電區(qū)164形成的橫向BJT器件178的發(fā)射極端子、基極端子和集電極端子的電連接。將理解的是，這些接觸開口 174可以內(nèi)襯有金屬材料(如NiPt)，如果期望的話，該金屬材料支持在與發(fā)射區(qū)160和集電區(qū)164的界面處形成多個(gè)硅化物區(qū)(未明確地示出)
[0040]圖13進(jìn)一步示出了存在多個(gè)淺溝槽隔離結(jié)構(gòu)22，這些淺溝槽隔離針對橫向BJT器件178周邊地界定有源區(qū)20?？梢愿鶕?jù)本領(lǐng)域技術(shù)人員所熟知的工藝在任何合適的時(shí)間形成這些淺溝槽隔離結(jié)構(gòu)2 2。例如，可以在提供層118 ’的制造工藝中的時(shí)刻上或在該時(shí)刻左右形成這些結(jié)構(gòu)22。
[0041]如以上所描述以及圖13中所示出的那樣產(chǎn)生的BJT器件178解決了關(guān)于圖1的現(xiàn)有技術(shù)器件的所提及的顧慮。首先，通過對原位摻雜的外延硅層120進(jìn)行圖案化以形成重?fù)诫s的基極接觸142來形成非本征基極的重?fù)诫s部分。這避免了與如對本領(lǐng)域中的重?fù)诫s多晶硅的努力相關(guān)的問題。第二，在這些側(cè)壁間隔物150中供應(yīng)二氧化硅層152提供了在層118’上在發(fā)射區(qū)/集電區(qū)與基區(qū)162之間的界面處的這些側(cè)壁間隔物150的底部處的較低界面態(tài)密度(Dit)。
[0042]較薄的重?fù)诫s基極接觸142是有利的，因?yàn)槠溆糜谧钚』瘜鶚O摻雜的影響并且進(jìn)一步提尚驅(qū)動電流。這些側(cè)壁中SiC>2層的存在減小了Dit，并且可以進(jìn)一步引起更尚的電流容量和更低的器件泄漏。
[0043]進(jìn)一步的優(yōu)勢在于，用于形成橫向BJT器件的工藝與本領(lǐng)域技術(shù)人員已知的針對使用用于CMOS集成電路制造(例如，與MOSFET器件或鰭式FET器件的制造相關(guān)，其中，正在對在相同的一組工藝步驟中的CMOS器件和BJT器件兩者均進(jìn)行替換金屬柵極技術(shù))的替換金屬柵極(RMG)技術(shù)的工業(yè)工藝完全兼容。這使得能夠?qū)M向BJT器件和MOSFET/鰭式FETCMOS器件共同集成在公共襯底上(例如，其中，這些BJT器件用于輸入/輸出電路中，而CMOS器件用于其他/核心電路中)。隨著CMOS工藝幾何形狀繼續(xù)縮減，在此所披露的用于橫向BJT器件制造的技術(shù)可以進(jìn)一步調(diào)整到更小的幾何形狀節(jié)點(diǎn)。
[0044]在此所披露的用于使發(fā)射區(qū)和集電區(qū)凹陷接著進(jìn)行外延再生長(通過原位摻雜)的實(shí)施例可以有利地用于形成橫向BJT器件，這些橫向BJT器件在發(fā)射區(qū)/集電區(qū)中展現(xiàn)了更高的有源摻雜濃度并且向發(fā)射區(qū)/集電區(qū)提供了鍺含量。產(chǎn)生了對BJT器件效率的改進(jìn)。
[0045]已經(jīng)通過對本實(shí)用新型的示例性實(shí)施例的完整且信息性的描述的示例性且非限制性示例提供了之前的描述。然而，對于相關(guān)領(lǐng)域的技術(shù)人員而言，鑒于前面的描述，當(dāng)結(jié)合附圖和所附權(quán)利要求書來閱讀本說明書時(shí)，各種修改和適配會變得明顯。然而，對本實(shí)用新型教導(dǎo)的所有這樣和類似的修改將仍然落入如所附權(quán)利要求書所確定的本實(shí)用新型的范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種雙極型晶體管器件，其特征在于，包括: 襯底，所述襯底包括疊置于絕緣層上的半導(dǎo)體層； 晶體管基極，所述晶體管基極包括在所述半導(dǎo)體層中的以第一摻雜濃度摻雜有第一導(dǎo)電類型摻雜物的基區(qū)； 晶體管發(fā)射極，所述晶體管發(fā)射極包括摻雜有第二導(dǎo)電類型摻雜物并且位于鄰近于所述基區(qū)的一側(cè)的發(fā)射區(qū)； 晶體管集電極，所述晶體管集電極包括摻雜有所述第二導(dǎo)電類型摻雜物并且位于鄰近于所述基區(qū)的相反側(cè)的集電區(qū)；以及 非本征基極，所述非本征基極包括與所述基區(qū)的頂表面相接觸的外延半導(dǎo)體層，所述外延半導(dǎo)體層以大于所述第一摻雜濃度的第二摻雜濃度摻雜有所述第一導(dǎo)電類型摻雜物。2.如權(quán)利要求1所述的器件，其特征在于，所述半導(dǎo)體層包括硅材料。3.如權(quán)利要求1所述的器件，其特征在于，所述發(fā)射區(qū)和所述集電區(qū)是由所述半導(dǎo)體層形成的。4.如權(quán)利要求1所述的器件，其特征在于，所述發(fā)射區(qū)和所述集電區(qū)是從所述半導(dǎo)體層生長的外延區(qū)。5.如權(quán)利要求1所述的器件，其特征在于，所述非本征基極的所述外延半導(dǎo)體層具有在3nm與I Onm之間的厚度。6.如權(quán)利要求5所述的器件，其特征在于，所述非本征基極進(jìn)一步包括所述外延半導(dǎo)體層的娃化物部分。7.如權(quán)利要求6所述的器件，其特征在于，所述非本征基極進(jìn)一步包括與所述硅化物部分相接觸的金屬材料。8.如權(quán)利要求5所述的器件，其特征在于，所述非本征基極進(jìn)一步包括與所述外延半導(dǎo)體層相接觸的金屬材料。9.如權(quán)利要求1所述的器件，其特征在于，進(jìn)一步包括在所述非本征基極的每一側(cè)上的側(cè)壁間隔物，所述側(cè)壁間隔物包括與所述外延半導(dǎo)體層的一側(cè)和所述基區(qū)的所述頂表面相接觸的氧化物層。10.如權(quán)利要求9所述的器件，其特征在于，所述側(cè)壁間隔物進(jìn)一步包括與在所述非本征基極的每一側(cè)上的所述氧化物層相接觸的氮化物間隔物。
【文檔編號】H01L29/735GK205452291SQ201521128185
【公開日】2016年8月10日
【申請日】2015年12月29日
【發(fā)明人】柳青
【申請人】意法半導(dǎo)體公司