本發(fā)明屬于mems研發(fā)工藝，具體涉及一種在深坑結(jié)構(gòu)內(nèi)電鍍銠的方法。

背景技術(shù)：

1、銠鍍層是一種耐磨性好、反射率高、硬度高、導(dǎo)電性好、化學(xué)穩(wěn)定性高的鍍層，最早被美國首飾業(yè)用作防護(hù)裝飾鍍層。隨著無線電通訊領(lǐng)域的迅猛發(fā)展，大量的反射器高可靠及插接元件也采用了鍍銠技術(shù)。自具有超填充能力的銅的大馬士革(damascene)工藝突破到亞微米尺寸的無空隙或接縫的特征以來，電沉積引起了人們對(duì)超大規(guī)模集成電路制造的極大興趣。銠的電沉積在微觀尺寸特征也具有良好的填充潛力。目前，在半導(dǎo)體制造領(lǐng)域中，銠鍍層作為一種抗硫化保護(hù)涂層和導(dǎo)電活動(dòng)接觸摩擦件的耐磨層，可以大幅提高電子器件的使用壽命，降低生產(chǎn)成本。

2、然而，在一些具有高深寬比的深坑結(jié)構(gòu)中，無空隙地沉積具有一定厚度的貴金屬銠是一項(xiàng)非常有難度的任務(wù)。與在普通平面電鍍不同，在高深寬比的深坑中鍍液的溶質(zhì)擴(kuò)散效率較差，鍍液有效成分不容易得到快速補(bǔ)充，導(dǎo)致深坑底部的鍍層厚度較薄。因此非常有必要開發(fā)一種在高深寬比結(jié)構(gòu)內(nèi)沉積高厚度的金屬銠的方法，以滿足更高的半導(dǎo)體行業(yè)要求。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供了一種在深坑結(jié)構(gòu)內(nèi)電鍍銠的方法及應(yīng)用，用以解決目前高深寬比的深坑中鍍液的溶質(zhì)擴(kuò)散效率較差，鍍液有效成分不容易得到快速補(bǔ)充，導(dǎo)致深坑底部的鍍層厚度較薄的問題。

2、為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是：所述在深坑結(jié)構(gòu)內(nèi)電鍍銠的方法，所述深坑結(jié)構(gòu)是指基體上坑的深寬比在2:1以上，采用脈沖電流電鍍，所述脈沖電流包括超低恒流段和三角波形段，所述超低恒流段的電流密度低于所述三角波形段的電流密度，所述三角波形段的電流密度低于1.0asd。

3、脈沖電流導(dǎo)通時(shí)，接近陰極的金屬離子可以充分地被沉積在深孔內(nèi)；電流處于超低恒流段時(shí)，陰極周圍的放電離子又逐漸恢復(fù)到初始濃度，該低頻脈沖參數(shù)能夠有效地降低濃差極化，提高陰極的電流密度，從而增加深孔底部的金屬銠沉積厚度；同時(shí)可減少氫脆現(xiàn)象，改善銠鍍層的物理性能，獲得致密的導(dǎo)電率高的沉積層。使用斜坡電流從低到高可以有效的減少鍍液的瞬時(shí)消耗，有助于更好的保持孔內(nèi)鍍液濃度，減少濃差極化。

4、可選地，所述深坑結(jié)構(gòu)的坑深大于50μm，而坑徑小于20μm。

5、可選地，所述脈沖電流的電流密度為0.2-0.8asd，脈沖周期為2-3s。

6、可選地，所述超低恒流段的電流密度為0.2-0.4asd，持續(xù)時(shí)長0.6-1s。

7、可選地，所述三角波形段中最大電流密度為0.5-0.8asd，持續(xù)時(shí)長為1.4-2s。

8、可選地，所述超低恒流段的持續(xù)時(shí)長占脈沖電流脈沖周期的三分之一，所述電鍍溫度為45-55℃。

9、本發(fā)明還提供了一種具有鍍銠層的電子器件，其包括設(shè)有上述深坑結(jié)構(gòu)的基體、設(shè)置在基體表面的銅鍍層以及采用上述在深坑結(jié)構(gòu)內(nèi)電鍍銠的方法在銅鍍層至少部分表面電鍍的銠鍍層。

10、可選地，所述基體的材質(zhì)為鋁片或硅片。

11、可選地，所述銅鍍層的厚度為0.5-10μm。

12、可選地，所述具有鍍銠層的電子器件的制備方法包括如下步驟：

13、1)通過電鍍?cè)谒龌w表面沉積銅鍍層；

14、2)通過光刻技術(shù)在銅鍍層表面形成目標(biāo)圖形；

15、3)樣品表面進(jìn)行plasma處理和酸洗處理；

16、4)采用上述在深坑結(jié)構(gòu)內(nèi)電鍍銠的方法在所述目標(biāo)圖形表面鍍銠；

17、5)清洗后獲得最終產(chǎn)品。

18、可選地，所述步驟2)具體包括如下步驟：

19、21)采用正性光刻膠涂布膠膜；

20、22)對(duì)準(zhǔn)光刻掩膜版，對(duì)圖形進(jìn)行對(duì)準(zhǔn)曝光；

21、23)采用相應(yīng)光刻膠顯影液對(duì)膠膜進(jìn)行顯影處理，顯影后暴露出所需生長

22、金屬的特定結(jié)構(gòu)，其余被光刻膠覆蓋；

23、24)烘烤以去除光刻膠中的有機(jī)溶劑。

24、可選地，所述plasma處理的時(shí)長為30-120s，功率為50-200w。

25、可選地，所述酸洗處理是指先在體積濃度為3％-10％，溫度為15-35℃的稀硫酸中清洗1min，然后再水中清洗30s。

26、本發(fā)明提供的技術(shù)方案可以實(shí)現(xiàn)在高深寬比結(jié)構(gòu)內(nèi)沉積致密、無缺陷、高厚度的光亮銠鍍層，大大提升了器件的使用壽命；該方法采用預(yù)鍍金屬銅保護(hù)層，可在大部分設(shè)備和基片上使用，適用范圍廣。

技術(shù)特征：

1.一種在深坑結(jié)構(gòu)內(nèi)電鍍銠的方法，其特征在于，所述深坑結(jié)構(gòu)是指基體上坑的深寬比在2:1以上，采用脈沖電流電鍍，所述脈沖電流包括超低恒流段和三角波形段，所述超低恒流段的電流密度低于所述三角波形段的電流密度，所述三角波形段的電流密度低于1.0asd。

2.根據(jù)權(quán)利要求1所述方法，其特征在于，所述深坑結(jié)構(gòu)的坑深大于50μm，而坑徑小于20μm。

3.根據(jù)權(quán)利要求1所述方法，其特征在于，所述脈沖電流的電流密度為0.2-0.8asd，脈沖周期為2-3s。

4.根據(jù)權(quán)利要求1所述方法，其特征在于，所述超低恒流段的電流密度為0.2-0.4asd，持續(xù)時(shí)長0.6-1s。

5.根據(jù)權(quán)利要求1所述方法，其特征在于，所述三角波形段中最大電流密度為0.5-0.8asd，持續(xù)時(shí)長為1.4-2s。

6.根據(jù)權(quán)利要求1所述方法，其特征在于，所述超低恒流段的持續(xù)時(shí)長占脈沖電流脈沖周期的三分之一，所述電鍍溫度為45-55℃。

7.一種具有鍍銠層的電子器件，其特征在于，包括設(shè)有所述深坑結(jié)構(gòu)的基體、設(shè)置在基體表面的銅鍍層以及采用權(quán)利要求1-6任一所述在深坑結(jié)構(gòu)內(nèi)電鍍銠的方法在銅鍍層至少部分表面電鍍的銠鍍層。

8.根據(jù)權(quán)利要求7所述具有鍍銠層的電子器件，其特征在于，所述銅鍍層的厚度為0.5-10μm。

9.根據(jù)權(quán)利要求7所述具有鍍銠層的電子器件，其特征在于，所述具有鍍銠層的電子器件的制備方法包括如下步驟：

10.根據(jù)權(quán)利要求9所述具有鍍銠層的電子器件，其特征在于，所述基體的材質(zhì)為鋁片或硅片。

技術(shù)總結(jié)
本發(fā)明屬于MEMS研發(fā)工藝技術(shù)領(lǐng)域，具體涉及一種在深坑結(jié)構(gòu)內(nèi)電鍍銠的方法及應(yīng)用。所述方法是指具有深寬比在2:1以上的深坑結(jié)構(gòu)，采用脈沖電流電鍍，所述脈沖電流包括超低恒流段和三角波形段，所述超低恒流段的電流密度低于所述三角波形段的電流密度，所述三角波形段的電流密度低于1.0ASD。所述應(yīng)用為在電子器件上電鍍銠，所述電子器件包括設(shè)有上述深坑結(jié)構(gòu)的基體、設(shè)置在基體表面的銅鍍層以及采用上述在深坑結(jié)構(gòu)內(nèi)電鍍銠的方法在銅鍍層至少部分表面電鍍的銠鍍層。本發(fā)明提供的技術(shù)方案可以實(shí)現(xiàn)在高深寬比結(jié)構(gòu)內(nèi)沉積致密、無缺陷、高厚度的光亮銠鍍層，大大提升了器件的使用壽命。

技術(shù)研發(fā)人員：侍雯,王興剛,于海超
受保護(hù)的技術(shù)使用者：強(qiáng)一半導(dǎo)體（上海）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/9/9