專利名稱：用于iddq測量的設備和方法
技術領域：
本發(fā)明涉及一種執(zhí)行待測電子電路的IDDQ測試的配置、用于這種配置的測量設備和執(zhí)行IDDQ測試的方法。
IDDQ(靜態(tài)(Q)漏(DD)電流(I))測試是一種檢查電子電路、特別是CMOS集成電路的錯誤的技術。這樣的電子電路在從一個狀態(tài)或另一個狀態(tài)切換時可以吸取相當數(shù)量的電源電流，不過一旦電子電路在狀態(tài)切換后變得穩(wěn)定，電流就降到比切換期間電流小很多的靜態(tài)電平。IDDQ測試涉及電源電流的該靜態(tài)電平的測量，其提供電子電路中存在錯誤或缺陷的指示。任何電源電流都可以被用作這種目的盡管縮寫詞IDDQ可能造成這樣的暗示，即在這個測試中確定的是來自電源的正端子(VDD)的電流，但是術語IDDQ將被理解為覆蓋電源電流的任何測量，包括來自負端子(VSS)的電流。當測量的靜態(tài)電平超出預定電平時，電子電路由于有缺陷而被棄用。
切換期間的電流和靜態(tài)電流之間的大比率給IDDQ測試提出了難題。通常測試電路包括一個電阻，通過它流過電源電流，并且測量其上的電壓來確定靜態(tài)電流電平。由于小數(shù)值的靜態(tài)電流，為了可靠的測量需要相對大的電阻。然而，這樣一個大電阻在切換期間導致高電壓，這可能干擾測試電路的操作。
美國專利號No.5,773,990描述了處理這個問題的不同的技術。首先它描述了包括并聯(lián)在經(jīng)調(diào)節(jié)的電源的輸出端和待測電子電路之間的多個電阻的現(xiàn)有技術。如借助于和電阻串聯(lián)的各自的開關所確定的那樣，選擇其中的電阻來載運從電源輸出端到待測電子電路的電流。在待測電子電路的狀態(tài)切換期間使用低電阻值的電阻，在靜態(tài)電流測量期間使用高電阻值的電阻。測量該電阻上的電壓來確定電流。這種技術在從一個電阻切換到另一個時會遭遇到毛刺(glitch)。
作為一種替換的技術，美國專利號No.5,773,990描述了借助于連接在電源輸出端和待測電子電路之間的二極管和電阻的并聯(lián)安排來使用電源的經(jīng)調(diào)節(jié)的電流源(高阻抗)輸出。調(diào)節(jié)來自電流源的電流來維持到待測電子電路的連接上的恒定電壓。二極管在待測電子電路狀態(tài)切換期間鉗位電阻上的高電壓峰值。測量該電阻上的電壓來確定IDDQ電流。這種測試電路在不造成毛刺的情況下避免了測量電阻上的高電壓降的問題。
這些技術都沒有考慮到這樣的事實，即到待測電子電路的電源連接常常表現(xiàn)為LC諧振電路。從電源到待測電子電路的連線表現(xiàn)為電感(L)。在待測電子電路旁邊常常包括去耦電容，并且在任意情況下待測電子電路本身在狀態(tài)切換期間表現(xiàn)為電容(C)，這是因為在驅動級輸出端處的容性負載必須被充電和放電。
這個LC諧振電路的諧振行為延遲了能用來測量IDDQ電流的時間。為了將這種延遲降到最小，理想的是應當將電源的輸出阻抗選擇成使得這個LC諧振電路是臨界阻尼的。這與使用具有實際上接近零的輸出阻抗的經(jīng)調(diào)節(jié)的電源時的情況不同。而用于獲得臨界阻尼的電阻值和為可靠測量小IDDQ電流所需要的相對大的電阻值也不一致。
本發(fā)明的其中一個目的是提供一種在IDDQ電流能被測量之前允許將延遲最小化的執(zhí)行電子電路的IDDQ測試的方法。
本發(fā)明的其中一個目的是提供一種不影響電流測量的靈敏度的執(zhí)行電子電路的IDDQ測試的方法，其中可以選擇測試電路的輸出阻抗來達到最佳速度。
本發(fā)明的其中另一個目的是提供一個IDDQ測試系統(tǒng)，其中用來測量靜態(tài)電源電流的任何電壓降均不影響電源電壓的調(diào)節(jié)或電源電路的輸出阻抗。
本發(fā)明的其中另一個目的是提供對靜態(tài)電流的靈敏的測量。
權利要求1提出了依據(jù)本發(fā)明的方法。依據(jù)本發(fā)明，把電源單元的輸出阻抗編程為一個為待測電子電路選擇的數(shù)值，使得由于待測電子電路和電源單元之間的連接的諧振而產(chǎn)生的延遲時間基本上降至最小。為了測試一系列相同類型的不同電子電路的測試，可設置一次編程的輸出阻抗，以將其設置為所需的阻抗值，或每一個電子電路設置一次，或甚至為相同的電子電路設置多次，每次當電子電路被設置為相應的狀態(tài)以執(zhí)行一個不同的IDDQ測試時就設置一次編程的輸出阻抗。
權利要求4提出了依據(jù)本發(fā)明的系統(tǒng)。依據(jù)本發(fā)明，在外部電源和給待測電子電路提供電力的電源調(diào)節(jié)電路之間的電源線中包括電流感測元件。因此，在電流感測元件上的任何電壓降均被保持在調(diào)節(jié)電路的調(diào)節(jié)環(huán)路之外。與已知的IDDQ測試電路相比，感測元件不在電源和待測電子電路之間的連接中。因此它既不影響電源電路的調(diào)節(jié)也不影響電源電路的輸出阻抗。為了給在電源和待測電子電路之間的LC諧振電路提供最小化的延遲，可以獨立于感測元件設置電源電路的輸出阻抗。
在一個實施例中，包括和電流感測元件并聯(lián)的電流源，并且將通過電流源的電流調(diào)整到一個數(shù)值，以使得當待測電子電路不吸取電流時基本上沒有電流流過電流感測元件。因此，利用該電流感測元件能夠執(zhí)行靈敏的測量。
在另一個實施例中，待測電子電路和電源單元的參考端子彼此相對地浮動。電流感測元件從電子電路的參考端子吸取和感測電流。因此通過電源感測元件和待測電子電路，電流從電子電路的電源參考流向電源單元或者從電源單元流出。調(diào)節(jié)通過電流源的電流，以使得基本上沒有其它電流需要從電源單元到待測電子電路的參考以使所述參考取得相對于彼此的預定電壓偏置。因此確保到電子電路的電流和通過電流感測元件的電流基本上是相等的。
在另一個實施例中當待測電子電路和電源去耦合時，在校準階段調(diào)整通過電流源的電流。
在另一個實施例中電源單元包括一個在射極跟隨器配置(或者在FET的情況下是源極跟隨器)下耦合到電源單元輸出端的晶體管。利用一個電流源，把通過該晶體管的靜態(tài)電流設置為一個可編程的數(shù)值。這允許電源單元的輸出阻抗的調(diào)整，例如調(diào)整到待測電子電路的諧振連接的臨界阻尼所需要的數(shù)值。調(diào)節(jié)晶體管控制電極處的電壓，以使得平均起來電源單元提供一個預定的輸出電壓。
利用下列附圖，將詳細地描述依據(jù)本發(fā)明的系統(tǒng)、方法和電路的這些和其它有利的方面。


圖1示出了一個IDDQ測試系統(tǒng)；圖2示出了一個電源配置；和圖3示出了一個IDDQ測試系統(tǒng)。
圖1示出了一個IDDQ測試系統(tǒng)，包括一個共用參考端子100，外部電壓源10a、10b，一個電源調(diào)節(jié)電路12，一個電源連接14，一個待測電子電路16，一個電流感測元件18和一個控制電路104。電壓源10a、b的端子電壓相對于共用參考端子100浮動。電壓源10a、b串聯(lián)耦合。這個串聯(lián)安排的各端子分別作為調(diào)節(jié)電路12的正電源端子11a和負電源端子11b。調(diào)節(jié)電路12的一個輸出端通過電源連接14耦合到待測電子電路16。待測電子電路16耦合在電源連接14和共用參考端子100之間。電源連接14被示出為包含一個串聯(lián)在調(diào)節(jié)電路12的輸出端和待測電子電路16之間的電感140，和一個與待測電子電路16并聯(lián)的電容142。象征性地示出電感140和電容142，以使得連接14的電效應清楚。電感140代表連接14的連線電感，電容142至少部分地代表待測電子電路16的電容性行為以及任何去耦電容。
在操作時，平均起來調(diào)節(jié)電路12給待測電子電路16提供恒定電壓。為了測試待測電子電路16，當待測電子電路16處于穩(wěn)定狀態(tài)時，電流感測元件18確定待測電子電路16所吸取的電流是否低于一個預定的閾值。如果不是，產(chǎn)生一個錯誤信號，并且待測電子電路16因為有缺陷而被棄用。通常，在控制電路104(為了清楚起見，從圖1中略去了控制電路104到待測電子電路16所通過的輸入連接)的控制下執(zhí)行多次這樣的測試，每一次待測電子電路16處于不同的邏輯狀態(tài)。通過給待測電子電路16施加不同的輸入信號和/或通過把待測電子電路16的存儲器元件切換至不同狀態(tài)來實現(xiàn)在這里所使用的意義下的不同的邏輯狀態(tài)。
當待測電子電路16從一個狀態(tài)切換到另一個時，它臨時地從調(diào)節(jié)電路12吸取更多的電源電流。響應于狀態(tài)變化的該電流的時間相關性(time dependence)對應于在對電容142進行充電時所涉及的時間相關性。最終電流穩(wěn)定在待測電子電路16所吸取的靜態(tài)電流電平上，但是在電流穩(wěn)定前發(fā)生時間相關的變化。IDDQ測量必須被充分推遲直到電路穩(wěn)定，即直到這個時間相關性結束。
由于電感140和電容142的組合，當調(diào)節(jié)電路12的輸出阻抗很低時這個時間相關的變化可能有一個振蕩特性，另一方面當輸出阻抗很高時它可能有一個長的RC充電時間。優(yōu)選地是通過把調(diào)節(jié)電路12的輸出阻抗設置為一個基本上造成連接14中的LC電路的臨界阻尼的數(shù)值R，把穩(wěn)定時間降至最小，即設置R＝2sqrt(L/C)當R精確地具有該數(shù)值時達到最佳，不過當然對于臨近最佳值的R的數(shù)值范圍也能出現(xiàn)接近最佳的性能。
一般而言，L和C的數(shù)值、以及因此最佳數(shù)值R依賴于待測電子電路16和用來給待測電子電路16提供電力的連接連線的屬性。因此，當測試相同類型的待測電子電路16的一系列拷貝時，控制電路104優(yōu)選地為該系列至少一次調(diào)整調(diào)節(jié)電路12的輸出阻抗以使之基本達到最佳數(shù)值R，該數(shù)值R可以由實驗確定。
在某些情況下，該最佳數(shù)值甚至可能依賴于待測電子電路16所切換到的狀態(tài)或者待測電子電路16切換之間的狀態(tài)。在這種情況下，至少對于狀態(tài)間的一些切換，控制電路104甚至可能在切換到一個新狀態(tài)時重新編程調(diào)節(jié)電路12的阻抗。
調(diào)節(jié)電路12包括一個在正負電源端子11a、b之間的第一電流源128、晶體管122的主電流通道和第二電流源127的串聯(lián)安排。在晶體管122的主電流通道和第二電流源127之間的節(jié)點125形成調(diào)節(jié)電路12的輸出端?？刂齐娐?04耦合至第二電流源127的控制輸入端。調(diào)節(jié)電路12此外還包括差分放大器120、電容126和電阻124。差分放大器120從電源端子11a、b接收其電力供應。參考電壓源102耦合在共用參考端子100和差分放大器120的正增益輸入端之間。差分放大器120的輸出端耦合至晶體管122的控制電極。調(diào)節(jié)電路12的輸出端125通過電阻124耦合回到差分放大器120的負增益輸入端。差分放大器120的負增益輸入端通過電容126耦合至差分放大器120的輸出端。調(diào)節(jié)電路12此外還包括耦合至電源10a、b之間的節(jié)點11c以便感測流經(jīng)電源10a、b的電流之間的凈差異的電流控制放大器129。電流控制放大器129有一個耦合至第一電流源128的控制輸入端的輸出端。電流感測元件18包括串聯(lián)在共用參考端子100和第一電流源128與晶體管122的主電流通道之間的節(jié)點之間的測量電壓源180和電流測量元件182。
在操作時，差分放大器120調(diào)節(jié)晶體管122的控制電極處的電壓，以使得輸出端125和共用參考端子100之間的按時間平均的電壓差基本上等同于參考電壓源102的參考電壓Vref。這僅對于輸出端125處的電壓的較低頻率變化成立。在較高的頻率(例如超出200Hz)下，電阻124和電容126的組合去耦合從輸出端125到差分放大器120的負增益輸入端之間的反饋路徑。
通過電源10a、b之間的電流的凈差異等同于由電流感測元件18和連接14提供給調(diào)節(jié)電路12或從調(diào)節(jié)電路12吸取的凈電流。電流控制放大器129調(diào)節(jié)來自第一電流源128的電流，以使得當節(jié)點11c處的電壓取得與共用參考端子100相同的電壓時，從電源10a、b吸取的電流之間的凈差異變成零。結果是，電流感測元件18所提供的測量電流必定等同于通過連接14提供給待測電子電路16的電流。該電流由電流測量元件182測量。電流測量元件182例如包括通過其流過測量電流的電阻(未示出)和用來將該電阻上的電壓與一個閾值做比較的比較器電路(未示出)，當在靜態(tài)條件下測量電流超出一個預定值時棄用待測電子電路16。
控制電路104設置通過晶體管122的主電流通道的靜態(tài)電流，以使得晶體管122呈現(xiàn)到輸出端125的阻抗基本上等同于使得由電感140和電容142形成的LC諧振電路達到最快可能響應的阻抗。優(yōu)選的是將該阻抗設置成導致LC諧振電路臨界阻尼。為這種目的所需的阻抗的精確值依賴于待測電子電路16及其連接到輸出端125的方式，特別依賴于該連線和任何去耦電容。
控制電路104利用第二電流源127控制晶體管122所呈現(xiàn)的阻抗。第二電流源127基本上確定靜態(tài)狀態(tài)時通過晶體管122的主電流通道的電流。對于一個雙極型晶體管122，該阻抗Z和第二電流源127所提供的電流I成反比Z＝Vo/I歐姆，其中室溫時Vo＝0.025伏特。當使用MOS晶體管作為晶體管122時該阻抗也依賴于該電流，盡管通常它不是電流I的線性函數(shù)。
結果是，圖1的電路允許控制電路104在不影響通過用來檢測超額靜態(tài)電流的電流感測元件18的測量電流的情況下，借助于通過第二電流源127的電流來設置輸出端125處的阻抗。電流感測元件18的阻抗不影響輸出端125處的阻抗的時間關鍵(time-critical)的調(diào)整。電流感測元件18上的任何電壓降也不影響調(diào)節(jié)電路12中的調(diào)節(jié)環(huán)路的操作。
浮動的電壓源10a、b可以使用電池或使用分離的變壓器-整流器電路或其它類型的浮動電壓源來實現(xiàn)。
圖2示出浮動電壓源10a、b和電流控制放大器129的一個實施方式。在這個實施方式中不需要電池或分離的變壓器。該實施方式包括原始電壓源20a、b，電源開關22a、b，電源電容24a、b，短路開關26和積分放大器28。另外，圖2示出了正端子和負端子11a、b和第一電流源128。原始電壓源20a、b有一個共用端子，該共用端子耦合至共用參考端子100。原始電壓源20a、b的其它端子分別通過各自的電源開關22a、b耦合至正端子和負端子11a、b。正端子和負端子11a、b通過各自的電源電容24a、b耦合至共用端子11c。共用端子11c耦合至積分放大器28的一個輸入端，其輸出端耦合至第一電流源128的控制輸入端。在共用節(jié)點11c和共用參考100之間包括短路開關26。
在操作時，電源開關22a、b在時鐘電路(未示出)的控制下周期性的打開和關閉。時鐘電路定義了時鐘周期的多個周期性重復的階段。在第一階段，通過使電源開關22a、b導通對電源電容24a、b進行再充電，并且通過使短路開關26導通來停用電流控制放大器28。在第二階段，電源開關22a、b和短路開關26未導通。在這個第二階段，電源電容24a、b作為電源10a、b，積分放大器28積分來自共用節(jié)點11c的凈電流，并且積分放大器從積分后的凈電流生成用于第一電流源128的一個控制信號。在第一和第二階段之間來回切換期間，第三和第四階段期間出現(xiàn)，其中短路開關26導通，而電源開關22a、b未導通。第三和第四階段確保對來自第一電流源128的電流的控制不受在第一和第二階段之間的切換期間的毛刺的影響。
圖3示出了測試系統(tǒng)的第二個實施例。和圖1的系統(tǒng)相比，省略了浮動電壓源10a、b。在圖3的實施例中，所有的部件均可以使用相同的b電源操作。此外，省略了電流控制放大器129。加入了積分器30和第一、第二和第三開關31、32、33。控制電路35控制開關31、32、33。第一開關31把待測電子電路耦合至輸出端125或參考電壓源102。第二開關32和積分電路30的串聯(lián)安排把電流測量元件182的輸出端耦合至第一電流源128的控制輸入端。第三開關33和電阻124串聯(lián)耦合。
在操作時，電路操作在不同階段。在校準階段，第一開關31把待測電子電路16耦合至參考電壓源102。第二開關32導通，使得積分器30控制通過第一電流源128的電流，以使得沒有電流流過電流感測元件18。第三開關33導通，使得輸出端125處于參考電壓源102的電壓電平上。
在測量階段，第一開關31把待測電子電路16耦合至輸出端125。第二和第三開關32、33未導通。在這個測量階段，一個等同于到待測電子電路16的電流的電流流過電流感測元件18。當IDDQ電流必須被測量時，電流感測元件18感測該電流以便測試該電路。
應當注意，上述實施例是例示而不是限制本發(fā)明，本領域熟練技術人員能夠在不脫離所附權利要求書的范圍的情況下設計出很多替代的實施例。在權利要求書中，放置在圓括號間的任何附圖標記不應當被解釋為對權利要求的限制?！鞍ā边@個詞除了那些在權利要求中列出的元件或步驟之外不排除其它元件或步驟的存在。元件前面的“一個”這個詞不排除多個這種元件存在的情況。本發(fā)明可以借助于包括若干不同元件的硬件來實現(xiàn)。在列舉了若干裝置的設備權利要求中，這些裝置中的幾個可以由同一項硬件來實現(xiàn)。在互不相同的從屬權利要求中引述某些措施這一事實并不表示不能利用這些措施的組合來獲益。
權利要求
1.一種執(zhí)行電子電路IDDQ測試的方法，該方法包括-使用電源單元給電子電路提供電源電流；-把電源單元的輸出阻抗調(diào)整至一個為電子電路選擇的數(shù)值，該數(shù)值被選擇成使得包括一個在電源單元和電子電路之間的連接的諧振電路基本上臨界阻尼；-在影響輸出阻抗的電源單元部分之外，使用位于外部電源和給待測電子電路提供電力的電源調(diào)節(jié)電路之間的、用來感測提供給電子電路的電流數(shù)值的電流感測元件來測量IDDQ電流。
2.如權利要求1的方法，其中所述電源單元包括一個調(diào)節(jié)環(huán)路，用于至少在IDDQ電流的測量期間調(diào)節(jié)施加到電子電路上的電源電壓，所述測量是對由電源單元吸取來給電子電路提供經(jīng)調(diào)節(jié)的電壓的輸入電源電流執(zhí)行的。
3.如權利要求1的方法，其中和所述輸入電源電流并行地給電源單元提供另一個輸入電源電流，該方法包括把該另一個輸入電源電流調(diào)節(jié)到等同于由電源單元消耗的所消耗電流的電平。
4.一個IDDQ測試系統(tǒng)，包括-一個待測電子電路；-一個電源單元，具有一個耦合至待測電子電路的電源輸出端，該電源單元包括一個用于調(diào)節(jié)施加到待測電子電路上的電源電壓的調(diào)節(jié)環(huán)路，該電源單元具有一個用于接收由電源單元吸取來提供電源電壓的輸入電源電流的電流輸入端；-一個被安排用來測量至少部分的輸入電源電流并依賴于所述部分的輸入電源電流的電平生成IDDQ錯誤信號的電流感測元件。
5.如權利要求4的IDDQ測試系統(tǒng)，包括-耦合到和電流感測元件并聯(lián)的電源單元的電流輸入端的第一電流源；和-一個調(diào)節(jié)電路，被安排用來將由第一電流源提供的另一部分的輸入電源電流調(diào)整到由電源單元消耗的所消耗電流的電平。
6.如權利要求4的IDDQ測試系統(tǒng)，其中電源單元包括-一個具有控制輸入端和耦合在電流輸入端和輸出端之間的主電流通道的晶體管，該輸出端耦合到待測電子電路；-一個可編程電流源，該可編程電流源耦合到該輸出端，以便基本上把通過晶體管的主電流通道的靜態(tài)設置為一個可編程的數(shù)值；-一個反饋電路，該反饋電路耦合在晶體管的輸出端和控制輸入端之間，以便利用在源極跟隨器或射極跟隨器操作中的晶體管來調(diào)節(jié)該輸出端處的電壓。
7.如權利要求4的IDDQ測試系統(tǒng)，其中電源單元包括-一個共用參考連接，待測電子電路從電源單元的輸出端向共用參考連接導通靜態(tài)電源電流，電流感測元件耦合在電流輸入端和共用參考連接之間；-一個相對于共用參考連接浮動至少部分時間的第一和第二電源的串聯(lián)安排，從所述串聯(lián)安排的各端子饋送電源單元；-耦合到和電流感測元件并聯(lián)的電源單元的電流輸入端的另一個電流源，第一電流源從該串聯(lián)安排的其中一個端子吸取電流；-一個電流控制電路，包括來自第一和第二電源間的一個節(jié)點和共用參考連接的電流路徑，該電流控制電路具有一個耦合到該另一個電流源的控制輸入端的輸出端，該電流控制電路被安排來調(diào)節(jié)通過該另一個電流源的電流以使得基本上沒有電流流經(jīng)該電流路徑。
8.如權利要求4的IDDQ測試系統(tǒng)，其中電源單元包括-耦合到和電流感測元件并聯(lián)的電源單元的電流輸入端的另一個電流源，第一電流源從所述串聯(lián)安排的其中一個端子吸取電流；-一個電流控制電路，該電流控制電路具有一個耦合到該另一個電流源的控制輸入端的輸出端，該電流控制電路被安排來調(diào)節(jié)通過該另一個電流源的電流，以使得在待測電子電路從電源單元的輸出端去耦合的校準階段期間，基本上沒有電流流經(jīng)電流感測元件。
9.一個IDDQ測試設備，包括-用于連接待測電子電路的電源輸出端；-一個電源單元，具有一個耦合到該電源輸出端的電源輸出端，該電源單元包括一個用于調(diào)節(jié)施加到待測電子電路的電源電壓的調(diào)節(jié)環(huán)路，該電源單元具有一個用于接收由電源單元吸取來提供電源電壓的輸入電源電流的電流輸入端；-一個被安排用來測量至少部分的輸入電源電流并依賴于所述部分的輸入電源電流的電平生成一個IDDQ錯誤信號的電流感測元件。
全文摘要
將IDDQ測試應用于電子電路(16)。電源單元給電子電路提供電源電流。把電源單元的輸出阻抗調(diào)整到一個為電子電路選擇的數(shù)值，該數(shù)值被選擇成使得包括一個在電源單元和電子電路之間的連接的諧振電路(14)基本上臨界阻尼。用以測量IDDQ電流的電流感測元件(18)耦合在外部電源和電源單元的電源輸入端之間，使得電流感測元件不影響輸出阻抗。
文檔編號G01R31/26GK1682122SQ03821862
公開日2005年10月12日 申請日期2003年8月6日 優(yōu)先權日2002年9月16日
發(fā)明者J·L·H·范希斯 申請人:皇家飛利浦電子股份有限公司