專利名稱：半導(dǎo)體試驗(yàn)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及比較從被試驗(yàn)器件輸出的輸出數(shù)據(jù)和預(yù)定的期待值數(shù)據(jù)，判定該被試驗(yàn)器件是否良好的半導(dǎo)體試驗(yàn)裝置，特別涉及適合于以比器件的系統(tǒng)時(shí)鐘還高的內(nèi)部時(shí)鐘的數(shù)據(jù)速率輸出數(shù)據(jù)，例如以O(shè)DR(Octal DataRate八進(jìn)制數(shù)據(jù)速率)型器件為代表的那種高速器件的試驗(yàn)的半導(dǎo)體試驗(yàn)裝置。
背景技術(shù)：
一般，進(jìn)行半導(dǎo)體器件試驗(yàn)的半導(dǎo)體試驗(yàn)裝置(LSI試驗(yàn)器)將預(yù)定的試驗(yàn)樣式信號輸入到成為試驗(yàn)對象的被試驗(yàn)器件(DUTDevice UnderTest)，通過比較從該被試驗(yàn)器件輸出的輸出數(shù)據(jù)和預(yù)定的期待值樣式信號，判定其一致、不一致，檢測、判定該被試驗(yàn)器件是否良好。
現(xiàn)在我們參照圖8，說明這種半導(dǎo)體試驗(yàn)裝置。圖8是表示已有的一般的半導(dǎo)體試驗(yàn)裝置(LSI試驗(yàn)器)的概略構(gòu)成的框圖。
如該圖所示，已有的LSI試驗(yàn)器110具有將被試驗(yàn)器件(DUT)101的輸出數(shù)據(jù)與比較電壓進(jìn)行電平比較的電平比較器111、將被試驗(yàn)器件101的輸出數(shù)據(jù)與預(yù)定的期待值進(jìn)行比較的樣式比較器112、和用于在預(yù)定的定時(shí)將被試驗(yàn)器件101的輸出數(shù)據(jù)輸入到樣式比較器112的觸發(fā)器121等。
在由這種結(jié)構(gòu)形成的已有的半導(dǎo)體試驗(yàn)裝置中，首先，從圖中未畫出的樣式發(fā)生器將預(yù)定的試驗(yàn)樣式信號輸入到被試驗(yàn)器件101，從被試驗(yàn)器件101輸出預(yù)定的信號作為輸出數(shù)據(jù)。將從被試驗(yàn)器件101輸出的輸出數(shù)據(jù)輸入到電平比較器111。將輸入到電平比較器111的輸出數(shù)據(jù)與比較電壓進(jìn)行電平比較，輸出到觸發(fā)器121。
在觸發(fā)器121中，保持來自電平比較器111的信號作為輸入數(shù)據(jù)，將來自圖中未畫出的定時(shí)發(fā)生器的選通脈沖作為時(shí)鐘信號，在預(yù)定的定時(shí)輸出輸出數(shù)據(jù)。將從觸發(fā)器121輸出的輸出數(shù)據(jù)輸入到樣式比較器112，與從試驗(yàn)器內(nèi)的樣式發(fā)生器輸出的預(yù)定的期待值數(shù)據(jù)比較，輸出比較結(jié)果。根據(jù)該比較結(jié)果，檢測輸出數(shù)據(jù)和期待值的一致、不一致，判定該被試驗(yàn)器件101是否良好(Pass/Fail通過/失敗)。
這樣，在已有的半導(dǎo)體試驗(yàn)裝置(LSI試驗(yàn)器)中，在試驗(yàn)器內(nèi)部在預(yù)定的定時(shí)輸出的選通脈沖的定時(shí)取得從被試驗(yàn)器件輸出的輸出數(shù)據(jù)，該選通脈沖成為從與被試驗(yàn)器件獨(dú)立地設(shè)置的定時(shí)發(fā)生器輸出的定時(shí)信號?？墒?，在這樣地根據(jù)從與試驗(yàn)器輸出的獨(dú)立的定時(shí)信號取得被試驗(yàn)器件的輸出數(shù)據(jù)的已有半導(dǎo)體試驗(yàn)裝置中，發(fā)生在器件內(nèi)部生成速度比系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘，不能夠與在該內(nèi)部時(shí)鐘的定時(shí)輸出輸出數(shù)據(jù)的高速器件的試驗(yàn)對應(yīng)那樣的問題。
近年來，LSI的高速化的進(jìn)展很顯著，為了達(dá)到數(shù)據(jù)傳輸?shù)母咚倩?，例如能夠提供以O(shè)DR(Octal Data Rate)型器件為代表的新的半導(dǎo)體器件。這種器件，如圖9所示，由PLL電路等生成頻率為器件101的系統(tǒng)時(shí)鐘的n倍的內(nèi)部時(shí)鐘，在速度比系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘的定時(shí)進(jìn)行數(shù)據(jù)輸出。例如，在ODR型器件中，生成頻率為系統(tǒng)時(shí)鐘的4倍的內(nèi)部時(shí)鐘，進(jìn)一步與內(nèi)部時(shí)鐘的上升沿和下降沿的兩個(gè)邊沿同步，以DDR(Double DataRate雙數(shù)據(jù)速率)輸出數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)速率為系統(tǒng)時(shí)鐘的8倍的數(shù)據(jù)輸出。DDR是在各時(shí)鐘信號的上升沿和下降沿雙方的定時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)姆绞街?，與只在時(shí)鐘的上升沿(或下降沿)進(jìn)行數(shù)據(jù)傳輸?shù)腟DR(Single DataRate單數(shù)據(jù)速率)方式比較，在相同的時(shí)鐘循環(huán)中可以進(jìn)行2倍的數(shù)據(jù)傳輸?shù)臄?shù)據(jù)速率。
當(dāng)對這樣的器件進(jìn)行試驗(yàn)時(shí)，必須在器件的系統(tǒng)時(shí)鐘的上升沿和下降沿的兩個(gè)邊沿定時(shí)，并且以在系統(tǒng)時(shí)鐘的數(shù)倍頻率輸出的內(nèi)部時(shí)鐘的數(shù)據(jù)速率，取得數(shù)據(jù)。
但是，如上所述，在已有的半導(dǎo)體試驗(yàn)裝置中，根據(jù)從與被試驗(yàn)器件獨(dú)立的定時(shí)發(fā)生器輸出的定時(shí)信號取得來自被試驗(yàn)器件的輸出數(shù)據(jù)。因此，既不能夠在從被試驗(yàn)器件輸出的時(shí)鐘的邊沿定時(shí)取得輸出數(shù)據(jù)，也不能夠以頻率為系統(tǒng)時(shí)鐘的數(shù)倍的內(nèi)部時(shí)鐘的數(shù)據(jù)速率取得輸出數(shù)據(jù)。
即，在已有的半導(dǎo)體試驗(yàn)裝置的構(gòu)成中，不能夠在系統(tǒng)時(shí)鐘的邊沿定時(shí)，并且以比系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘的數(shù)據(jù)速率對進(jìn)行數(shù)據(jù)輸出的器件實(shí)施試驗(yàn)。

發(fā)明內(nèi)容
本發(fā)明就是為了解決這種已有技術(shù)具有的問題提出的，其目的在于提供一種半導(dǎo)體試驗(yàn)裝置，通過取得從被試驗(yàn)器件輸出的系統(tǒng)時(shí)鐘，在該系統(tǒng)時(shí)鐘的上升沿和下降沿的邊沿定時(shí)，取得比系統(tǒng)時(shí)鐘高速的內(nèi)部時(shí)鐘的頻率的恢復(fù)時(shí)鐘，可以進(jìn)行在系統(tǒng)時(shí)鐘的邊沿定時(shí)，并且以比系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘的數(shù)據(jù)速率輸出數(shù)據(jù)的被試驗(yàn)器件，例如，以O(shè)DR(Octal DataRate)型器件為代表的高速器件的試驗(yàn)。
為了達(dá)到上述目的，本發(fā)明之一，提供一種半導(dǎo)體試驗(yàn)裝置，包括第一時(shí)間插補(bǔ)器，其輸入從被試驗(yàn)器件輸出的時(shí)鐘，通過具有一定的定時(shí)間隔的多個(gè)選通脈沖取得該時(shí)鐘，作為時(shí)間系列的電平數(shù)據(jù)進(jìn)行輸出，并且選擇輸入表示該電平數(shù)據(jù)的上升沿和/或下降沿的邊沿定時(shí)的電平數(shù)據(jù)，輸出表示所選擇的電平數(shù)據(jù)的邊沿定時(shí)的位置數(shù)據(jù)；第二時(shí)間插補(bǔ)器，其輸入從被試驗(yàn)器件輸出的輸出數(shù)據(jù)，通過具有一定的定時(shí)間隔的多個(gè)選通脈沖取得該輸出數(shù)據(jù)，作為時(shí)間系列的電平數(shù)據(jù)進(jìn)行輸出；數(shù)字濾波器，輸入并保持從第一時(shí)間插補(bǔ)器輸出的位置數(shù)據(jù)，從一個(gè)或二個(gè)以上的位置數(shù)據(jù)，輸出表示預(yù)定的邊沿定時(shí)的恢復(fù)時(shí)鐘；和數(shù)據(jù)選擇電路，其輸入從第二時(shí)間插補(bǔ)器輸出的時(shí)間系列的電平數(shù)據(jù)，在從數(shù)字濾波器輸出的恢復(fù)時(shí)鐘的邊沿定時(shí)選擇該電平數(shù)據(jù)，作為被試驗(yàn)器件的被測定數(shù)據(jù)進(jìn)行輸出。
根據(jù)由這種構(gòu)成形成的半導(dǎo)體試驗(yàn)裝置，則首先，通過包括第一和第二時(shí)間插補(bǔ)器，能夠取得從被試驗(yàn)器件輸出的時(shí)鐘和輸出數(shù)據(jù)作為時(shí)間系列的電平數(shù)據(jù)。該時(shí)間系列的電平數(shù)據(jù)表示作為被試驗(yàn)器件的時(shí)鐘(和輸出數(shù)據(jù))的信號變化點(diǎn)的邊沿定時(shí)。從而，通過將從被試驗(yàn)器件輸出的系統(tǒng)時(shí)鐘信號輸入到時(shí)間插補(bǔ)器，取得表示該邊沿定時(shí)的電平數(shù)據(jù)和位置數(shù)據(jù)，能夠?qū)⒃撐恢脭?shù)據(jù)用作為了取得被試驗(yàn)器件的輸出數(shù)據(jù)的定時(shí)信號。
特別是在本發(fā)明中，包括邊沿選擇器，能夠選擇地輸出由時(shí)間插補(bǔ)器取得的時(shí)間系列的電平數(shù)據(jù)，作為表示①時(shí)鐘的上升沿、②下降沿、或③上升沿和下降沿的兩邊沿定時(shí)的電平數(shù)據(jù)。因此，可以在被試驗(yàn)器件的時(shí)鐘的上升沿和下降沿雙方的邊沿定時(shí)取入輸出數(shù)據(jù)，也能夠與DDR型器件對應(yīng)。
又，這樣可以選擇地輸出時(shí)鐘的上升沿和下降沿的電平數(shù)據(jù)，例如在DDR型器件中當(dāng)下降沿(或上升沿)的精度不好時(shí)，也可以只用上升沿(或下降沿)取入輸出數(shù)據(jù)。
而且，在本發(fā)明的試驗(yàn)裝置中，通過進(jìn)一步包括數(shù)字濾波器，能夠保持、存儲(chǔ)由時(shí)間插補(bǔ)器取得的時(shí)鐘的位置數(shù)據(jù)，例如，作為在頻率為系統(tǒng)時(shí)鐘的n倍等的所要的定時(shí)經(jīng)過校正的恢復(fù)時(shí)鐘進(jìn)行輸出。
用第一時(shí)間插補(bǔ)器，能夠取得表示時(shí)鐘的邊沿定時(shí)的電平數(shù)據(jù)和位置數(shù)據(jù)，但是例如，當(dāng)被試驗(yàn)器件按照頻率為系統(tǒng)時(shí)鐘的n倍的內(nèi)部時(shí)鐘輸出數(shù)據(jù)時(shí)，即便得到1/n頻率的系統(tǒng)時(shí)鐘的邊沿定時(shí)，只能夠在n個(gè)循環(huán)中檢測出1次上升沿或下降沿，不能夠在其它循環(huán)中檢測出信號變化點(diǎn)(上升沿或下降沿)，結(jié)果，頻率n倍的內(nèi)部時(shí)鐘的定時(shí)邊沿在n個(gè)循環(huán)中只能夠取得1次。
又，也存在著從被試驗(yàn)器件輸出的時(shí)鐘信號具有抖動(dòng)，取得的電平數(shù)據(jù)和位置數(shù)據(jù)表示的邊沿定時(shí)成為不適合于作為用于取得試驗(yàn)數(shù)據(jù)的定時(shí)信號的定時(shí)的情形。
因此，通過將由時(shí)間插補(bǔ)器取得的被試驗(yàn)器件的系統(tǒng)時(shí)鐘的位置數(shù)據(jù)輸入并存儲(chǔ)到數(shù)字濾波器中，例如作為與頻率為系統(tǒng)時(shí)鐘的n倍的內(nèi)部時(shí)鐘對應(yīng)的周期的邊沿定時(shí)的時(shí)鐘信號，能夠輸出在正確并且適當(dāng)?shù)亩〞r(shí)經(jīng)過校正的恢復(fù)時(shí)鐘。而且，通過包括將該恢復(fù)時(shí)鐘作為選擇信號選擇被試驗(yàn)器件的輸出數(shù)據(jù)的數(shù)據(jù)選擇電路，能夠選擇、輸出由時(shí)間插補(bǔ)器取得的輸出數(shù)據(jù)的時(shí)間系列的電平數(shù)據(jù)，作為與預(yù)定的期待值數(shù)據(jù)比較的被測定數(shù)據(jù)。
因此，當(dāng)根據(jù)速度比從被試驗(yàn)器件輸出的系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘輸出從該被試驗(yàn)器件輸出的輸出數(shù)據(jù)時(shí)，或者，當(dāng)系統(tǒng)時(shí)鐘由于抖動(dòng)而變動(dòng)時(shí)，都能夠以預(yù)定的頻率輸出表示適當(dāng)?shù)倪呇囟〞r(shí)的恢復(fù)時(shí)鐘。
這樣，如果根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體試驗(yàn)裝置，則能夠取得不受被試驗(yàn)器件的系統(tǒng)時(shí)鐘的頻率和抖動(dòng)的影響等左右的所要的恢復(fù)時(shí)鐘，可以用該恢復(fù)時(shí)鐘取入被試驗(yàn)器件的輸出數(shù)據(jù)，即便是ODR型器件等的高速化的半導(dǎo)體器件，也能夠容易并且確實(shí)地實(shí)施正確的試驗(yàn)。
具體地說，本發(fā)明之二的構(gòu)成，在本發(fā)明之一的半導(dǎo)體試驗(yàn)裝置中，第一時(shí)間插補(bǔ)器包括多個(gè)順序電路，其并聯(lián)連接，輸入從被試驗(yàn)器件輸出的時(shí)鐘；延遲電路，其順次將以一定的定時(shí)間隔延遲的選通脈沖輸入到多個(gè)順序電路，從該順序電路輸出時(shí)間系列的電平數(shù)據(jù)；邊沿選擇器，其選擇輸出從多個(gè)順序電路輸出的時(shí)間系列的電平數(shù)據(jù)的、表示上升沿的電平數(shù)據(jù)、表示下降沿的電平數(shù)據(jù)、或表示上升沿和下降沿的電平數(shù)據(jù)；和編碼器，其輸入由邊沿選擇器選擇的電平數(shù)據(jù)，對表示邊沿定時(shí)的位置數(shù)據(jù)進(jìn)行編碼并輸出。數(shù)字濾波器包括串聯(lián)連接的一個(gè)或二個(gè)以上的寄存器，其順次存儲(chǔ)從第一時(shí)間插補(bǔ)器輸出的位置數(shù)據(jù)，并且在預(yù)定的定時(shí)輸出存儲(chǔ)的位置數(shù)據(jù)，從該寄存器輸出的一個(gè)或二個(gè)以上的位置數(shù)據(jù)，輸出表示預(yù)定的邊沿定時(shí)的恢復(fù)時(shí)鐘。第二時(shí)間插補(bǔ)器包括多個(gè)順序電路，其并聯(lián)連接，輸入從被試驗(yàn)器件輸出的輸出數(shù)據(jù)；延遲電路，其順次將以一定的定時(shí)間隔延遲的選通脈沖輸入到多個(gè)順序電路，從該順序電路輸出時(shí)間系列的電平數(shù)據(jù)。數(shù)據(jù)選擇電路包括選擇器，其將從數(shù)字濾波器輸出的恢復(fù)時(shí)鐘作為選擇信號，在從第二時(shí)間插補(bǔ)器輸入的時(shí)間系列的電平數(shù)據(jù)中，選擇一個(gè)數(shù)據(jù)，作為被試驗(yàn)器件的被測定數(shù)據(jù)進(jìn)行輸出。
又，本發(fā)明之三的構(gòu)成，在本發(fā)明之二的半導(dǎo)體試驗(yàn)裝置中，邊沿選擇器由一個(gè)或二個(gè)以上的選擇電路構(gòu)成，該選擇電路包括第一AND電路，其輸入一個(gè)順序電路的反相輸出和下段的順序電路的非反相輸出；第二AND電路，其輸入一個(gè)順序電路的非反相輸出和下段的順序電路的反相輸出；OR電路，其輸入第一和第二AND電路的輸出；和選擇器，其選擇第一AND電路、第二AND電路和OR電路的輸出中的任一個(gè)。
根據(jù)這樣構(gòu)成的本發(fā)明的半導(dǎo)體試驗(yàn)裝置，則能夠用順序電路和延遲電路、編碼器、寄存器、AND電路、OR電路等已有的部件簡單地構(gòu)成包含邊沿選擇器的第一和第二時(shí)間插補(bǔ)器、數(shù)字濾波器和數(shù)據(jù)選擇電路。因此，能夠不使LSI試驗(yàn)器復(fù)雜化、大型化、高成本化等，通過簡易的構(gòu)成實(shí)現(xiàn)與本發(fā)明有關(guān)的半導(dǎo)體試驗(yàn)裝置。
又，根據(jù)這樣由順序電路和延遲電路、寄存器構(gòu)成的本發(fā)明的半導(dǎo)體試驗(yàn)裝置，則通過變更順序電路和寄存器的數(shù)量、延遲電路的延遲量，能夠?qū)r(shí)間插補(bǔ)器和數(shù)字濾波器中的時(shí)間系列的電平數(shù)據(jù)和位置數(shù)據(jù)的位寬度(順序電路、寄存器的數(shù)量)和分辨率(延遲電路的延遲量)設(shè)定在任意值上。因此，可以根據(jù)數(shù)據(jù)速率和抖動(dòng)幅度等進(jìn)行種種設(shè)定，可以實(shí)現(xiàn)也能夠與所有的LSI對應(yīng)的通用性、便利性高的半導(dǎo)體試驗(yàn)裝置。
此外，包括時(shí)間插補(bǔ)器和數(shù)字濾波器的順序電路和寄存器能夠用觸發(fā)器和鎖存器等已有的電路簡單地構(gòu)成。但是，只要能夠以一定的定時(shí)間隔取得來自被試驗(yàn)器件的輸出數(shù)據(jù)作為時(shí)間系列的電平數(shù)據(jù)進(jìn)行輸出，又只要能夠保持、存儲(chǔ)表示邊沿定時(shí)的位置數(shù)據(jù)在預(yù)定的定時(shí)進(jìn)行輸出，除了觸發(fā)器和寄存器外，可以采用無論什么樣的電路構(gòu)成。
而且，本發(fā)明之四的構(gòu)成，在本發(fā)明之二或之三的半導(dǎo)體試驗(yàn)裝置中，數(shù)字濾波器包括邊沿檢測電路，其檢測有無從第一時(shí)間插補(bǔ)器輸入的位置數(shù)據(jù)的邊沿，當(dāng)檢測出邊沿時(shí)，輸出存儲(chǔ)在寄存器中的位置數(shù)據(jù)。
根據(jù)這樣構(gòu)成的本發(fā)明的半導(dǎo)體試驗(yàn)裝置，則通過包括邊沿檢測電路，能夠在由第一時(shí)間插補(bǔ)器取得的時(shí)鐘的位置數(shù)據(jù)中，只將檢測出表示信號變化點(diǎn)的邊沿的位置數(shù)據(jù)作為成為恢復(fù)時(shí)鐘的基準(zhǔn)的位置數(shù)據(jù)存儲(chǔ)在寄存器中并進(jìn)行輸出。
例如在ORD型器件的系統(tǒng)時(shí)鐘的情形中，成為輸出數(shù)據(jù)的數(shù)據(jù)速率的1/8。因此，只在由第一時(shí)間插補(bǔ)器取得的系統(tǒng)時(shí)鐘的上升沿或下降沿的位置數(shù)據(jù)中，在輸出數(shù)據(jù)的上升沿和下降沿的8次中只能夠檢測出1次份數(shù)的信號變化點(diǎn)(上升沿和下降沿)，不能夠取得以8倍的數(shù)據(jù)速率輸出的輸出數(shù)據(jù)。
因此，在本發(fā)明中，通過包括檢測有無取得的位置數(shù)據(jù)的邊沿檢測電路，將檢測出邊沿的位置數(shù)據(jù)存儲(chǔ)在寄存器中，根據(jù)該該位置數(shù)據(jù)在內(nèi)部時(shí)鐘的頻率定時(shí)輸出恢復(fù)時(shí)鐘。因此，能夠以預(yù)定的頻率輸出被試驗(yàn)器件的系統(tǒng)時(shí)鐘的邊沿定時(shí)，輸出與被試驗(yàn)器件的輸出數(shù)據(jù)的數(shù)據(jù)速率對應(yīng)的恢復(fù)時(shí)鐘。
又，在通過根據(jù)這樣檢測出邊沿的系統(tǒng)時(shí)鐘的位置數(shù)據(jù)輸出恢復(fù)時(shí)鐘，例如，求得取得的位置數(shù)據(jù)的平均值作為恢復(fù)時(shí)鐘進(jìn)行輸出的情形中，也能夠輸出表示反映實(shí)際的系統(tǒng)時(shí)鐘的邊沿定時(shí)的正確的定時(shí)的恢復(fù)時(shí)鐘，能夠更正確地實(shí)施可靠性高的半導(dǎo)體試驗(yàn)。
又，本發(fā)明之五的構(gòu)成，在本發(fā)明之四的半導(dǎo)體試驗(yàn)裝置中，數(shù)字濾波器的寄存器，不管由邊沿檢測電路檢測的位置數(shù)據(jù)有無邊沿，在預(yù)定的定時(shí)輸出存儲(chǔ)的位置數(shù)據(jù)。
根據(jù)這樣構(gòu)成的本發(fā)明的半導(dǎo)體試驗(yàn)裝置，則當(dāng)沒有檢測出由第一時(shí)間插補(bǔ)器取得的時(shí)鐘的位置數(shù)據(jù)的信號變化點(diǎn)的邊沿時(shí)，能夠在預(yù)定的定時(shí)輸出已經(jīng)存儲(chǔ)在寄存器中的前一循環(huán)的時(shí)鐘的位置數(shù)據(jù)，能夠根據(jù)該前一循環(huán)的時(shí)鐘的位置數(shù)據(jù)輸出恢復(fù)時(shí)鐘。
在從第一時(shí)間插補(bǔ)器輸出的時(shí)鐘的位置數(shù)據(jù)中，如上述本發(fā)明之四那樣，也能夠只將檢測出邊沿的位置數(shù)據(jù)存儲(chǔ)在寄存器中作為恢復(fù)時(shí)鐘的基準(zhǔn)，但是例如當(dāng)由于抖動(dòng)的影響等沒有檢測出位置數(shù)據(jù)的邊沿時(shí)等，能夠取得的位置數(shù)據(jù)減少，能夠取得位置數(shù)據(jù)的周期也變得不一定。因此，例如當(dāng)通過求得多個(gè)位置數(shù)據(jù)的平均值輸出恢復(fù)時(shí)鐘時(shí)，為了輸出正確的恢復(fù)時(shí)鐘需要包括多個(gè)寄存器。因此，在本發(fā)明中，當(dāng)沒有檢測出取得的位置數(shù)據(jù)的邊沿時(shí)，能夠從寄存器輸出檢測出已經(jīng)在前一循環(huán)中存儲(chǔ)的邊沿的位置數(shù)據(jù)，根據(jù)該位置數(shù)據(jù)輸出恢復(fù)時(shí)鐘。
因此，能夠一面反映實(shí)際取得的位置數(shù)據(jù)的邊沿定時(shí)，一面使位置數(shù)據(jù)的取得周期一定，達(dá)到使寄存器的設(shè)置數(shù)最佳化的目的，能夠不使試驗(yàn)器構(gòu)成復(fù)雜化、大型化、高成本化等，通過簡易的構(gòu)成實(shí)現(xiàn)可靠性高的半導(dǎo)體試驗(yàn)裝置。
此外，當(dāng)沒有檢測出第一時(shí)間插補(bǔ)器的時(shí)鐘的位置數(shù)據(jù)的邊沿時(shí)，能夠形成可以切換是否將存儲(chǔ)在寄存器中的前一循環(huán)的位置數(shù)據(jù)作為恢復(fù)時(shí)鐘的基準(zhǔn)進(jìn)行輸出的構(gòu)成。因此，例如當(dāng)只用被試驗(yàn)器件的時(shí)鐘的實(shí)際的邊沿定時(shí)，進(jìn)行更嚴(yán)密的功能試驗(yàn)和抖動(dòng)解析等時(shí)，當(dāng)只選擇檢測出抖動(dòng)的位置數(shù)據(jù)，進(jìn)行從一定周期的平均值檢查被試驗(yàn)器件的輸出數(shù)據(jù)和時(shí)鐘數(shù)據(jù)的邏輯試驗(yàn)時(shí)，能夠以也使用已經(jīng)存儲(chǔ)的前一循環(huán)的位置數(shù)據(jù)的方式，根據(jù)試驗(yàn)內(nèi)容，選擇采用位置數(shù)據(jù)。
又，本發(fā)明之六的構(gòu)成，在本發(fā)明之二～之五任一項(xiàng)的半導(dǎo)體試驗(yàn)裝置中，當(dāng)寄存器具有二個(gè)以上時(shí)，數(shù)字濾波器包括平均值算出電路，其輸入分別從二個(gè)以上的寄存器輸出的位置數(shù)據(jù)，算出各位置數(shù)據(jù)表示的邊沿定時(shí)的平均值，將該平均值作為恢復(fù)時(shí)鐘輸出。
根據(jù)這樣構(gòu)成的本發(fā)明的半導(dǎo)體試驗(yàn)裝置，則在數(shù)字濾波器中包括多個(gè)寄存器和輸入各寄存器的位置數(shù)據(jù)的平均值算出電路，將從時(shí)間插補(bǔ)器輸出的位置數(shù)據(jù)存儲(chǔ)在多個(gè)寄存器中，能夠算出該多個(gè)位置數(shù)據(jù)的平均值作為恢復(fù)時(shí)鐘進(jìn)行輸出。因此，能夠?qū)⒍鄠€(gè)位置數(shù)據(jù)表示的邊沿定時(shí)的平均值用作與本發(fā)明有關(guān)的恢復(fù)時(shí)鐘，可以作為反映各被試驗(yàn)器件的實(shí)際的系統(tǒng)時(shí)鐘的邊沿定時(shí)的正確適當(dāng)?shù)亩〞r(shí)信號，當(dāng)沒有檢測出時(shí)鐘的抖動(dòng)時(shí)和由于抖動(dòng)引起邊沿定時(shí)變動(dòng)時(shí)，也能夠取得正確表示被試驗(yàn)器件的時(shí)鐘的邊沿定時(shí)的恢復(fù)時(shí)鐘。
又，本發(fā)明之七的構(gòu)成，在本發(fā)明之六的半導(dǎo)體試驗(yàn)裝置中，數(shù)字濾波器包括平均值切換開關(guān)，其選擇從二個(gè)以上的寄存器中的一個(gè)寄存器輸出的位置數(shù)據(jù)和從平均值算出電路輸出的平均值中的任一個(gè)作為恢復(fù)時(shí)鐘進(jìn)行輸出。
根據(jù)這樣構(gòu)成的本發(fā)明的半導(dǎo)體試驗(yàn)裝置，則包括平均值切換開關(guān)，作為從數(shù)字濾波器輸出的恢復(fù)時(shí)鐘，能夠選擇地切換并輸出從特定的寄存器輸出的位置數(shù)據(jù)和多個(gè)寄存器的位置數(shù)據(jù)的平均值。
因此，例如，當(dāng)進(jìn)行考慮由被試驗(yàn)器件的系統(tǒng)時(shí)鐘的抖動(dòng)引起的定時(shí)變動(dòng)的功能試驗(yàn)時(shí)，輸出多個(gè)寄存器的平均值作為恢復(fù)時(shí)鐘，當(dāng)不管由抖動(dòng)引起的定時(shí)變動(dòng)，進(jìn)行檢查被試驗(yàn)器件的系統(tǒng)時(shí)鐘和輸出數(shù)據(jù)自身的邏輯試驗(yàn)時(shí)，可以將從多個(gè)寄存器中一個(gè)寄存器輸出的位置數(shù)據(jù)用作恢復(fù)時(shí)鐘，根據(jù)試驗(yàn)內(nèi)容，選擇地分開使用恢復(fù)時(shí)鐘，能夠?qū)崿F(xiàn)通用性、擴(kuò)展性更優(yōu)越的半導(dǎo)體試驗(yàn)裝置。
又，本發(fā)明之八的構(gòu)成，在本發(fā)明之一～之七任一項(xiàng)的半導(dǎo)體試驗(yàn)裝置中，數(shù)字濾波器包括定時(shí)校正電路，其將預(yù)定的校正值加在從寄存器輸出的位置數(shù)據(jù)上，對該位置數(shù)據(jù)表示的邊沿定時(shí)進(jìn)行校正后，作為恢復(fù)時(shí)鐘輸出。
根據(jù)這樣構(gòu)成的本發(fā)明的半導(dǎo)體試驗(yàn)裝置，則通過包括定時(shí)校正電路，能夠?qū)囊粋€(gè)寄存器輸出的位置數(shù)據(jù)和從二個(gè)以上的寄存器輸出的位置數(shù)據(jù)的平均值，加上考慮了設(shè)置時(shí)間和保持時(shí)間等的設(shè)定值(校正值)，輸出在適當(dāng)?shù)倪呇囟〞r(shí)經(jīng)過校正的恢復(fù)時(shí)鐘。
一般，為了比時(shí)鐘信號更穩(wěn)定地取得輸出數(shù)據(jù)，需要考慮對時(shí)鐘的輸出數(shù)據(jù)的設(shè)置時(shí)間(或保持時(shí)間)。因此，在本發(fā)明中，通過包括對從數(shù)字濾波器的寄存器輸出的位置數(shù)據(jù)加上設(shè)置時(shí)間和保持時(shí)間等的設(shè)定值的定時(shí)校正電路，考慮輸出數(shù)據(jù)的設(shè)置時(shí)間和保持時(shí)間，輸出在適當(dāng)?shù)倪呇囟〞r(shí)經(jīng)過校正的恢復(fù)時(shí)鐘。從而，能夠根據(jù)在更適當(dāng)?shù)亩〞r(shí)經(jīng)過校正的恢復(fù)時(shí)鐘取得從時(shí)間插補(bǔ)器輸出的時(shí)間系列的電平數(shù)據(jù)，能夠提供更正確的可靠性高的半導(dǎo)體試驗(yàn)裝置。
又，本發(fā)明之九的構(gòu)成，在本發(fā)明之一～之八任一項(xiàng)的半導(dǎo)體試驗(yàn)裝置中，包括抖動(dòng)檢測電路，其輸入多個(gè)從數(shù)字濾波器輸出的恢復(fù)時(shí)鐘，檢測各恢復(fù)時(shí)鐘所示的邊沿定時(shí)的相位差，取得被試驗(yàn)器件的時(shí)鐘的抖動(dòng)。
根據(jù)這樣構(gòu)成的本發(fā)明的半導(dǎo)體試驗(yàn)裝置，則通過包括輸入多個(gè)恢復(fù)時(shí)鐘的抖動(dòng)檢測電路，對表示各恢復(fù)時(shí)鐘的邊沿定時(shí)的位置數(shù)據(jù)進(jìn)行減算處理，能夠檢測出恢復(fù)時(shí)鐘間的相位差。又，能夠取得該相位差的分布，作為表示相位差的零散和擴(kuò)散的分布數(shù)據(jù)進(jìn)行輸出?；謴?fù)時(shí)鐘間的相位差表示被試驗(yàn)器件的系統(tǒng)時(shí)鐘的抖動(dòng)，通過取得恢復(fù)時(shí)鐘的相位差及其分布數(shù)據(jù)，可以進(jìn)行被試驗(yàn)器件的時(shí)鐘和輸出數(shù)據(jù)抖動(dòng)的解析。
因此，在本發(fā)明中，例如，不會(huì)產(chǎn)生由操作示波器等引起的誤差和測定作業(yè)的困難性等，用已有的抖動(dòng)測定器時(shí)的那種問題，能夠容易并且正確地、確實(shí)地進(jìn)行高精度的被試驗(yàn)器件的輸出數(shù)據(jù)和時(shí)鐘的抖動(dòng)的解析。
進(jìn)一步，本發(fā)明之十的構(gòu)成，在本發(fā)明之一～之九任一項(xiàng)的半導(dǎo)體試驗(yàn)裝置中，包括總線，其分別與第一和第二時(shí)間插補(bǔ)器連接，將從該第一和第二時(shí)間插補(bǔ)器輸出的數(shù)據(jù)分配給預(yù)定的數(shù)據(jù)選擇電路。
根據(jù)這種構(gòu)成，在本發(fā)明的半導(dǎo)體試驗(yàn)裝置中，能夠經(jīng)過總線將從第一、第二時(shí)間插補(bǔ)器輸出的時(shí)間系列的電平數(shù)據(jù)分配輸入到數(shù)據(jù)選擇電路，能夠通過將所要的時(shí)鐘分配給所要的輸出數(shù)據(jù)輸入到數(shù)據(jù)選擇電路，取得被測定數(shù)據(jù)。因此，當(dāng)與被試驗(yàn)器件相應(yīng)地包括多個(gè)第一和第二時(shí)間插補(bǔ)器和數(shù)據(jù)選擇電路時(shí)，也能夠通過任意組合各時(shí)鐘和輸出數(shù)據(jù)取入被測定數(shù)據(jù)，能夠?qū)崿F(xiàn)通用性、便利性更高的LSI試驗(yàn)器。


圖1是表示有關(guān)本發(fā)明第一實(shí)施方式的半導(dǎo)體試驗(yàn)裝置的構(gòu)成框圖。
圖2是表示在從被試驗(yàn)器件的系統(tǒng)定時(shí)得到的恢復(fù)時(shí)鐘的定時(shí)，取得按照內(nèi)部時(shí)鐘輸出的輸出數(shù)據(jù)的Hold Edge(保持邊沿)模式的工作例的信號圖。
圖3是表示Hold Edge模式的工作例的信號圖，是作為邊沿選擇器的模式選擇SDRRise Edge(上升沿)的情形。
圖4是表示Hold Edge模式的工作例的信號圖，是作為邊沿選擇器的模式選擇DDRBoth Edge(兩個(gè)邊沿)的情形。
圖5是當(dāng)將數(shù)字濾波器的模式切換開關(guān)切換到Direct Edge(直接邊沿)時(shí)在系統(tǒng)時(shí)鐘的邊沿定時(shí)取得輸出數(shù)據(jù)時(shí)的信號圖，(a)是使時(shí)鐘的邊沿定時(shí)上升的上升沿，(b)是在上升沿和下降沿的兩個(gè)邊沿取得數(shù)據(jù)的情形。
圖6是當(dāng)將邊沿選擇器的模式切換到SDRRise Edge模式在數(shù)字濾波器中在系統(tǒng)時(shí)鐘的上升沿和下降沿的邊沿定時(shí)取得恢復(fù)時(shí)鐘時(shí)的信號圖。
圖7是表示有關(guān)本發(fā)明第二實(shí)施方式的半導(dǎo)體試驗(yàn)裝置的構(gòu)成框圖。
圖8是表示已有的一般的半導(dǎo)體試驗(yàn)裝置的概略構(gòu)成框圖。
圖9是表示以比系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘的數(shù)據(jù)速率輸出數(shù)據(jù)的半導(dǎo)體器件的概略構(gòu)成框圖。
具體實(shí)施例方式
下面，我們一面參照附圖一面說明與本發(fā)明有關(guān)的半導(dǎo)體試驗(yàn)裝置的優(yōu)先實(shí)施方式。
(第一實(shí)施方式)首先，我們參照圖1～圖6，說明與本發(fā)明有關(guān)的半導(dǎo)體試驗(yàn)裝置的第一實(shí)施方式。
圖1是表示與本發(fā)明第一實(shí)施方式有關(guān)的半導(dǎo)體試驗(yàn)裝置的構(gòu)成框圖。如圖1所示，與本實(shí)施方式有關(guān)的半導(dǎo)體試驗(yàn)裝置包括進(jìn)行被試驗(yàn)器件(DUT)1的功能試驗(yàn)的LSI試驗(yàn)器10，LSI試驗(yàn)器10取得從被試驗(yàn)器件1輸出的輸出數(shù)據(jù)作為被測定數(shù)據(jù)，通過將它與預(yù)定的期待值數(shù)據(jù)比較，判定該被試驗(yàn)器件1是否良好。
被試驗(yàn)器件1通過從圖中未畫出的樣式發(fā)生器等輸入信號，輸出預(yù)定的輸出數(shù)據(jù)，并且輸出時(shí)鐘信號(系統(tǒng)時(shí)鐘)。
這樣，作為從LSI自身輸出時(shí)鐘的設(shè)備，例如是使用上述“RapidIO”(注冊商標(biāo))或“HyperTranport”(注冊商標(biāo))等的LSI、和用于從PCI總線將總線·系統(tǒng)變換成“RapidIO”的橋式LSI等，在本實(shí)施方式的試驗(yàn)裝置中，進(jìn)行這種器件的試驗(yàn)。
而且，本實(shí)施方式的被試驗(yàn)器件1，如圖9所示的器件那樣，構(gòu)成由PLL電路等生成頻率為系統(tǒng)時(shí)鐘的n倍的內(nèi)部時(shí)鐘，在速度比系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘的定時(shí)進(jìn)行數(shù)據(jù)輸出的器件。
作為這種器件，例如是ODR型器件。ODR型器件生成頻率為系統(tǒng)時(shí)鐘的4倍的內(nèi)部時(shí)鐘，進(jìn)一步與內(nèi)部時(shí)鐘的上升沿和下降沿的兩個(gè)邊沿同步，輸出數(shù)據(jù)(DDRDouble Data Rate，雙數(shù)據(jù)速率)，實(shí)現(xiàn)數(shù)據(jù)速率為系統(tǒng)時(shí)鐘的8倍的數(shù)據(jù)輸出。在本實(shí)施方式的半導(dǎo)體試驗(yàn)裝置中，即便關(guān)于這種ODR型器件也能夠進(jìn)行正確的試驗(yàn)。
LSI試驗(yàn)器10是將從被試驗(yàn)器件1輸出的時(shí)鐘和輸出數(shù)據(jù)輸入到各頻道(各源同步電路)，從被試驗(yàn)器件1的系統(tǒng)時(shí)鐘取出在所要頻率并且表示適當(dāng)?shù)倪呇囟〞r(shí)的恢復(fù)時(shí)鐘(recovery clock)，在該恢復(fù)時(shí)鐘所示的定時(shí)取得輸出數(shù)據(jù)，能夠作為被測定數(shù)據(jù)進(jìn)行輸出的設(shè)備。
具體地說，LSI試驗(yàn)器10，如圖1所示，包括輸入從被試驗(yàn)器件1輸出的時(shí)鐘信號的時(shí)鐘側(cè)的源同步電路(時(shí)鐘恢復(fù)電路)10a，并且包括輸入從被試驗(yàn)器件1輸出的輸出數(shù)據(jù)的數(shù)據(jù)側(cè)的源同步電路10b、10c…10n(圖中未畫出)。
各源同步電路10a、10b、10c…除了在時(shí)鐘側(cè)包括數(shù)字濾波器40外具有同樣的構(gòu)成，能夠用分別具有一定的定時(shí)間隔的多個(gè)選通脈沖(strobe)取得從被試驗(yàn)器件1輸出的時(shí)鐘或輸出數(shù)據(jù)，作為時(shí)間系列的電平數(shù)據(jù)進(jìn)行輸出，并且能夠用該時(shí)間系列的電平數(shù)據(jù)在被試驗(yàn)器件1的時(shí)鐘的邊沿定時(shí)選擇、取得輸出數(shù)據(jù)。
各源同步電路10a、10b、10c…，關(guān)于從被試驗(yàn)器件1輸出的各時(shí)鐘和輸出數(shù)據(jù)是與每個(gè)引腳對應(yīng)，分別每個(gè)分配一個(gè)大致同一構(gòu)成的電路。
在本實(shí)施方式中，如圖1所示，在被試驗(yàn)器件1的時(shí)鐘側(cè)包括1個(gè)源同步電路10a，并且在被試驗(yàn)器件1的輸出數(shù)據(jù)側(cè)包括1～n個(gè)的源同步電路10b、10c…。時(shí)鐘側(cè)的源同步電路10a與數(shù)據(jù)側(cè)的源同步電路10b、10c…不同，構(gòu)成包括數(shù)字濾波器40的時(shí)鐘恢復(fù)電路。
而且，各源同步電路10a、10b、10c…經(jīng)過時(shí)間插補(bǔ)器·總線50相互連接，如后所述，根據(jù)時(shí)間插補(bǔ)器·總線50的控制，在預(yù)定頻道(源同步電路)間進(jìn)行信號的輸入輸出。
各源同步電路，如圖1所示，具有時(shí)鐘側(cè)、輸出側(cè)，分別形成大致同一的構(gòu)成，具體地說，包括電平比較器11和樣式比較器12，并且包括時(shí)間插補(bǔ)器(time interpolator)20和數(shù)字濾波器40。
電平比較器11，與已有的LSI試驗(yàn)器的情形同樣，輸入來自被試驗(yàn)器件1的輸出信號(時(shí)鐘或輸出數(shù)據(jù))，與預(yù)定的比較電壓進(jìn)行電平比較，將信號輸出到時(shí)間插補(bǔ)器20。
樣式比較器12，比較經(jīng)過后述的時(shí)間插補(bǔ)器20和數(shù)字濾波器40由選擇器30選擇的被試驗(yàn)器件1的輸出數(shù)據(jù)和預(yù)定的期待值，輸出試驗(yàn)結(jié)果。
時(shí)間插補(bǔ)器20，由具有一定的定時(shí)間隔的多個(gè)選通脈沖取得從被試驗(yàn)器件1輸出的時(shí)鐘或輸出數(shù)據(jù)，作為時(shí)間系列的電平數(shù)據(jù)進(jìn)行輸出。
具體地說，時(shí)間插補(bǔ)器20包括成為多個(gè)順序電路的觸發(fā)器21a～21n、延遲電路22、邊沿選擇器23和編碼器28。
多個(gè)觸發(fā)器21a～21n，在本實(shí)施方式中由并聯(lián)連接的D型觸發(fā)器組構(gòu)成、分別經(jīng)過電平比較器11輸入從被試驗(yàn)器件輸出的輸出信號(時(shí)鐘或輸出數(shù)據(jù))作為輸入數(shù)據(jù)。而且，將經(jīng)過延遲電路22輸入的選通脈沖作為時(shí)鐘信號，輸出在預(yù)定的定時(shí)輸入的數(shù)據(jù)。
此外，多個(gè)觸發(fā)器21a～21n的第一個(gè)觸發(fā)器21a用于初始值，將第二個(gè)以后的觸發(fā)器21b～21n的輸出數(shù)據(jù)輸入到后述的選擇器30。
這里，作為在各時(shí)間插補(bǔ)器20中包括的多個(gè)順序電路，也能夠由本實(shí)施方式的觸發(fā)器21a～21n以外的順序電路，例如，鎖存器構(gòu)成。
這樣即便作為時(shí)間插補(bǔ)器20的順序電路包括鎖存器，也能夠?qū)崿F(xiàn)與本實(shí)施方式的情形同樣的效果。
又，在各時(shí)間插補(bǔ)器20中包括的順序電路，只要能夠在一定的定時(shí)間隔取得來自被試驗(yàn)器件1的時(shí)鐘和輸出數(shù)據(jù)，作為時(shí)間系列的電平數(shù)據(jù)進(jìn)行輸出，則除了本實(shí)施方式所示的觸發(fā)器21a～21n和鎖存器外，也可以是無論什么樣的電路構(gòu)成。
延遲電路22順次地將以一定的定時(shí)間隔延遲的選通脈沖輸入到多個(gè)觸發(fā)器21a～21n的時(shí)鐘端子，從該觸發(fā)器21a～21n輸出時(shí)間系列的電平數(shù)據(jù)。
這里，能夠任意設(shè)定、變更多個(gè)觸發(fā)器21a～21n的數(shù)量和延遲電路22的延遲量，能夠?qū)⒂蓵r(shí)間插補(bǔ)器20取得的時(shí)間系列的電平數(shù)據(jù)的位寬度(順序電路的數(shù)量)和分辨率(延遲電路的延遲量)設(shè)定在所要的值上。
因此，能夠與成為試驗(yàn)對象的被試驗(yàn)器件1的數(shù)據(jù)速率和抖動(dòng)幅度等相應(yīng)，設(shè)定種種取得的時(shí)間系列的電平數(shù)據(jù)，也可以與任何LSI對應(yīng)。
又，能夠?qū)⑤斎氲接|發(fā)器21a～21n的選通脈沖設(shè)定在任意的定時(shí)、頻率上，也能夠使在時(shí)鐘側(cè)和輸出數(shù)據(jù)側(cè)輸入的定時(shí)和延遲量不同。在本實(shí)施方式中，通過在每個(gè)源同步電路的各頻道10a～10n上包括不同的定時(shí)發(fā)生器等，在時(shí)鐘側(cè)和輸出數(shù)據(jù)側(cè)，能夠分別獨(dú)立地輸入選通脈沖(請參照圖1所示的STRB)。因此，可以根據(jù)從被試驗(yàn)器件1輸出的時(shí)鐘和輸出數(shù)據(jù)的相位差，調(diào)節(jié)到適當(dāng)?shù)亩〞r(shí)。從被試驗(yàn)器件1輸出的時(shí)鐘和輸出數(shù)據(jù)，不限于相位總是一致的情形，例如，設(shè)置時(shí)間既可以是負(fù)的，也可以是正的。從而，在這種情形中，通過使選通脈沖的定時(shí)在時(shí)鐘側(cè)和輸出數(shù)據(jù)側(cè)分別不同，能夠以在適當(dāng)?shù)亩〞r(shí)輸出選通脈沖的方式在具有相位差的時(shí)鐘和輸出數(shù)據(jù)中進(jìn)行調(diào)節(jié)。
邊沿選擇器23輸入從觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)，選擇地輸出該電平數(shù)據(jù)的，表示上升沿的電平數(shù)據(jù)、表示下降沿的電平數(shù)據(jù)、或表示上升沿和下降沿的電平數(shù)據(jù)。
具體地說，本實(shí)施方式的邊沿選擇器23與觸發(fā)器21a～21n的輸出對應(yīng)地包括多個(gè)由2個(gè)AND電路24、25、1個(gè)OR電路26和1個(gè)選擇器27構(gòu)成的選擇器電路組。
第一AND電路24(24a～24n)，如圖1所示，是輸入多個(gè)觸發(fā)器21a～21n中的1個(gè)觸發(fā)器(例如21a)的反相輸出和下段的觸發(fā)器(例如21b)的非反相輸出的AND電路。選擇該第一AND電路24的輸出作為表示時(shí)鐘上升沿的SDR用的電平數(shù)據(jù)(SDRRise Edge模式)。
第二AND電路25(25a～25n)，如圖1所示，是輸入多個(gè)觸發(fā)器21a～21n中的1個(gè)觸發(fā)器(例如21a)的非反相輸出和下段的觸發(fā)器(例如21b)的反相輸出的AND電路。選擇該第二AND電路25的輸出作為表示時(shí)鐘下降沿的SDR用的電平數(shù)據(jù)(SDRFall Edge模式)。
OR電路26(26a～26n)，如圖1所示，是輸入第一和第二AND電路24、25的輸出的OR電路。選擇該OR電路26的輸出作為表示時(shí)鐘上升沿和下降沿這兩者的邊沿的DDR用的電平數(shù)據(jù)(SDRBoth Edge模式)。
選擇器27(27a～27n)，如圖1所示，是由輸入第一AND電路24、第二AND電路25和OR電路26的各輸出，通過邊沿選擇信號的切換，選擇并輸出其中某一個(gè)的多路復(fù)用轉(zhuǎn)換器等構(gòu)成的選擇電路。
通過包括這種邊沿選擇器23，經(jīng)過觸發(fā)器21a～21n輸入用多個(gè)選通脈沖取得的時(shí)間系列的電平數(shù)據(jù)時(shí)，根據(jù)選擇器27a～27n的選擇并輸出①第一AND電路24的輸出(只是上升沿，SDRRise Edge模式)、②第二AND電路25的輸出(只是下降沿，SDRFall Edge模式)、③OR電路26的輸出(上升沿和下降沿這兩者的邊沿，SDRBoth Edge模式)中的某一個(gè)模式，用下段的編碼器28對表示選出的電平數(shù)據(jù)的邊沿定時(shí)進(jìn)行編碼。
此外，因?yàn)闃?gòu)成邊沿選擇器23的多個(gè)選擇器電路組，以在多個(gè)觸發(fā)器21a～21n的輸出中，輸入1個(gè)觸發(fā)器和下段的觸發(fā)器的輸出的方式進(jìn)行構(gòu)成，所以由選擇器27a～27n選擇并輸出的電平數(shù)據(jù)成為比從觸發(fā)器21a～21n輸出的電平數(shù)據(jù)少1位量的數(shù)據(jù)。例如，當(dāng)從5個(gè)觸發(fā)器21a～21e輸出5位量的電平數(shù)據(jù)時(shí)，由邊沿選擇器23選擇并輸出的電平數(shù)據(jù)成為經(jīng)過4個(gè)選擇器27a～27d輸出的4位的數(shù)據(jù)。
從而，包括邊沿選擇器23的各電路，即，第一AND電路24a～24n、第二AND電路25a～25n、OR電路26a～26n、選擇器27a～27n的數(shù)量分別成為比觸發(fā)器21a～21n少一個(gè)的數(shù)量(1～n-1個(gè))。
編碼器28輸入從邊沿選擇器23的多個(gè)選擇器27a～27n輸出的時(shí)間系列的電平數(shù)據(jù)，對該電平數(shù)據(jù)進(jìn)行編碼并輸出。具體地說，將從觸發(fā)器21a～21n以一定間隔，順序輸出的數(shù)據(jù)經(jīng)過邊沿選擇器23的各選擇器27a～27n順次輸入到編碼器28，在匯集了全部數(shù)據(jù)的定時(shí)進(jìn)行編碼，輸出其結(jié)果。
因此，經(jīng)過邊沿選擇器23選擇從觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)，作為對選出的電平數(shù)據(jù)進(jìn)行編碼后的位置數(shù)據(jù)進(jìn)行輸出。
在本實(shí)施方式中，將由時(shí)鐘側(cè)的源同步電路10a的編碼器28進(jìn)行編碼的位置數(shù)據(jù)輸入到數(shù)字濾波器40，取得表示被試驗(yàn)器件1的系統(tǒng)鎖定的邊沿定時(shí)的恢復(fù)時(shí)鐘。
而且，在輸出數(shù)據(jù)側(cè)的源同步電路10b、10c…中，將從觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)作為輸入數(shù)據(jù)原封不動(dòng)地輸入到選擇器30，在輸入到該輸出數(shù)據(jù)側(cè)的選擇器30的電平數(shù)據(jù)中，根據(jù)從數(shù)字濾波器40輸出的恢復(fù)時(shí)鐘選擇1個(gè)數(shù)據(jù)，輸出選出的1個(gè)數(shù)據(jù)作為被試驗(yàn)器件1的被測定數(shù)據(jù)。
此外，在輸出數(shù)據(jù)側(cè)的源同步電路10b、10c…中，在本實(shí)施方式中不使用邊沿選擇器23和編碼器28(請參照圖1)。從而，關(guān)于輸出數(shù)據(jù)側(cè)的時(shí)間插補(bǔ)器20，能夠省略邊沿選擇器23和編碼器28。
選擇器30是輸入從觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)作為輸入數(shù)據(jù)，并且輸入從數(shù)字濾波器40輸出的恢復(fù)時(shí)鐘或從編碼器28輸出的位置數(shù)據(jù)作為選擇信號的數(shù)據(jù)選擇電路。而且，在表示恢復(fù)時(shí)鐘(或編碼器28的位置數(shù)據(jù))的邊沿定時(shí)，即，被試驗(yàn)器件1的系統(tǒng)時(shí)鐘的邊沿定時(shí)，在速度比該系統(tǒng)時(shí)鐘的邊沿定時(shí)高的內(nèi)部時(shí)鐘的頻率定時(shí)，選擇被試驗(yàn)器件1的輸出數(shù)據(jù)，作為該被試驗(yàn)器件1的被測定數(shù)據(jù)取得。
具體地說，選擇器30，由多路復(fù)用轉(zhuǎn)換器等構(gòu)成，除了多個(gè)的各觸發(fā)器中初始值用的觸發(fā)器21a外，觸發(fā)器21b～21n的各個(gè)輸出直接與在數(shù)據(jù)輸入側(cè)連接，并且時(shí)間插補(bǔ)器·總線50與選擇信號端子連接。
而且，將從輸出數(shù)據(jù)側(cè)的觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)作為輸入數(shù)據(jù)不經(jīng)過邊沿選擇器23和編碼器28直接輸入到輸出數(shù)據(jù)側(cè)的選擇器30，并且根據(jù)時(shí)間插補(bǔ)器·總線50的控制，選擇地輸入由時(shí)鐘側(cè)的數(shù)字濾波器40取得的恢復(fù)時(shí)鐘或由時(shí)鐘側(cè)的編碼器28取得的位置數(shù)據(jù)作為選擇信號。
因此，在輸出數(shù)據(jù)側(cè)的選擇器30中，從輸出數(shù)據(jù)側(cè)的時(shí)間插補(bǔ)器20的觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)，將來自數(shù)字濾波器40的恢復(fù)時(shí)鐘或來自編碼器28的位置數(shù)據(jù)作為選擇信號，選擇一個(gè)數(shù)據(jù)。
而且，將由該選擇器30選出的被試驗(yàn)器件1的輸出數(shù)據(jù)輸出到樣式比較器12，在樣式比較器12中與預(yù)定的期待值進(jìn)行比較，輸出試驗(yàn)結(jié)果。
由后述的數(shù)字濾波器40的切換開關(guān)47進(jìn)行該選擇器30的選擇信號的切換。
另一方面，將從時(shí)鐘側(cè)的觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)，作為輸入數(shù)據(jù)不經(jīng)過邊沿選擇器23和編碼器28直接輸入到時(shí)鐘側(cè)的選擇器30，并且根據(jù)上述數(shù)字濾波器40的切換開關(guān)47的控制，選擇地輸入由時(shí)鐘側(cè)的編碼器28取得的位置數(shù)據(jù)或由時(shí)鐘側(cè)的數(shù)字濾波器40取得的恢復(fù)時(shí)鐘作為選擇信號。
因此，在時(shí)鐘側(cè)的選擇器30中，選擇被試驗(yàn)器件1的系統(tǒng)時(shí)鐘作為數(shù)據(jù)，將來自數(shù)字濾波器40的恢復(fù)時(shí)鐘或來自編碼器28的位置數(shù)據(jù)作為選擇信號，根據(jù)表示作為該器件的時(shí)鐘的信號變化點(diǎn)的邊沿定時(shí)的電平數(shù)據(jù)，能夠取入作為從時(shí)鐘側(cè)的時(shí)間插補(bǔ)器20的觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)取得的被試驗(yàn)器件1的時(shí)鐘。從而，當(dāng)關(guān)于被試驗(yàn)器件1的時(shí)鐘設(shè)定期待值時(shí)，能夠在時(shí)鐘側(cè)的樣式比較器12中比較經(jīng)過選擇器30輸出的時(shí)鐘數(shù)據(jù)和預(yù)定的期待值。
這里，時(shí)鐘側(cè)和輸出數(shù)據(jù)側(cè)的各選擇器30，根據(jù)時(shí)間插補(bǔ)器·總線50的控制，切換輸入的選擇信號，能夠使用所要的選擇器30。
具體地說，當(dāng)使用輸出數(shù)據(jù)側(cè)的選擇器30，比較被試驗(yàn)器件1的輸出數(shù)據(jù)和期待值時(shí)，經(jīng)過時(shí)間插補(bǔ)器·總線50，將數(shù)字濾波器40的恢復(fù)時(shí)鐘或來自時(shí)鐘側(cè)的編碼器28的信號作為選擇信號輸入到輸出側(cè)的選擇器30。這時(shí)，不使用時(shí)鐘側(cè)的選擇器30(和樣式比較器12)。
另一方面，當(dāng)使用時(shí)鐘側(cè)的選擇器30，比較被試驗(yàn)器件1的時(shí)鐘和期待值時(shí)，根據(jù)時(shí)間插補(bǔ)器·總線50的控制，不將數(shù)字濾波器40的恢復(fù)時(shí)鐘或來自時(shí)鐘側(cè)的編碼器28的信號輸入到輸出側(cè)的選擇器30。這時(shí)，不使用輸出數(shù)據(jù)側(cè)的選擇器30(和樣式比較器12)。
這樣，在本實(shí)施方式中，時(shí)鐘側(cè)和輸出數(shù)據(jù)側(cè)的各選擇器30，根據(jù)試驗(yàn)內(nèi)容，選擇地輸入來自時(shí)間插補(bǔ)器20的輸出信號。結(jié)果，根據(jù)試驗(yàn)內(nèi)容等，可以在時(shí)鐘側(cè)或輸出數(shù)據(jù)側(cè)的源同步電路的至少一方包括選擇器30，也可以省略時(shí)鐘側(cè)或輸出數(shù)據(jù)側(cè)的某一方的選擇器30。
在時(shí)鐘側(cè)的源同步電路10a中包括數(shù)字濾波器40，輸入、保持從時(shí)鐘側(cè)的時(shí)間插補(bǔ)器20的編碼器28輸出的時(shí)鐘位置數(shù)據(jù)，從一個(gè)或二個(gè)以上的位置數(shù)據(jù)，輸出表示預(yù)定的邊沿定時(shí)的恢復(fù)時(shí)鐘。具體地說，數(shù)字濾波器40包括多個(gè)寄存器41(41a～41n)、邊沿檢測電路42、邊沿切換開關(guān)43、平均值算出電路44、平均值切換開關(guān)45、定時(shí)校正電路46和模式切換開關(guān)47。
多個(gè)寄存器41a～41n，如圖1所示，由串聯(lián)連接的給定數(shù)(1～n)的寄存器組構(gòu)成，順次存儲(chǔ)從時(shí)鐘側(cè)的時(shí)間插補(bǔ)器20的編碼器28輸出的位置數(shù)據(jù)，并且在預(yù)定的定時(shí)輸出存儲(chǔ)的位置數(shù)據(jù)。例如，當(dāng)編碼器28輸出3位的位置數(shù)據(jù)時(shí)，各寄存器41a～41n輸入、存儲(chǔ)3位的位置數(shù)據(jù)，并且通過輸入預(yù)定的觸發(fā)信號，輸出存儲(chǔ)的3位的位置數(shù)據(jù)。
更具體地說，寄存器41a～41n，首先，將編碼器28的位置數(shù)據(jù)輸入到最前段的寄存器41a，并存儲(chǔ)起來，在預(yù)定的定時(shí)輸出該位置數(shù)據(jù)，順次輸入到串聯(lián)連接的下段的寄存器41b～41n。將從最后段的寄存器41n輸出的位置數(shù)據(jù)輸入到后述的平均值算出電路44。
又，將從各寄存器41a～41n輸出的位置數(shù)據(jù)輸入到下段的寄存器同時(shí)，也分別輸入到平均值算出電路44。因此，在平均值算出電路44中，算出各寄存器41a～41n的位置數(shù)據(jù)表示的邊沿定時(shí)的平均值。
進(jìn)一步，也將從最前段的寄存器41a輸出的位置數(shù)據(jù)輸入到后述的平均值切換開關(guān)45。因此，能夠選擇從平均值算出電路44輸出的位置數(shù)據(jù)的平均值和從最前段的寄存器41a輸出的位置數(shù)據(jù)中任一個(gè)的位置數(shù)據(jù)。
此外，能夠任意設(shè)定、變更與本實(shí)施方式有關(guān)的寄存器41a～41n的數(shù)量，根據(jù)寄存器41a～41n的數(shù)量能夠取得的位置數(shù)據(jù)的數(shù)量，能夠調(diào)整位置數(shù)據(jù)的平均值的分辨率。
即，寄存器41a～41n，可以包括輸入從時(shí)間插補(bǔ)器輸出的位置數(shù)據(jù)的至少一個(gè)的寄存器41a，能夠根據(jù)成為試驗(yàn)對象的被試驗(yàn)器件1的數(shù)據(jù)速率和抖動(dòng)幅度等，得到最佳數(shù)量。
而且，在預(yù)定的定時(shí)將選通脈沖輸入到該寄存器41a～41n，在任意的定時(shí)輸出位置數(shù)據(jù)。
邊沿檢測電路42檢測有無從時(shí)間插補(bǔ)器20的編碼器28輸入的位置數(shù)據(jù)的邊沿。而且，當(dāng)檢測出邊沿時(shí)，將檢測出邊沿的位置數(shù)據(jù)存儲(chǔ)在最前段的寄存器41a中，并且將已經(jīng)存儲(chǔ)的位置數(shù)據(jù)輸出到各寄存器41a～41n中。
由時(shí)間插補(bǔ)器20取得的時(shí)鐘的位置數(shù)據(jù)，根據(jù)時(shí)鐘的頻率，以一定的周期檢測信號變化點(diǎn)(上升沿或下降沿)。從而，當(dāng)在各寄存器41a～41n中用速度比時(shí)鐘周期高的選通脈沖取得位置數(shù)據(jù)時(shí)，也取得不存在信號變化點(diǎn)(上升沿或下降沿)的數(shù)據(jù)，這時(shí)，在位置數(shù)據(jù)中不表示邊沿定時(shí)。因此，即便將這種位置數(shù)據(jù)存儲(chǔ)在寄存器41a～41n中，也不能夠從該位置數(shù)據(jù)取得時(shí)鐘的邊沿定時(shí)。
因此，在本實(shí)施方式中，通過包括檢測有無由編碼器28取得的位置數(shù)據(jù)的邊沿的邊沿檢測電路42，只將檢測出邊沿的位置數(shù)據(jù)順次存儲(chǔ)在寄存器41a～41n中并進(jìn)行輸出，根據(jù)該位置數(shù)據(jù)取得恢復(fù)時(shí)鐘。
具體地說，邊沿檢測電路42輸入來自編碼器28的位置數(shù)據(jù)，檢測有無該位置數(shù)據(jù)的邊沿。而且，當(dāng)檢測出位置數(shù)據(jù)的邊沿時(shí)，將使能信號輸出到最前段的寄存器41a(圖1所示的“E”)，使最前段的寄存器41a處于可以輸入數(shù)據(jù)的狀態(tài)。因此，將檢測出邊沿的位置數(shù)據(jù)存儲(chǔ)在最前段的寄存器41a中。另一方面，當(dāng)沒有檢測出位置數(shù)據(jù)的邊沿時(shí)，不將使能信號輸出到邊沿檢測電路42。從而，當(dāng)沒有檢測出位置數(shù)據(jù)的邊沿時(shí)，最前段的寄存器41a成為不能輸入狀態(tài)，不將沒有檢測出邊沿的位置數(shù)據(jù)存儲(chǔ)在寄存器41a中。
而且，邊沿檢測電路42，進(jìn)一步，將使能信號輸入到脈沖發(fā)生器42a(圖2所示的“P”)，變換成輸入到各寄存器41a～41n的觸發(fā)信號，將該觸發(fā)信號輸入到各寄存器41a～41n，在預(yù)定的定時(shí)輸出存儲(chǔ)在各寄存器41a～41n中的位置數(shù)據(jù)。
因此，在由時(shí)間插補(bǔ)器20取得的位置數(shù)據(jù)中，只將檢測出表示信號變化點(diǎn)的邊沿的位置數(shù)據(jù)作為成為恢復(fù)時(shí)鐘的基準(zhǔn)的位置數(shù)據(jù)存儲(chǔ)在寄存器41a～41n中，并進(jìn)行輸出。而且，當(dāng)沒有檢測出位置數(shù)據(jù)的邊沿時(shí)，通過在以后的循環(huán)中檢測出位置數(shù)據(jù)的邊沿，輸出存儲(chǔ)在寄存器41a～41n中的位置數(shù)據(jù)。
通過包括這種邊沿檢測電路42，當(dāng)沒有檢測出被試驗(yàn)器件1的系統(tǒng)時(shí)鐘的邊沿時(shí)，也能夠根據(jù)已經(jīng)存儲(chǔ)的位置數(shù)據(jù)取得恢復(fù)時(shí)鐘，當(dāng)在比系統(tǒng)時(shí)鐘高速的頻率的定時(shí)取得數(shù)據(jù)時(shí)，也能夠穩(wěn)定地輸出正確的恢復(fù)時(shí)鐘。
又，當(dāng)通過這樣地設(shè)置邊沿檢測電路42，根據(jù)檢測出邊沿的位置數(shù)據(jù)輸出恢復(fù)時(shí)鐘，用后述的平均值算出電路44求得位置數(shù)據(jù)的平均值作為恢復(fù)時(shí)鐘進(jìn)行輸出時(shí)，能夠輸出表示反映系統(tǒng)時(shí)鐘的實(shí)際邊沿定時(shí)的正確的定時(shí)的恢復(fù)時(shí)鐘。
邊沿切換開關(guān)43是與邊沿檢測電路42連接的、選擇切換經(jīng)過邊沿檢測電路42的脈沖發(fā)生器42a輸入到各寄存器41a～41n的觸發(fā)信號和從時(shí)間插補(bǔ)器20的延遲電路22輸出的選通脈沖的切換部件。
存在著當(dāng)根據(jù)上述邊沿檢測電路42的控制，只將檢測出邊沿的位置數(shù)據(jù)存儲(chǔ)在寄存器中作為恢復(fù)時(shí)鐘的基準(zhǔn)時(shí)，不能夠與時(shí)鐘頻率相應(yīng)地檢測出位置數(shù)據(jù)的邊沿的情形。因此，在本實(shí)施方式中，通過設(shè)置成為信號切換部件的邊沿切換開關(guān)43，能夠?qū)⒃陬A(yù)定的定時(shí)輸出的選通脈沖輸入到寄存器41a～41n，不管取得的位置數(shù)據(jù)有無邊沿，通過順次輸出預(yù)定的位置數(shù)據(jù)，能夠取得恢復(fù)時(shí)鐘。
具體地說，邊沿切換開關(guān)43，作為輸出存儲(chǔ)在寄存器41a～41n中的位置數(shù)據(jù)的定時(shí)信號(觸發(fā)信號)，切換輸入從上述邊沿檢測電路42的脈沖發(fā)生器42a輸出的觸發(fā)信號的模式(圖2所示的①Edge SyncMode(邊沿同步模式))、和輸入從時(shí)間插補(bǔ)器20的延遲電路22輸出的選通脈沖的模式(同圖的②Continuously Mode(連續(xù)模式))。
而且，通過切換該邊沿切換開關(guān)43、選擇延遲電路22的選通脈沖(②Continuously Mode)，將在預(yù)定的定時(shí)從時(shí)間插補(bǔ)器20的延遲電路22輸出的選通脈沖信號輸入到寄存器41a～41n，不管有無檢測出邊沿，能夠從各寄存器41a～41n輸出位置數(shù)據(jù)。
在該②Continuously Mode中，因?yàn)閷⑹鼓苄盘栞斎氲阶钋岸蔚募拇嫫?1a，所以原封不動(dòng)地保持存儲(chǔ)在寄存器41a中的位置數(shù)據(jù)，將從該前段的寄存器41a～41n-1輸出的位置數(shù)據(jù)存儲(chǔ)在下段以后的寄存器41b～41n中。從而，各寄存器41a～41n，當(dāng)檢測出位置數(shù)據(jù)的邊沿時(shí)，與在上述邊沿檢測電路42中的情形相同，順次存儲(chǔ)該位置數(shù)據(jù)，并進(jìn)行輸出，當(dāng)沒有檢測出位置數(shù)據(jù)的邊沿時(shí)，順次輸出已經(jīng)存儲(chǔ)的前一循環(huán)的位置數(shù)據(jù)，存儲(chǔ)在下段的寄存器中。結(jié)果，在該②Continuously Mode中，不管有無檢測出位置數(shù)據(jù)的邊沿，在延遲電路22的選通脈沖的定時(shí)，順次輸出表示邊沿定時(shí)的位置數(shù)據(jù)。
這樣，在本實(shí)施方式中，通過包括邊沿切換開關(guān)43，當(dāng)沒有檢測出來自時(shí)間插補(bǔ)器20的位置數(shù)據(jù)的邊沿時(shí)，能夠選擇從成為恢復(fù)時(shí)鐘的基準(zhǔn)的寄存器41輸出位置數(shù)據(jù)(①Edge Sync Mode)、或輸出存儲(chǔ)在寄存器中的前一循環(huán)的位置數(shù)據(jù)(②Continuously Mode)。因此，例如，當(dāng)通過只用被試驗(yàn)器件的系統(tǒng)時(shí)鐘的實(shí)際的邊沿定時(shí)，進(jìn)行更嚴(yán)密的功能試驗(yàn)和抖動(dòng)解析等時(shí)，當(dāng)只選擇檢測出邊沿的位置數(shù)據(jù)(①Edge Sync Mode)，進(jìn)行從一定周期的平均值檢查被試驗(yàn)器件的輸出數(shù)據(jù)和時(shí)鐘數(shù)據(jù)的邏輯試驗(yàn)時(shí)，能夠以也使用已經(jīng)存儲(chǔ)的前一循環(huán)的位置數(shù)據(jù)(②ContinuouslyMode)的方式，根據(jù)試驗(yàn)內(nèi)容等，選擇采用位置數(shù)據(jù)。
平均值算出電路44，輸入分別從多個(gè)的各個(gè)寄存器41a～41n輸出的位置數(shù)據(jù)，算出表示各位置數(shù)據(jù)的邊沿定時(shí)的平均值，輸出該平均值作為恢復(fù)時(shí)鐘。具體地說，平均值算出電路44包括輸入從寄存器41a～41n輸出的位置數(shù)據(jù)，將全部位置數(shù)據(jù)加起來的加算電路44a、和使該加算電路44a的加算結(jié)果除以寄存器數(shù)(n)的除算電路44b。
通過包括這種平均值算出電路44，能夠算出存儲(chǔ)在各寄存器41a～41n中的多個(gè)位置數(shù)據(jù)的平均值，輸出該平均值作為恢復(fù)時(shí)鐘。因此，能夠?qū)⒒謴?fù)時(shí)鐘作為反映各被試驗(yàn)器件的實(shí)際的時(shí)鐘的邊沿定時(shí)的、正確并適當(dāng)?shù)亩〞r(shí)信號，當(dāng)沒有檢測出時(shí)鐘的邊沿時(shí)和由于抖動(dòng)邊沿定時(shí)發(fā)生變動(dòng)時(shí)，也可以根據(jù)平均值取得更正確的恢復(fù)時(shí)鐘。
平均值切換開關(guān)45是選擇從平均值算出電路44輸出的平均值和從多個(gè)寄存器41中的一個(gè)寄存器輸出的位置數(shù)據(jù)中的某一方，作為恢復(fù)時(shí)鐘進(jìn)行輸出的切換部件。
具體地說，在本實(shí)施方式中，平均值切換開關(guān)45選擇地與平均值算出電路44的輸出側(cè)和最前段的寄存器41a的輸出側(cè)連接，能夠切換是輸出上述多個(gè)位置數(shù)據(jù)的平均值(圖2所示的①Smoothing Mode(平滑模式))還是輸出從最前段的寄存器41a的輸出的位置數(shù)據(jù)，即在現(xiàn)在試驗(yàn)循環(huán)中取得的位置數(shù)據(jù)(同圖的①Sampling Mode(取樣模式))。
因此，作為從數(shù)字濾波器40輸出的恢復(fù)時(shí)鐘，能夠選擇地輸出從特定的寄存器(在本實(shí)施方式中最前段的寄存器41a)輸出的位置數(shù)據(jù)、和多個(gè)寄存器的位置數(shù)據(jù)的平均值，可以與試驗(yàn)內(nèi)容等相應(yīng)，選擇地分開使用恢復(fù)時(shí)鐘。例如，當(dāng)進(jìn)行考慮到關(guān)于被試驗(yàn)器件的系統(tǒng)時(shí)鐘由抖動(dòng)引起的定時(shí)變動(dòng)的功能試驗(yàn)時(shí)，輸出多個(gè)寄存器的平均值作為恢復(fù)時(shí)鐘(①Smoothing Mode)，當(dāng)不管由抖動(dòng)引起的定時(shí)變動(dòng)，進(jìn)行檢查被試驗(yàn)器件的系統(tǒng)時(shí)鐘自身的邏輯試驗(yàn)時(shí)，能夠分開使用將從多個(gè)寄存器中的一個(gè)寄存器(最前段的寄存器41a)輸出的位置數(shù)據(jù)用作恢復(fù)時(shí)鐘(②SamplingMode(取樣模式))等。
定時(shí)校正電路46將預(yù)定的校正值加到經(jīng)過平均值切換開關(guān)45輸出的位置數(shù)據(jù)上，校正該位置數(shù)據(jù)表示的邊沿定時(shí)，作為恢復(fù)時(shí)鐘進(jìn)行輸出。具體地說，定時(shí)校正電路46，如圖1所示，與平均值切換開關(guān)45的輸出側(cè)連接，在從平均值切換開關(guān)45輸出的位置數(shù)據(jù)上，加上存儲(chǔ)在校正值寄存器(Tsd Thd Reg)46a中的預(yù)定校正值。
從定時(shí)校正電路46輸出的位置數(shù)據(jù)成為最終從數(shù)字濾波器40輸出的恢復(fù)定時(shí)。
存儲(chǔ)在校正值寄存器46a中的校正值，在本實(shí)施方式中，成為設(shè)定被試驗(yàn)器件1的輸出數(shù)據(jù)的設(shè)置時(shí)間和保持時(shí)間的設(shè)定值。一般，為了比時(shí)鐘信號更穩(wěn)定地取得輸出數(shù)據(jù)，需要考慮對時(shí)鐘的輸出數(shù)據(jù)的設(shè)置時(shí)間和保持時(shí)間的設(shè)定值。因此，在本實(shí)施方式中，將表示設(shè)置時(shí)間和保持時(shí)間的設(shè)定值的校正值存儲(chǔ)在校正值寄存器46a中，能夠用定時(shí)校正電路46，在從一個(gè)寄存器(最前段的寄存器41a)輸出的位置數(shù)據(jù)和全部寄存器41a～41n的位置數(shù)據(jù)的平均值上，加上設(shè)置時(shí)間和保持時(shí)間的設(shè)定值。
這里，能夠根據(jù)由時(shí)間插補(bǔ)器20取得的電平數(shù)據(jù)的分辨率，設(shè)定設(shè)置時(shí)間和保持時(shí)間的設(shè)定值。
例如，被試驗(yàn)器件1的時(shí)鐘，當(dāng)由8位的選通脈沖取得時(shí)，能夠在8位的選通脈沖的范圍內(nèi)，作為只以任意的位數(shù)量錯(cuò)開位置數(shù)據(jù)的邊沿定時(shí)的值進(jìn)行設(shè)定。具體地說，作為設(shè)定值能夠設(shè)定“0”、“+1”和“-2”等。根據(jù)這種設(shè)定值，能夠在例如8位選通脈沖的范圍內(nèi)，對位置數(shù)據(jù)的邊沿定時(shí)進(jìn)行延遲1位量、超前2位量等的校正。因此，能夠考慮輸出數(shù)據(jù)的設(shè)置時(shí)間和保持時(shí)間，輸出在適當(dāng)?shù)倪呇囟〞r(shí)經(jīng)過校正的恢復(fù)時(shí)鐘。
將從該定時(shí)校正電路46輸出的恢復(fù)時(shí)鐘作為選擇信號輸入到選擇器30，能夠根據(jù)在適當(dāng)?shù)亩〞r(shí)經(jīng)過校正的恢復(fù)時(shí)鐘取得從時(shí)間插補(bǔ)器20輸出的時(shí)間系列的電平數(shù)據(jù)。
模式切換開關(guān)47是如下切換部件，其選擇從時(shí)鐘側(cè)的編碼器28輸出的位置數(shù)據(jù)和從數(shù)字濾波器40的定時(shí)校正電路46輸出的恢復(fù)時(shí)鐘的某一方，作為選擇信號輸出到時(shí)鐘側(cè)和輸出數(shù)據(jù)側(cè)的選擇器30。
具體地說，在本實(shí)施方式中，模式切換開關(guān)47選擇地與時(shí)鐘側(cè)的編碼器28的輸出側(cè)和數(shù)字濾波器40的定時(shí)校正電路46的輸出側(cè)連接，能夠切換是取得編碼器28的位置數(shù)據(jù)(圖1所示的①Direct Edge)還是取得由數(shù)字濾波器40得到的恢復(fù)時(shí)鐘(圖1所示的②Hold Edge)。通過該模式切換開關(guān)47的切換，能夠例如，在如通常的SDR型器件那樣在器件的系統(tǒng)時(shí)鐘的定時(shí)輸出輸出數(shù)據(jù)的器件的情形中選擇①Direct Edge，在如ORD型器件那樣試驗(yàn)以速度比器件的系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘的數(shù)據(jù)速率輸出輸出數(shù)據(jù)的器件的情形中選擇②Hold Edge。
此外，只在時(shí)鐘側(cè)的源同步電路10a中包括以上那樣的數(shù)字濾波器40，而在數(shù)據(jù)側(cè)的源同步電路10b、10c…中不包括。但是，也能夠在輸出數(shù)據(jù)側(cè)的源同步電路10b、10c…中包括數(shù)字濾波器40。當(dāng)這樣做時(shí)，能夠使時(shí)鐘側(cè)和輸出數(shù)據(jù)側(cè)的源同步電路具有完全相同的構(gòu)成，例如能夠使在LSI試驗(yàn)器中與每個(gè)引腳對應(yīng)的多個(gè)源同步電路都具有相同的構(gòu)成，可以將被試驗(yàn)器件的時(shí)鐘和輸出數(shù)據(jù)分配給各源同步電路的任意頻道，能夠容易并高效率地進(jìn)行分配作業(yè)，又，能夠任意地改換數(shù)據(jù)引線和時(shí)鐘引線地進(jìn)行設(shè)定。
又，當(dāng)在輸出數(shù)據(jù)側(cè)的源同步電路10b、10c…中也包括數(shù)字濾波器40時(shí)，例如即便關(guān)于在以SERDES(Serializer and Deserializer)等為代表的、在器件內(nèi)部在輸出數(shù)據(jù)中多路復(fù)用時(shí)鐘，在多路復(fù)用的時(shí)鐘的邊沿定時(shí)輸出輸出數(shù)據(jù)的器件，也能夠通過在數(shù)字濾波器40中恢復(fù)多工化的時(shí)鐘進(jìn)行試驗(yàn)。
時(shí)間插補(bǔ)器·總線50是分別連接時(shí)鐘側(cè)的源同步電路10a和輸出數(shù)據(jù)側(cè)的源同步電路10b、10c…的傳輸線路。如圖1所示，本實(shí)施方式的時(shí)間插補(bǔ)器·總線50連接輸出數(shù)據(jù)側(cè)的各頻道(源同步電路)的選擇器30的選擇端子、數(shù)字濾波器40的定時(shí)校正電路46的輸出和時(shí)鐘側(cè)的編碼器28的輸出端子，進(jìn)行開關(guān)控制，向輸出數(shù)據(jù)側(cè)的各頻道的某一個(gè)的選擇器30，作為選擇信號輸入數(shù)字濾波器40的恢復(fù)時(shí)鐘或時(shí)鐘側(cè)的編碼器28的位置數(shù)據(jù)。
此外，雖然在圖1中省略了圖示，但是與各源同步電路(各頻道)對應(yīng)包括多個(gè)時(shí)間插補(bǔ)器·總線50，其將數(shù)據(jù)分配給包括的多個(gè)源同步電路。
又，通常預(yù)先給予是否將數(shù)字濾波器40的恢復(fù)時(shí)鐘或時(shí)鐘側(cè)的編碼器28的信號作為選擇信號輸入到某個(gè)頻道的選擇器30的信息。從而，能夠按照該信息，在使用試驗(yàn)裝置前預(yù)先將開關(guān)設(shè)定在ON/OFF(接通/斷開)上。又，該ON/OFF的控制信息能夠?qū)⑿畔懭雸D中未畫出的控制用寄存器等。
通過包括這種時(shí)間插補(bǔ)器·總線50，能夠?qū)⒃跁r(shí)鐘側(cè)的數(shù)字濾波器40取得的恢復(fù)時(shí)鐘作為選擇信號，輸入到輸出側(cè)的所要的選擇器30。因此，能夠取得在所要的頻道取得的輸出數(shù)據(jù)作為被測定數(shù)據(jù)。
從而，在根據(jù)與被試驗(yàn)器件1的構(gòu)成和數(shù)據(jù)速率、抖動(dòng)幅度，包括多個(gè)包含選擇器30的源同步電路時(shí)，也能夠通過任意組合時(shí)鐘數(shù)據(jù)和輸出數(shù)據(jù)取入被測定數(shù)據(jù)。例如，當(dāng)從被試驗(yàn)器件1輸出多個(gè)時(shí)鐘和輸出數(shù)據(jù)時(shí)，能夠以“時(shí)鐘1和輸出數(shù)據(jù)1”、“時(shí)鐘2和輸出數(shù)據(jù)2”的方式任意改換時(shí)鐘引腳和數(shù)據(jù)引腳。這時(shí)，能夠關(guān)于“輸出數(shù)據(jù)1”在“時(shí)鐘1”的定時(shí)，關(guān)于“輸出數(shù)據(jù)2”在“時(shí)鐘2”的定時(shí)，獨(dú)立取得被測定數(shù)據(jù)。
此外，在時(shí)鐘側(cè)的選擇器30中，不經(jīng)過時(shí)間插補(bǔ)器·總線50，而經(jīng)過模式切換開關(guān)47，直接輸入數(shù)字濾波器40的恢復(fù)時(shí)鐘或時(shí)鐘側(cè)的編碼器28的位置數(shù)據(jù)作為選擇信號。因此，例如，在“時(shí)鐘1”的定時(shí)取得“時(shí)鐘1”的信號作為被測定數(shù)據(jù)。
下面，我們說明具有上述那種構(gòu)成的與本實(shí)施方式有關(guān)的半導(dǎo)體試驗(yàn)裝置中試驗(yàn)工作。
首先，當(dāng)從試驗(yàn)裝置中包括的圖中未畫出的樣式發(fā)生器將預(yù)定的試驗(yàn)樣式信號輸入到被試驗(yàn)器件1時(shí)，從被試驗(yàn)器件1輸出與樣式信號對應(yīng)的預(yù)定的時(shí)鐘(系統(tǒng)工程時(shí)鐘)和輸出數(shù)據(jù)。
將從被試驗(yàn)器件1輸出的時(shí)鐘和輸出數(shù)據(jù)輸入到與每個(gè)輸出端子連接的各源同步電路10a、10b、10c…。
將輸入到各源同步電路的時(shí)鐘和輸出數(shù)據(jù)輸入到電平比較器11，在與比較電壓進(jìn)行電平比較后，輸入到各時(shí)間插補(bǔ)器20。
首先，將輸入到各時(shí)間插補(bǔ)器20的信號(時(shí)鐘和輸出數(shù)據(jù))輸入到并聯(lián)連接的多個(gè)觸發(fā)器21a～21n。而且，通過延遲電路22以一定的時(shí)間間隔將選通脈沖輸入到輸入時(shí)鐘和輸出數(shù)據(jù)的各觸發(fā)器21a～21n的時(shí)鐘端子。因此，從各觸發(fā)器21a～21n取得輸入的時(shí)鐘和輸出數(shù)據(jù)作為時(shí)間系列的電平數(shù)據(jù)，并進(jìn)行輸出。
而且，用時(shí)鐘側(cè)的源同步電路10a，將從觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)輸入到邊沿選擇器23。
經(jīng)過第一、第二AND電路24、25、和OR電路26將輸入到邊沿選擇器23的電平數(shù)據(jù)輸入到多個(gè)的各個(gè)選擇器27a～27n，通過切換邊沿選擇信號選擇、輸出1個(gè)信號。輸出該從選擇器27a～27n輸出的電平數(shù)據(jù)，作為表示該電平數(shù)據(jù)表示的①只是上升沿(第一AND電路24的輸出)、②只是下降沿(第二AND電路25的輸出)、③上升沿和下降沿兩者的邊沿(OR電路26的輸出)中的某一個(gè)定時(shí)的電平數(shù)據(jù)。
將由該邊沿選擇器23取得的電平數(shù)據(jù)輸入到編碼器28進(jìn)行編碼。
用編碼器28進(jìn)行了編碼的電平數(shù)據(jù)成為表示被試驗(yàn)器件1的系統(tǒng)時(shí)鐘的邊沿定時(shí)(①上升沿、②下降沿或③上升沿和下降沿的兩個(gè)邊沿)位置數(shù)據(jù)。而且，將該位置數(shù)據(jù)輸入到數(shù)字濾波器40，作為在適當(dāng)?shù)亩〞r(shí)經(jīng)過校正的恢復(fù)時(shí)鐘而取得。
此外，將從觸發(fā)器21a～21n輸出的時(shí)間系列的電平數(shù)據(jù)作為輸入數(shù)據(jù)原封不動(dòng)地輸入到時(shí)鐘側(cè)的選擇器30，當(dāng)在時(shí)鐘中存在期待值時(shí)，能夠取得時(shí)鐘數(shù)據(jù)用樣式比較器12判定是否良好。
在數(shù)字濾波器40中，將從編碼器28輸出的系統(tǒng)時(shí)鐘的位置數(shù)據(jù)輸入到最前段的寄存器41a，并且順次地輸入到下段的寄存器41b～41n。
首先，將位置數(shù)據(jù)輸入到邊沿檢測電路42，檢測有無邊沿。這時(shí)，當(dāng)通過邊沿切換開關(guān)43的切換，選擇作為輸出存儲(chǔ)在寄存器41a～41n中的位置數(shù)據(jù)的定時(shí)信號(觸發(fā)信號)，輸入從邊沿檢測電路42輸出的使能信號的情形(圖2所示的①Edge Sync Mode)、和輸入從時(shí)間插補(bǔ)器20的延遲電路22輸出的選通脈沖信號的情形(同圖的②Continuously Mode)中的某一個(gè)模式。
當(dāng)選擇①Edge Sync Mode時(shí)，邊沿檢測電路42輸入來自編碼器28的位置數(shù)據(jù)檢測有無邊沿，當(dāng)檢測出位置數(shù)據(jù)的邊沿時(shí)，將使能信號輸入到最前端的寄存器41a。因此，只將檢測出邊沿的位置數(shù)據(jù)存儲(chǔ)在最前端的寄存器41a中。
而且，邊沿檢測電路42經(jīng)過脈沖發(fā)生器42a將使能信號變換成觸發(fā)信號，將該觸發(fā)信號輸入到各寄存器41a～41n，輸出存儲(chǔ)在各寄存器41a～41n中的位置數(shù)據(jù)。
因此，在由時(shí)間插補(bǔ)器20取得的時(shí)鐘的位置數(shù)據(jù)中，只將檢測出表示信號變化點(diǎn)的邊沿的位置數(shù)據(jù)作為成為恢復(fù)時(shí)鐘的基準(zhǔn)的位置數(shù)據(jù)順次地存儲(chǔ)在寄存器41a～41n中并進(jìn)行輸出，當(dāng)沒有檢測出位置數(shù)據(jù)的邊沿時(shí)，在以后的循環(huán)中通過檢測出位置數(shù)據(jù)的邊沿，輸出存儲(chǔ)在寄存器41a～41n中的位置數(shù)據(jù)。
另一方面，當(dāng)選擇②Continuously Mode時(shí)，不管由邊沿檢測電路42有無檢測出邊沿，從時(shí)間插補(bǔ)器20的延遲電路22將選通脈沖信號輸入到寄存器41a～41n。
而且，當(dāng)在各寄存器41a～41n中，檢測出系統(tǒng)時(shí)鐘的位置數(shù)據(jù)的邊沿時(shí)，與上述的邊沿檢測電路42中的情形相同，順次地存儲(chǔ)、輸出該位置數(shù)據(jù)。當(dāng)沒有檢測出位置數(shù)據(jù)的邊沿時(shí)，輸出已經(jīng)存儲(chǔ)的前一循環(huán)的位置數(shù)據(jù)，存儲(chǔ)在下段的寄存器中。
結(jié)果，在②Continuously Mode中，不管有無檢測出位置數(shù)據(jù)的邊沿，在延遲電路22的選通脈沖的定時(shí)，繼續(xù)輸出表示邊沿定時(shí)的位置數(shù)據(jù)，存儲(chǔ)在各寄存器41a～41n中，并進(jìn)行輸出。
將從寄存器41a～41n輸出的位置數(shù)據(jù)輸入到平均值算出電路44，算出表示各位置數(shù)據(jù)的邊沿定時(shí)的平均值。
而且，通過平均值切換開關(guān)45的切換，進(jìn)行切換，輸出從平均值算出電路44輸出的平均值(①Smoothing Mode)，或者直接輸出從最前段的寄存器41a輸出的位置數(shù)據(jù)(②Sampling Mode)，將任一個(gè)位置數(shù)據(jù)輸出到定時(shí)校正電路46。
在定時(shí)校正電路46中，將存儲(chǔ)在校正值寄存器46a中的設(shè)置時(shí)間或保持時(shí)間的設(shè)定值(校正值)加起來，作為在適當(dāng)?shù)倪呇囟〞r(shí)校正了位置數(shù)據(jù)的恢復(fù)時(shí)鐘進(jìn)行輸出。
而且，經(jīng)過模式切換開關(guān)47和時(shí)間插補(bǔ)器·總線50，將從定時(shí)校正電路46輸出的恢復(fù)時(shí)鐘傳送給預(yù)定的輸出數(shù)據(jù)側(cè)的源同步電路，作為選擇信號輸入到該輸出數(shù)據(jù)側(cè)的選擇器30。
首先，當(dāng)通過模式切換開關(guān)47的切換選擇①Direct Edge時(shí)，經(jīng)過時(shí)間插補(bǔ)器·總線50輸入從時(shí)鐘側(cè)的編碼器28輸出的位置數(shù)據(jù)作為輸出數(shù)據(jù)側(cè)的選擇器30的選擇信號。因此，在輸出數(shù)據(jù)側(cè)的選擇器30中，在從被試驗(yàn)器件1輸出的系統(tǒng)時(shí)鐘的邊沿定時(shí)，選擇器件的輸出數(shù)據(jù)。
在輸出數(shù)據(jù)側(cè)，由觸發(fā)器21a～21n取得的時(shí)間系列的電平數(shù)據(jù)，除去初始值用的觸發(fā)器21a的數(shù)據(jù)外，作為輸入數(shù)據(jù)直接輸入到選擇器30，在輸出數(shù)據(jù)側(cè)的選擇器30中，將來自時(shí)鐘側(cè)的編碼器28的定時(shí)數(shù)據(jù)作為選擇信號，從表示輸出數(shù)據(jù)的時(shí)間系列的電平數(shù)據(jù)中，選擇一個(gè)數(shù)據(jù)，輸出該數(shù)據(jù)作為被測定數(shù)據(jù)。
因此，在該模式(①Direct Edge)中，進(jìn)行在器件的系統(tǒng)時(shí)鐘的定時(shí)將輸出數(shù)據(jù)輸出的SDR型器件試驗(yàn)。
另一方面，當(dāng)通過模式切換開關(guān)47的切換選擇②Hold Edge時(shí)，經(jīng)過時(shí)間插補(bǔ)器·總線50輸入從時(shí)鐘側(cè)的數(shù)字濾波器40輸出的恢復(fù)時(shí)鐘，作為輸出數(shù)據(jù)側(cè)的選擇器30的選擇信號。因此，在輸出數(shù)據(jù)側(cè)的選擇器30中，將由數(shù)字濾波器40取得的恢復(fù)時(shí)鐘作為選擇信號，在表示恢復(fù)時(shí)鐘的邊沿定時(shí)選擇被試驗(yàn)器件1的輸出數(shù)據(jù)。
從而，在該模式(②Hold Edge)的情形中，能夠?qū)θ鏞DR型器件那樣以速度比器件的系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘的數(shù)據(jù)速率將輸出數(shù)據(jù)輸出的器件進(jìn)行試驗(yàn)。
將由輸出數(shù)據(jù)側(cè)的選擇器30選擇、輸出的輸出數(shù)據(jù)輸入到樣式比較器12，與從試驗(yàn)器內(nèi)的樣式發(fā)生器輸出的預(yù)定的期待值數(shù)據(jù)比較，輸出比較結(jié)果。
而且，根據(jù)該比較結(jié)果，檢測輸出數(shù)據(jù)和期待值的一致、不一致，判定該被試驗(yàn)器件1是否良好(Pass/Fail)。即，如果選擇器30的輸出和期待值一致，則判定為Pass，但是當(dāng)不一致時(shí)判定為Fail。
同樣，因?yàn)樵跁r(shí)鐘側(cè)的選擇器30中，由觸發(fā)器21a～21n取得的時(shí)鐘的時(shí)間系列的電平數(shù)據(jù)，除去初始值用的觸發(fā)器21a的數(shù)據(jù)外，作為輸入數(shù)據(jù)直接輸入到時(shí)鐘側(cè)的選擇器30，所以在時(shí)鐘側(cè)的選擇器30中，將來自在時(shí)鐘側(cè)的編碼器28的位置數(shù)據(jù)(①Direct Edge)，或來自數(shù)字濾波器40的恢復(fù)時(shí)鐘(②Hold Edge)作為選擇信號，從表示系統(tǒng)時(shí)鐘的時(shí)間系列的電平數(shù)據(jù)中，選擇一個(gè)數(shù)據(jù)，輸出該數(shù)據(jù)作為時(shí)鐘的被測定數(shù)據(jù)。
因此，通過將從時(shí)鐘側(cè)的選擇器30輸出的數(shù)據(jù)輸入到樣式比較器12，能夠比較被試驗(yàn)器件1的系統(tǒng)時(shí)鐘和預(yù)定的期待值數(shù)據(jù)，根據(jù)與期待值的比較結(jié)果，檢測時(shí)鐘數(shù)據(jù)和期待值的一致、不一致，能夠只用時(shí)鐘信號判定被試驗(yàn)器件1是否良好(Pass/Fail)。
(實(shí)施例)下面，參照圖2～圖6，說明具體的實(shí)施例。
首先，參照圖2，說明在與本實(shí)施方式有關(guān)的半導(dǎo)體試驗(yàn)裝置中用由數(shù)字濾波器40得到的恢復(fù)時(shí)鐘取得被試驗(yàn)器件1的輸出數(shù)據(jù)時(shí)的基本工作。圖2是表示在從被試驗(yàn)器件1的系統(tǒng)定時(shí)得到的恢復(fù)時(shí)鐘的定時(shí)取得按照內(nèi)部時(shí)鐘輸出的輸出數(shù)據(jù)的Hold Edge模式的工作例的信號圖。
在該圖2所示的例子中，被試驗(yàn)器件1是與頻率為系統(tǒng)定時(shí)的4倍的內(nèi)部時(shí)鐘的上升沿和下降沿的兩個(gè)邊沿同步輸出數(shù)據(jù)的ODR型器件，是以系統(tǒng)時(shí)鐘的8倍的數(shù)據(jù)速率將輸出數(shù)據(jù)輸出的情形。從而，在本實(shí)施方式的試驗(yàn)裝置中，是在使用恢復(fù)時(shí)鐘的Hold Edge模式中進(jìn)行試驗(yàn)的情形。
在各源同步電路的時(shí)間插補(bǔ)器20中，在被試驗(yàn)器件1的內(nèi)部時(shí)鐘的頻率定時(shí)，取得從被試驗(yàn)器件1輸出的系統(tǒng)時(shí)鐘和輸出數(shù)據(jù)作為位數(shù)“4”的電平數(shù)據(jù)。而且，由時(shí)間插補(bǔ)器20的邊沿選擇器23選擇SDRRise Edge，在數(shù)字濾波器40中，邊沿切換開關(guān)43處于②Continuously Mode，平均值切換開關(guān)46處于①Smoothing Mode、模式切換開關(guān)47處于②Hold Edge模式(請參照圖1)。
如圖2所示，首先，從被試驗(yàn)器件1輸出的系統(tǒng)時(shí)鐘，通過時(shí)鐘側(cè)的觸發(fā)器21a～21n，在4位的選通脈沖中只取得時(shí)鐘的上升沿(SDRRiseEdge)。
在圖2的例子中，表示了在4位的選通脈沖的第3位的位置中取得系統(tǒng)時(shí)鐘從“L”變到“H”的邊沿定時(shí)的情形。
首先，將該系統(tǒng)時(shí)鐘輸入到觸發(fā)器21a～21n，取得例如“0011”(從位數(shù)“3”的位置，“H”)的電平數(shù)據(jù)。而且，經(jīng)過邊沿選擇器23選擇該電平數(shù)據(jù)，在編碼器28中，編碼成表示位數(shù)“3”的位置數(shù)據(jù)(例如“10”)。因此，從時(shí)間插補(bǔ)器20輸出的定時(shí)數(shù)據(jù)成為表示例如位數(shù)“3”的位置數(shù)據(jù)“10”。
順次地將該位置數(shù)據(jù)輸入到數(shù)字濾波器40的寄存器41a～41n。
在數(shù)字濾波器40中，用邊沿切換開關(guān)43選擇②Continuously Mode，當(dāng)檢測出位置數(shù)據(jù)的邊沿時(shí)輸出該位置數(shù)據(jù)，但是當(dāng)沒有檢測出邊沿時(shí)，輸出前一循環(huán)的位置數(shù)據(jù)，從最前段的寄存器41a開始順次地將表示位數(shù)“3”的位置數(shù)據(jù)(例如“10”)存儲(chǔ)在寄存器41a～41n中，并進(jìn)行輸出。
又，在數(shù)字濾波器40中，平均值切換開關(guān)45選擇Smoothing Mode，算出從n個(gè)寄存器輸出的n個(gè)位置數(shù)據(jù)的平均值，輸出表示該平均值位數(shù)“3”的“10”。
在定時(shí)校正電路46中將設(shè)置時(shí)間的設(shè)定值與該平均值相加。在圖2所示的例子中成為加上設(shè)置時(shí)間“0”的情形，校正后的位置數(shù)據(jù)例如成為“10”。
而且，輸出該位置數(shù)據(jù)作為恢復(fù)時(shí)鐘，經(jīng)過時(shí)間插補(bǔ)器·總線50輸入到輸出數(shù)據(jù)側(cè)的各選擇器30。
在輸出數(shù)據(jù)側(cè)的選擇器30中，首先，將由時(shí)間插補(bǔ)器20的觸發(fā)器21a～21n取得的被試驗(yàn)器件1的輸出數(shù)據(jù)直接輸入到各輸入端子。同時(shí)，從數(shù)字濾波器40將恢復(fù)時(shí)鐘作為選擇信號輸入到輸出數(shù)據(jù)側(cè)的各選擇器30。
因此，在輸出數(shù)據(jù)側(cè)的各選擇器30中，將恢復(fù)時(shí)鐘作為選擇信號，如圖2所示，在內(nèi)部時(shí)鐘的循環(huán)中選擇(提取)與恢復(fù)時(shí)鐘表示的“10”(位數(shù)“3”)對應(yīng)的輸入端子的數(shù)據(jù)，結(jié)果，從選擇器30輸出預(yù)定的“H”或“L”的數(shù)據(jù)。
而且，在樣式比較器12中將從該選擇器30輸出的數(shù)據(jù)與預(yù)定的期待值比較，將其結(jié)果(圖2所示的Pass/Fail)存儲(chǔ)在圖中未畫出的失敗解析存儲(chǔ)器中。
下面，參照圖3和圖4，說明在圖2所示的Hold Edge模式中，切換時(shí)鐘側(cè)的邊沿選擇器23時(shí)的實(shí)施例。圖3和圖4，與圖2相同，是表示Hold Edge模式的工作例的信號圖，圖3是作為邊沿選擇器的模式選擇SDRRise Edge的情形，圖4是選擇DDRBoth Edge的情形。此外，在圖3、圖4所示的例子中，雖然也與圖2所示的基本工作相同，用位數(shù)“4”的選通脈沖取得輸出數(shù)據(jù)，但是能夠任意變更選通脈沖的位數(shù)。
首先，如圖3所示，當(dāng)切換邊沿選擇器23的選擇器27a～27n的選擇信號，選擇第一AND電路24的輸出時(shí)(SDRRise Edge)，取得只是被試驗(yàn)器件1的系統(tǒng)時(shí)鐘的上升沿定時(shí)的位置數(shù)據(jù)。在圖3所示的例子中，成為在系統(tǒng)時(shí)鐘的第1循環(huán)中，在4位的選通脈沖的“第3位”的位置取得時(shí)鐘的從“L”變到“H”的邊沿定時(shí)的情形。
而且，將表示該“第3位”的位置數(shù)據(jù)“10”存儲(chǔ)在數(shù)字濾波器40中，在內(nèi)部時(shí)鐘的頻率定時(shí)進(jìn)行輸出，將該位置數(shù)據(jù)作為恢復(fù)時(shí)鐘輸入到輸出數(shù)據(jù)側(cè)的各選擇器30。
這樣，當(dāng)在邊沿選擇器23中選擇SDRRise Edge時(shí)，在只是系統(tǒng)時(shí)鐘的上升沿的邊沿定時(shí)取得輸出數(shù)據(jù)。此外，取得只是系統(tǒng)時(shí)鐘的下降沿的位置數(shù)據(jù)的情形(SDRFall Edge)，也與取得只是上升沿的位置數(shù)據(jù)的情形相同。
下面，如圖4所示，當(dāng)切換邊沿選擇器23的選擇器27a～27n的選擇信號，選擇OR電路26的輸出時(shí)(DDRBoth Edge)，取得被試驗(yàn)器件1的系統(tǒng)時(shí)鐘的上升沿和下降沿的兩個(gè)邊沿定時(shí)的位置數(shù)據(jù)。在圖4所示的例子中，在系統(tǒng)時(shí)鐘的第1循環(huán)中，成為在4位的選通脈沖的“第3位”的位置取得時(shí)鐘從“L”變到“H”的邊沿定時(shí)，在4位的選通脈沖的“第2位”的位置取得時(shí)鐘從“H”變到“L”的邊沿定時(shí)的情形。
而且，順次地將表示該上升沿“第3位”的位置數(shù)據(jù)(例如“10”)和表示下降沿“第2位”的位置數(shù)據(jù)(例如“01”)存儲(chǔ)在數(shù)字濾波器40中，在內(nèi)部時(shí)鐘的頻率定時(shí)進(jìn)行輸出。而且，將該位置數(shù)據(jù)作為恢復(fù)時(shí)鐘輸入到輸出數(shù)據(jù)側(cè)的各選擇器30。
在該DDRBoth Edge中，被試驗(yàn)器件1的輸出數(shù)據(jù)，如圖4所示，在內(nèi)部時(shí)鐘的第1～第2循環(huán)中，在上升沿和下降沿的“第3位”的邊沿定時(shí)取得輸出數(shù)據(jù)，在第3～第4循環(huán)中，在上升沿和下降沿的“第2位”的邊沿定時(shí)取得輸出數(shù)據(jù)。從而，在該情形中，與圖3所示的SDRRise Edge(或SDRFall Edge)的情形比較，可以取得進(jìn)一步提高了跟蹤性能的數(shù)據(jù)。
下面，參照圖5，說明在與本實(shí)施方式的試驗(yàn)裝置中將數(shù)字濾波器40的模式切換開關(guān)47切換到Direct Edge時(shí)的實(shí)施例。圖5是當(dāng)將數(shù)字濾波器40的模式切換開關(guān)47切換到Direct Edge時(shí)在系統(tǒng)時(shí)鐘的邊沿定時(shí)取得輸出數(shù)據(jù)時(shí)的信號圖，(a)是在上升沿取得時(shí)鐘的邊沿定時(shí)的情形，(b)是在上升沿和下降沿的兩個(gè)邊沿取得數(shù)據(jù)的情形。
在本實(shí)施方式的試驗(yàn)裝置中，通過將模式切換開關(guān)47切換到DirectEdge，將由時(shí)鐘側(cè)的編碼器28取得的位置數(shù)據(jù)輸入到輸出側(cè)的選擇器，能夠如通常的SDR和DDR型器件那樣在與器件的系統(tǒng)時(shí)鐘同步的定時(shí)進(jìn)行輸出輸出數(shù)據(jù)的器件的試驗(yàn)。
首先，如圖5(a)所示，當(dāng)對SDR型器件，在時(shí)鐘的上升沿定時(shí)取得輸出數(shù)據(jù)時(shí)，切換邊沿選擇器23的選擇器27a～27n的選擇信號，選擇第一AND電路24的輸出(SDRRise Edge)。因此，在被試驗(yàn)器件1的時(shí)鐘的上升沿定時(shí)取得被試驗(yàn)器件1的輸出數(shù)據(jù)。
在圖5(a)所示的例子中，第1循環(huán)在8位的選通脈沖的“第3位”的位置的定時(shí)取得輸出數(shù)據(jù)，第2循環(huán)也同樣在“第3位”的位置的定時(shí)取得輸出數(shù)據(jù)。
此外，當(dāng)對SDR型器件，在時(shí)鐘的上升沿定時(shí)取得輸出數(shù)據(jù)時(shí)，切換邊沿選擇器23的選擇器27a～27n的選擇信號，選擇第二AND電路25的輸出(SDRFall Edge)，能夠同樣地進(jìn)行。
其次，當(dāng)對DDR型器件，在系統(tǒng)時(shí)鐘的上升沿和下降沿兩者的邊沿定時(shí)取得輸出數(shù)據(jù)時(shí)，切換邊沿選擇器23的選擇器27a～27n的選擇信號，選擇OR電路26的輸出(DDRBoth Edge)。因此，在被試驗(yàn)器件1的時(shí)鐘的上升沿和下降沿兩者的定時(shí)取得被試驗(yàn)器件1的輸出數(shù)據(jù)。
在圖5(b)所示的例子中，第1循環(huán)在時(shí)鐘的上升沿在4位的選通脈沖的“第3位”的定時(shí)，在下降沿在4位的“第3位”的位置的定時(shí)取得輸出數(shù)據(jù)。
同樣，第2循環(huán)在時(shí)鐘的上升沿在4位的“第3位”的定時(shí)，在下降沿也在“第3位”的位置的定時(shí)取得輸出數(shù)據(jù)。因此，能夠在與系統(tǒng)定時(shí)同步的DDR的定時(shí)取得通常的DDR型器件的輸出數(shù)據(jù)。
此外，關(guān)于以上那樣的通常的SDR和DDR型器件，當(dāng)然也可以使用由數(shù)字濾波器40得到的恢復(fù)時(shí)鐘進(jìn)行試驗(yàn)。關(guān)于DDR型器件，在用由數(shù)字濾波器40得到的恢復(fù)時(shí)鐘，例如系統(tǒng)時(shí)鐘的上升沿或下降沿中的某個(gè)邊沿的精度惡化的器件的情形中，可以只使用精度良好的邊沿定時(shí)取得數(shù)據(jù)。
例如，如圖6(a)所示，在系統(tǒng)時(shí)鐘的下降沿的精度惡化的情形中，當(dāng)在下降沿定時(shí)取得數(shù)據(jù)時(shí)，即便數(shù)據(jù)的定時(shí)正常也成為Fail。
因此，在這種情形中，將邊沿選擇器23切換到SDRRise Edge，在數(shù)字濾波器40中在系統(tǒng)時(shí)鐘的上升沿的邊沿定時(shí)取得恢復(fù)時(shí)鐘。而且，通過在該恢復(fù)時(shí)鐘的邊沿定時(shí)取得輸出數(shù)據(jù)，如圖6(b)所示，能夠以DDR的數(shù)據(jù)速率，并且在精度良好的系統(tǒng)時(shí)鐘的上升沿定時(shí)取得輸出數(shù)據(jù)。
如以上說明的那樣，如果根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體試驗(yàn)裝置，則首先，通過在源同步電路的各頻道中包括時(shí)間插補(bǔ)器20，能夠取得從被試驗(yàn)器件1輸出的時(shí)鐘和輸出數(shù)據(jù)作為時(shí)間系列的電平數(shù)據(jù)。該時(shí)間系列的電平數(shù)據(jù)表示作為被試驗(yàn)器件1的時(shí)鐘(或輸出數(shù)據(jù))的信號變化點(diǎn)的邊沿定時(shí)。從而，通過將從被試驗(yàn)器件1輸出的系統(tǒng)時(shí)鐘信號輸入到時(shí)間插補(bǔ)器20，取得表示該邊沿定時(shí)的電平數(shù)據(jù)和位置數(shù)據(jù)，能夠?qū)⒃撐恢脭?shù)據(jù)用作取得被試驗(yàn)器件1的輸出數(shù)據(jù)的定時(shí)信號。
而且，特別在本實(shí)施方式中，在時(shí)鐘側(cè)的時(shí)間插補(bǔ)器20中包括邊沿選擇器23，能夠選擇地輸出由時(shí)間插補(bǔ)器20取得的時(shí)間系列的電平數(shù)據(jù)，作為表示時(shí)鐘的上升沿，或下降沿，或上升沿和下降沿兩個(gè)邊沿定時(shí)的電平數(shù)據(jù)。因此，可以在被試驗(yàn)器件1的時(shí)鐘的上升沿和下降沿兩者的邊沿定時(shí)取入輸出數(shù)據(jù)，也能夠與DDR型器件對應(yīng)。
進(jìn)一步，在本實(shí)施方式中，在時(shí)鐘側(cè)的源同步電路10a中包括數(shù)字濾波器40，保持、存儲(chǔ)由時(shí)間插補(bǔ)器20取得的時(shí)鐘的位置數(shù)據(jù)，能夠以系統(tǒng)時(shí)鐘數(shù)倍的頻率在所要的定時(shí)進(jìn)行輸出作為經(jīng)過校正的恢復(fù)時(shí)鐘。
在時(shí)鐘側(cè)的時(shí)間插補(bǔ)器20中，能夠取得表示時(shí)鐘的邊沿定時(shí)的電平數(shù)據(jù)和位置數(shù)據(jù)。但是，如上所述，當(dāng)被試驗(yàn)器件1是在頻率為系統(tǒng)定時(shí)的4倍的內(nèi)部時(shí)鐘的上升沿和下降沿的兩個(gè)邊沿定時(shí)輸出數(shù)據(jù)的ODR型器件時(shí)，即便得到1/4頻率的系統(tǒng)時(shí)鐘的上升沿(或下降沿)的定時(shí)，也只能夠在8次中檢測出1次上升沿(或下降沿)。而且，在其它循環(huán)中不能夠檢測出信號變化點(diǎn)(上升沿或下降沿)，結(jié)果，只能夠在8次中取得1次4倍頻率的內(nèi)部時(shí)鐘的定時(shí)邊沿。又，也存在著從被試驗(yàn)器件1輸出的時(shí)鐘信號具有抖動(dòng)，表示時(shí)鐘的位置數(shù)據(jù)的邊沿定時(shí)作為用于取得試驗(yàn)數(shù)據(jù)的定時(shí)信號不能夠成為適當(dāng)?shù)亩〞r(shí)的情形。
因此，通過將由時(shí)鐘側(cè)的時(shí)間插補(bǔ)器20取得的被試驗(yàn)器件1的系統(tǒng)時(shí)鐘的位置數(shù)據(jù)輸入并存儲(chǔ)在數(shù)字濾波器40中，作為表示與頻率為系統(tǒng)時(shí)鐘的n倍的內(nèi)部時(shí)鐘對應(yīng)的邊沿定時(shí)的時(shí)鐘信號，能夠輸出在正確并且適當(dāng)?shù)亩〞r(shí)經(jīng)過校正的恢復(fù)時(shí)鐘。
而且，通過包括將該恢復(fù)時(shí)鐘作為選擇信號選擇被試驗(yàn)器件1的輸出數(shù)據(jù)的選擇器(數(shù)據(jù)選擇電路)30，能夠選擇、輸出由時(shí)間插補(bǔ)器20取得的輸出數(shù)據(jù)的時(shí)間系列的電平數(shù)據(jù)，作為與預(yù)定的期待值數(shù)據(jù)比較的被測定數(shù)據(jù)。
因此，當(dāng)根據(jù)速度比從被試驗(yàn)器件1輸出的系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘輸出從該器件輸出的輸出數(shù)據(jù)時(shí)，又，當(dāng)系統(tǒng)時(shí)鐘由于抖動(dòng)而變動(dòng)時(shí)，都能夠輸出預(yù)定頻率的、表示適當(dāng)?shù)倪呇囟〞r(shí)的恢復(fù)時(shí)鐘。
這樣，如果根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體試驗(yàn)裝置，則能夠取得不受被試驗(yàn)器件1的系統(tǒng)時(shí)鐘的頻率和抖動(dòng)的影響等左右的所要的恢復(fù)時(shí)鐘，可以用該恢復(fù)時(shí)鐘取入被試驗(yàn)器件1的輸出數(shù)據(jù)，即便是ODR型器件等的高速化的半導(dǎo)體器件，也能夠容易并且確實(shí)地實(shí)施正確的試驗(yàn)。
(第二實(shí)施方式)下面，參照圖7，說明有關(guān)本發(fā)明的半導(dǎo)體試驗(yàn)裝置的第二實(shí)施方式。
圖7是表示與本發(fā)明第二實(shí)施方式有關(guān)的半導(dǎo)體試驗(yàn)裝置的構(gòu)成框圖。如圖7所示，與本實(shí)施方式有關(guān)的半導(dǎo)體試驗(yàn)裝置是上述第一實(shí)施方式的變更實(shí)施方式，在第一實(shí)施方式中的時(shí)鐘側(cè)的源同步電路(時(shí)鐘恢復(fù)電路)10a中，進(jìn)一步包括抖動(dòng)檢測電路60。
從而，其它的構(gòu)成部分與第一實(shí)施方式相同，在圖中，相同的構(gòu)成部分采用與第一實(shí)施方式相同的標(biāo)號，并省略對其詳細(xì)說明。
抖動(dòng)檢測60，通過輸入成為從數(shù)字濾波器40的寄存器41a～41n輸出的恢復(fù)時(shí)鐘的基準(zhǔn)的位置數(shù)據(jù)，檢測位置數(shù)據(jù)表示的邊沿定時(shí)的相位差，取得、解析該相位差作為被試驗(yàn)器件1的時(shí)鐘(系統(tǒng)時(shí)鐘)的抖動(dòng)。具體地說，抖動(dòng)檢測60包括減算電路61、抖動(dòng)限制值寄存器62、和比較判定電路63。
減算電路61，從數(shù)字濾波器40輸入對比的2個(gè)位置數(shù)據(jù)，算出各位置數(shù)據(jù)表示的邊沿定時(shí)的相位差。
由數(shù)字濾波器40取得位置數(shù)據(jù)(恢復(fù)時(shí)鐘)表示被試驗(yàn)器件1的時(shí)鐘的邊沿定時(shí)，通過減算這些位置數(shù)據(jù)，能夠取得位置數(shù)據(jù)的相位差，即被試驗(yàn)器件1的時(shí)鐘具有的抖動(dòng)幅度。
例如，當(dāng)用7位的選通脈沖取得從被試驗(yàn)器件1輸出的輸出數(shù)據(jù)時(shí)，表示它的邊沿定時(shí)的位置數(shù)據(jù)取得“-3，-2，-1，0，+1，+2，+3”的7類。從而，當(dāng)對這些位置數(shù)據(jù)進(jìn)行減算處理時(shí)，取得的相位差成為“-6，-5，-4，-3，-2，-1，0，+1，+2，+3，+4，+5，+6”的13類。而且，當(dāng)將例如邊沿定時(shí)的位置表示位數(shù)“-2”的位置數(shù)據(jù)和表示位數(shù)“+1”的位置數(shù)據(jù)輸入到減算電路61時(shí)，當(dāng)對這些位置數(shù)據(jù)進(jìn)行減算處理時(shí)，成為“+1”-“-2”＝“+3”，算出位置數(shù)據(jù)的相位差為“+3”。
這樣由減算電路61算出的相位差表示被試驗(yàn)器件1的輸出數(shù)據(jù)具有的抖動(dòng)幅度，通過取得該相位差，進(jìn)行被試驗(yàn)器件1的抖動(dòng)解析。
這里，在本實(shí)施方式中，減算電路61與數(shù)字濾波器40的最前段的寄存器41a的輸出側(cè)連接，并且經(jīng)過抖動(dòng)選擇器61a，選擇地與在下段的寄存器41b～41n和平均值算出電路44的輸出側(cè)中的某一個(gè)連接。
因此，在減算電路61中，切換通過輸入從最前段的寄存器41a輸出的位置數(shù)據(jù)和下段的寄存器41b～41n中的某一個(gè)的位置數(shù)據(jù)進(jìn)行減算處理的情形(圖7所示的①Cycle To Cycle Jitter(循環(huán)到循環(huán)的抖動(dòng)))、和對最前段的寄存器41a的位置數(shù)據(jù)和表示由平均值算出電路44算出的平均值的位置數(shù)據(jù)進(jìn)行減算處理的情形(圖7所示的②Cycle To SmoothingJitter(循環(huán)到平滑的抖動(dòng)))。
抖動(dòng)限制值寄存器62存儲(chǔ)與由減算電路61算出的相位差進(jìn)行比較的預(yù)定的抖動(dòng)限制值。
比較判定電路63比較由減算電路61算出的相位差和存儲(chǔ)在抖動(dòng)限制值寄存器62中的抖動(dòng)限制值，判定它是否良好(Pass/Fail)。例如，當(dāng)由減算電路61算出的相位差超過抖動(dòng)限制值時(shí)，判定為“Fail”，不超過抖動(dòng)限制值時(shí)，判定為“Pass”。
而且，將該比較判定電路63的判定結(jié)果，與在第一實(shí)施方式中說明的樣式比較器12中是否良好判定結(jié)果相同，存儲(chǔ)在失敗解析存儲(chǔ)器等中。
在本實(shí)施方式中，如圖7所示，在到失敗解析存儲(chǔ)器等的輸入單元中包括判定切換開關(guān)64，對失敗解析存儲(chǔ)器等，切換存儲(chǔ)樣式比較器12中的是否良好判定結(jié)果的模式(圖7所示的①Data Exp Mode)和存儲(chǔ)比較判定電路63的判定結(jié)果的模式(圖7所示的②Jitter Fail Mode)。
這樣，如果根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體試驗(yàn)裝置，則通過包括輸入多個(gè)恢復(fù)時(shí)鐘的抖動(dòng)檢測電路60，對表示各恢復(fù)時(shí)鐘的邊沿定時(shí)的位置數(shù)據(jù)進(jìn)行減算處理，能夠檢測出恢復(fù)時(shí)鐘間的相位差。又，能夠取得由抖動(dòng)檢測電路60檢測出的相位差的分布，作為表示相位差的零散和擴(kuò)散的分布數(shù)據(jù)進(jìn)行輸出。
恢復(fù)時(shí)鐘的相位差表示在被試驗(yàn)器件1的輸出數(shù)據(jù)中多路復(fù)用的時(shí)鐘信號的抖動(dòng)，通過取得該恢復(fù)時(shí)鐘的相位差和它的分布數(shù)據(jù)，可以進(jìn)行被試驗(yàn)器件1的輸出數(shù)據(jù)和多路復(fù)用的時(shí)鐘的抖動(dòng)解析。
因此，在本實(shí)施方式中，例如，不會(huì)產(chǎn)生由操作示波器等引起的誤差和測定作業(yè)的困難性等，用已有的抖動(dòng)測定器時(shí)的那種問題，能夠容易并且正確地、確實(shí)地進(jìn)行高精度的被試驗(yàn)器件的時(shí)鐘(或輸出數(shù)據(jù))的抖動(dòng)解析。
以上，我們說明了本發(fā)明的半導(dǎo)體試驗(yàn)裝置的優(yōu)先實(shí)施方式，但是與本發(fā)明有關(guān)的半導(dǎo)體試驗(yàn)裝置不只限定于上述實(shí)施方式，顯然在本發(fā)明的范圍內(nèi)可以實(shí)施種種變更。
例如，在上述第二實(shí)施方式中，表示了包括取得、解析被試驗(yàn)器件的抖動(dòng)的抖動(dòng)檢測電路的試驗(yàn)裝置，但是作為檢測、解析抖動(dòng)的部件，不限定于第二實(shí)施方式所示的抖動(dòng)檢測電路，也能夠包括其它抖動(dòng)解析裝置。
例如，能夠包括輸入由第二實(shí)施方式所示的抖動(dòng)檢測電路檢測出的恢復(fù)時(shí)鐘的相位差，取得該相位差的分布，作為被測定LSI的輸出數(shù)據(jù)的抖動(dòng)的分布數(shù)據(jù)進(jìn)行輸出的相位差分布電路。
又，也能夠包括輸入從第一、第二實(shí)施方式所示的時(shí)間插補(bǔ)器輸出的位置數(shù)據(jù)和從數(shù)字濾波器輸出的對應(yīng)的恢復(fù)時(shí)鐘，檢測該位置數(shù)據(jù)和恢復(fù)時(shí)鐘所示的邊沿定時(shí)的相位差，取得該相位差的分布，作為被試驗(yàn)器件的時(shí)鐘和輸出數(shù)據(jù)的抖動(dòng)的分布數(shù)據(jù)進(jìn)行輸出的抖動(dòng)分布電路。
即，構(gòu)成與本發(fā)明有關(guān)的半導(dǎo)體試驗(yàn)裝置的時(shí)鐘恢復(fù)電路，只要包括將被試驗(yàn)器件的輸出數(shù)據(jù)作為時(shí)間系統(tǒng)的電平數(shù)據(jù)取得的時(shí)間插補(bǔ)器、和根據(jù)由時(shí)間插補(bǔ)器取得的電平數(shù)據(jù)能夠取得并輸出恢復(fù)時(shí)鐘的數(shù)字濾波器，能夠與無論什么樣的電路和裝置組合起來，不特別限定作為半導(dǎo)體試驗(yàn)裝置的用途、目的等。
如以上說明的那樣，如果根據(jù)本發(fā)明的半導(dǎo)體試驗(yàn)裝置，則通過包括時(shí)間插補(bǔ)器和數(shù)字濾波器，能夠取得從被試驗(yàn)器件輸出的系統(tǒng)時(shí)鐘，在該系統(tǒng)時(shí)鐘的上升沿和下降沿的邊沿定時(shí)，能夠取得速度比系統(tǒng)時(shí)鐘高的內(nèi)部時(shí)鐘的頻率的恢復(fù)時(shí)鐘。
因此，能夠確實(shí)地進(jìn)行在被試驗(yàn)器件的系統(tǒng)時(shí)鐘的邊沿定時(shí)，并且以比系統(tǒng)時(shí)鐘高速的內(nèi)部時(shí)鐘的數(shù)據(jù)速率輸出數(shù)據(jù)的被試驗(yàn)器件的試驗(yàn)，能夠提供適合以O(shè)DR型器件為代表的高速器件的試驗(yàn)的半導(dǎo)體試驗(yàn)裝置。
權(quán)利要求
1.一種半導(dǎo)體試驗(yàn)裝置，其特征在于，包括第一時(shí)間插補(bǔ)器，其輸入從被試驗(yàn)器件輸出的時(shí)鐘，通過具有一定的定時(shí)間隔的多個(gè)選通脈沖取得該時(shí)鐘，作為時(shí)間系列的電平數(shù)據(jù)進(jìn)行輸出，并且選擇輸入表示該電平數(shù)據(jù)的上升沿和/或下降沿的邊沿定時(shí)的電平數(shù)據(jù)，輸出表示所選擇的電平數(shù)據(jù)的邊沿定時(shí)的位置數(shù)據(jù)；第二時(shí)間插補(bǔ)器，其輸入從被試驗(yàn)器件輸出的輸出數(shù)據(jù)，通過具有一定的定時(shí)間隔的多個(gè)選通脈沖取得該輸出數(shù)據(jù)，作為時(shí)間系列的電平數(shù)據(jù)進(jìn)行輸出；數(shù)字濾波器，輸入并保持從第一時(shí)間插補(bǔ)器輸出的位置數(shù)據(jù)，從一個(gè)或二個(gè)以上的位置數(shù)據(jù)，輸出表示預(yù)定的邊沿定時(shí)的恢復(fù)時(shí)鐘；和數(shù)據(jù)選擇電路，其輸入從第二時(shí)間插補(bǔ)器輸出的時(shí)間系列的電平數(shù)據(jù)，在從數(shù)字濾波器輸出的恢復(fù)時(shí)鐘的邊沿定時(shí)選擇該電平數(shù)據(jù)，作為被試驗(yàn)器件的被測定數(shù)據(jù)進(jìn)行輸出。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體試驗(yàn)裝置，其特征在于，第一時(shí)間插補(bǔ)器包括多個(gè)順序電路，其并聯(lián)連接，輸入從被試驗(yàn)器件輸出的時(shí)鐘；延遲電路，其順次將以一定的定時(shí)間隔延遲的選通脈沖輸入到多個(gè)順序電路，從該順序電路輸出時(shí)間系列的電平數(shù)據(jù)；邊沿選擇器，其選擇輸出從多個(gè)順序電路輸出的時(shí)間系列的電平數(shù)據(jù)的、表示上升沿的電平數(shù)據(jù)、表示下降沿的電平數(shù)據(jù)、或表示上升沿和下降沿的電平數(shù)據(jù)；和編碼器，其輸入由邊沿選擇器選擇的電平數(shù)據(jù)，對表示邊沿定時(shí)的位置數(shù)據(jù)進(jìn)行編碼并輸出；數(shù)字濾波器包括串聯(lián)連接的一個(gè)或二個(gè)以上的寄存器，其順次存儲(chǔ)從第一時(shí)間插補(bǔ)器輸出的位置數(shù)據(jù)，并且在預(yù)定的定時(shí)輸出存儲(chǔ)的位置數(shù)據(jù)，從該寄存器輸出的一個(gè)或二個(gè)以上的位置數(shù)據(jù)，輸出表示預(yù)定的邊沿定時(shí)的恢復(fù)時(shí)鐘；第二時(shí)間插補(bǔ)器包括多個(gè)順序電路，其并聯(lián)連接，輸入從被試驗(yàn)器件輸出的輸出數(shù)據(jù)；延遲電路，其順次將以一定的定時(shí)間隔延遲的選通脈沖輸入到多個(gè)順序電路，從該順序電路輸出時(shí)間系列的電平數(shù)據(jù)；數(shù)據(jù)選擇電路包括選擇器，其將從數(shù)字濾波器輸出的恢復(fù)時(shí)鐘作為選擇信號，在從第二時(shí)間插補(bǔ)器輸入的時(shí)間系列的電平數(shù)據(jù)中，選擇一個(gè)數(shù)據(jù)，作為被試驗(yàn)器件的被測定數(shù)據(jù)進(jìn)行輸出。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體試驗(yàn)裝置，其特征在于，邊沿選擇器由一個(gè)或二個(gè)以上的選擇電路構(gòu)成，該選擇電路包括第一AND電路，其輸入一個(gè)順序電路的反相輸出和下段的順序電路的非反相輸出；第二AND電路，其輸入一個(gè)順序電路的非反相輸出和下段的順序電路的反相輸出；OR電路，其輸入第一和第二AND電路的輸出；和選擇器，其選擇第一AND電路、第二AND電路和OR電路的輸出中的任一個(gè)。
4.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體試驗(yàn)裝置，其特征在于，數(shù)字濾波器包括邊沿檢測電路，其檢測有無從第一時(shí)間插補(bǔ)器輸入的位置數(shù)據(jù)的邊沿，當(dāng)檢測出邊沿時(shí)，輸出存儲(chǔ)在寄存器中的位置數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體試驗(yàn)裝置，其特征在于，數(shù)字濾波器的寄存器，不管由邊沿檢測電路檢測的位置數(shù)據(jù)有無邊沿，在預(yù)定的定時(shí)輸出存儲(chǔ)的位置數(shù)據(jù)。
6.根據(jù)權(quán)利要求2～5中任一項(xiàng)所述的半導(dǎo)體試驗(yàn)裝置，其特征在于，當(dāng)寄存器具有二個(gè)以上時(shí)，數(shù)字濾波器包括平均值算出電路，其輸入分別從二個(gè)以上的寄存器輸出的位置數(shù)據(jù)，算出各位置數(shù)據(jù)表示的邊沿定時(shí)的平均值，將該平均值作為恢復(fù)時(shí)鐘輸出。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體試驗(yàn)裝置，其特征在于，數(shù)字濾波器包括平均值切換開關(guān)，其選擇從二個(gè)以上的寄存器中的一個(gè)寄存器輸出的位置數(shù)據(jù)和從平均值算出電路輸出的平均值中的任一個(gè)作為恢復(fù)時(shí)鐘進(jìn)行輸出。
8.根據(jù)權(quán)利要求2～7中任一項(xiàng)所述的半導(dǎo)體試驗(yàn)裝置，其特征在于，數(shù)字濾波器包括定時(shí)校正電路，其將預(yù)定的校正值加在從寄存器輸出的位置數(shù)據(jù)上，對該位置數(shù)據(jù)表示的邊沿定時(shí)進(jìn)行校正后，作為恢復(fù)時(shí)鐘輸出。
9.根據(jù)權(quán)利要求1～8中任一項(xiàng)所述的半導(dǎo)體試驗(yàn)裝置，其特征在于，包括抖動(dòng)檢測電路，其輸入多個(gè)從數(shù)字濾波器輸出的恢復(fù)時(shí)鐘，檢測各恢復(fù)時(shí)鐘所示的邊沿定時(shí)的相位差，取得被試驗(yàn)器件的時(shí)鐘的抖動(dòng)。
10.根據(jù)權(quán)利要求1～9中任一項(xiàng)所述的半導(dǎo)體試驗(yàn)裝置，其特征在于，包括總線，其分別與第一和第二時(shí)間插補(bǔ)器連接，將從該第一和第二時(shí)間插補(bǔ)器輸出的數(shù)據(jù)分配給預(yù)定的數(shù)據(jù)選擇電路。
全文摘要
在從DUT輸出的系統(tǒng)時(shí)鐘的邊沿定時(shí)，取得與比系統(tǒng)時(shí)鐘高速的內(nèi)部時(shí)鐘同步的恢復(fù)時(shí)鐘。包括時(shí)間插補(bǔ)器(20)、數(shù)字濾波器(40)和數(shù)據(jù)側(cè)選擇器(30)。時(shí)間插補(bǔ)器包括輸入DUT(1)的系統(tǒng)時(shí)鐘的觸發(fā)器(21a～21n)、順次將以一定的定時(shí)間隔延遲的選通脈沖輸入到FF(21)并輸出時(shí)間系列的電平數(shù)據(jù)的延遲電路(22)、輸入從FF輸出的時(shí)間系列的電平數(shù)據(jù)并編碼成表示邊沿定時(shí)的位置數(shù)據(jù)的編碼器(28)。數(shù)字濾波器包括順次存儲(chǔ)編碼器的位置數(shù)據(jù)在預(yù)定的定時(shí)輸出的多個(gè)寄存器(41a～41n)，輸出來自寄存器(41)的位置數(shù)據(jù)作為恢復(fù)時(shí)鐘。數(shù)據(jù)側(cè)選擇器將恢復(fù)時(shí)鐘作為選擇信號選擇DUT的輸出數(shù)據(jù)。
文檔編號G01R31/28GK1732388SQ200380107718
公開日2006年2月8日 申請日期2003年12月26日 優(yōu)先權(quán)日2002年12月27日
發(fā)明者大島英幸 申請人:株式會(huì)社愛德萬測試