專(zhuān)利名稱(chēng)：支持掃描測(cè)試的邏輯裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及掃描測(cè)試的系統(tǒng)和方法。
背景技術(shù)：
大體上，集成電路可包含多個(gè)數(shù)字邏輯電路。一類(lèi)數(shù)字邏輯電路是觸發(fā)器，其為可在兩種狀態(tài)之間切換的電路。觸發(fā)器電路是用于建立數(shù)字系統(tǒng)的常見(jiàn)類(lèi)型的順序電路元件。因此，觸發(fā)器電路可能對(duì)此類(lèi)系統(tǒng)的功率和性能兩者有影響?，F(xiàn)代的集成電路通常并入有多種可測(cè)試性設(shè)計(jì)(DFT)結(jié)構(gòu)以增強(qiáng)其固有可測(cè)試性。通常，DFT結(jié)構(gòu)是基于掃描設(shè)計(jì)，其中將掃描測(cè)試數(shù)據(jù)提供到測(cè)試引腳或?qū)⒍鄠€(gè)外部可存取掃描鏈嵌入集成電路內(nèi)。當(dāng)掃描鏈被嵌入時(shí)，掃描鏈可包含一個(gè)或一個(gè)以上串聯(lián)耦合的掃描單元，其中每一掃描單元包含觸發(fā)器或鎖存器。通常，掃描測(cè)試設(shè)計(jì)是與故障模擬和組合ATPG(自動(dòng)測(cè)試模式產(chǎn)生)結(jié)合使用，以針對(duì)生產(chǎn)測(cè)試和原型調(diào)試過(guò)程產(chǎn)生制造和診斷測(cè)試模式。為了提供DFT功能性，電路可具有測(cè)試輸入，其可在測(cè)試模式期間被存取且可在正常非測(cè)試操作期間連接到邏輯電平?？梢肜缍嗦窂?fù)用器的測(cè)試邏輯以在模式之間進(jìn)行選擇，并將數(shù)據(jù)模式提供到邏輯電路以通過(guò)使所述數(shù)據(jù)模式通過(guò)鏈而進(jìn)行測(cè)試。邏輯電路的所得輸出提供所述邏輯電路中存在的對(duì)故障的指示。為了測(cè)試邏輯電路，測(cè)試邏輯將測(cè)試數(shù)據(jù)提供到邏輯電路的輸入。不幸的是，為了將數(shù)據(jù)提供到輸入，通常將例如多路復(fù)用器的測(cè)試邏輯放置在邏輯電路的數(shù)據(jù)路徑內(nèi)，且其在正常非測(cè)試操作期間可能不必要地消耗功率。而且，此測(cè)試邏輯可能在邏輯電路的數(shù)據(jù)路徑中引入延遲，且延遲往往降低邏輯電路的性能。其它順序技術(shù)(包含脈沖鎖存器)已用于減少延遲。盡管脈沖鎖存器可減少邏輯電路的數(shù)據(jù)路徑中的延遲，但脈沖鎖存器往往消耗較多功率且通常不如觸發(fā)器穩(wěn)固。因此，有利的是提供一種具有減少功率損失和延遲且同時(shí)維持DFT兼容性的改進(jìn)測(cè)試邏輯的邏輯電路。

發(fā)明內(nèi)容
在一特定實(shí)施例中，提供一種邏輯裝置，其包含數(shù)據(jù)輸入、掃描測(cè)試輸入、時(shí)鐘多路分用器以及主鎖存器。所述時(shí)鐘多路分用器響應(yīng)于時(shí)鐘輸入以選擇性提供第一時(shí)鐘輸出和第二時(shí)鐘輸出。所述主鎖存器耦合到所述數(shù)據(jù)輸入和所述掃描測(cè)試輸入且包含輸出。所述主鎖存器響應(yīng)于所述時(shí)鐘多路分用器的所述第一時(shí)鐘輸出和所述時(shí)鐘多路分用器的所述第二時(shí)鐘輸出以將所述數(shù)據(jù)輸入或所述掃描測(cè)試輸入選擇性耦合到所述輸出。
在另一特定說(shuō)明性實(shí)施例中，提供一種數(shù)字邏輯裝置的操作方法，所述方法包含 接收模式選擇輸入以在測(cè)試模式與操作模式之間進(jìn)行選擇；以及基于所述模式選擇輸入選擇性產(chǎn)生第一時(shí)鐘或第二時(shí)鐘。所述方法進(jìn)一步包含響應(yīng)于所述第一時(shí)鐘將數(shù)據(jù)輸入路由到存儲(chǔ)元件的第一狀態(tài)節(jié)點(diǎn)，其中所述存儲(chǔ)元件包含相對(duì)于所述第一狀態(tài)節(jié)點(diǎn)反轉(zhuǎn)的第二狀態(tài)節(jié)點(diǎn)。另外，所述方法包含基于所述模式選擇輸入將掃描測(cè)試輸入與所述數(shù)據(jù)鎖存器元件的第二狀態(tài)節(jié)點(diǎn)選擇性隔離。在又一特定說(shuō)明性實(shí)施例中，一種邏輯裝置包含時(shí)鐘多路分用器、主鎖存器、從鎖存器以及邏輯門(mén)。時(shí)鐘多路分用器耦合到時(shí)鐘輸入且響應(yīng)于模式選擇輸入以選擇性產(chǎn)生第一時(shí)鐘或第二時(shí)鐘。主鎖存器耦合到數(shù)據(jù)輸入和掃描測(cè)試輸入且包含輸出。所述主鎖存器響應(yīng)于所述第一時(shí)鐘以將所述數(shù)據(jù)輸入耦合到所述輸出，且響應(yīng)于所述第二時(shí)鐘以將所述掃描測(cè)試輸入耦合到所述輸出。從鎖存器耦合到所述主鎖存器的所述輸出，且響應(yīng)于所述時(shí)鐘輸入以將所述主鎖存器的所述輸出耦合到數(shù)據(jù)輸出。邏輯門(mén)耦合到所述數(shù)據(jù)輸出且響應(yīng)于所述模式選擇輸入以將所述數(shù)據(jù)輸出選擇性耦合到掃描測(cè)試輸出。所述特定邏輯裝置的實(shí)施例提供的一個(gè)特定優(yōu)點(diǎn)是從邏輯裝置的數(shù)據(jù)路徑移除測(cè)試邏輯，從而減小了數(shù)據(jù)路徑中的延遲。在一個(gè)特定實(shí)施例中，延遲可減少高達(dá)25%。提供的另一優(yōu)點(diǎn)是所述邏輯裝置可消耗比在關(guān)鍵數(shù)據(jù)路徑中具有可測(cè)試性設(shè)計(jì) (DFT)特征的常規(guī)邏輯裝置少的功率。由于從數(shù)據(jù)路徑中移除了測(cè)試邏輯，因此掃描測(cè)試邏輯可在非測(cè)試操作期間選通于斷電狀態(tài)。在一個(gè)特定實(shí)施例中，所述邏輯裝置可消耗比常規(guī)邏輯裝置少大約27%的功率。又一優(yōu)點(diǎn)是測(cè)試邏輯和邏輯裝置的物理大小大約相同，且可占據(jù)與具有DFT特征的常規(guī)裝置大約相同量的電路襯底上的面積。在審閱包含以下部分的整個(gè)申請(qǐng)案之后將明了本發(fā)明的其它方面、優(yōu)點(diǎn)和特征


具體實(shí)施方式
和權(quán)利要求書(shū)。

通過(guò)參考結(jié)合附圖閱讀的以下詳細(xì)描述將更容易了解本文所述的實(shí)施例的方面和附加優(yōu)點(diǎn)，其中圖1是說(shuō)明具有可測(cè)試性設(shè)計(jì)(DFT)兼容測(cè)試邏輯的裝置的特定實(shí)施例的框圖；圖2是說(shuō)明具有與操作數(shù)據(jù)路徑分離的可測(cè)試性設(shè)計(jì)(DFT)特征的數(shù)字邏輯電路的特定實(shí)施例的示意圖；圖3是數(shù)字邏輯裝置的操作方法的特定實(shí)施例的流程圖；圖4是并入有可使用圖1到3的邏輯裝置測(cè)試特征和方法的數(shù)字信號(hào)處理器的便攜式通信裝置的總圖；以及圖5是并入有可使用圖1到3的數(shù)字邏輯裝置測(cè)試特征和方法的數(shù)字信號(hào)處理器的示范性蜂窩式電話(huà)的總圖。
具體實(shí)施例方式圖1是具有可測(cè)試性設(shè)計(jì)(DFT)兼容測(cè)試邏輯的邏輯裝置100的框圖。邏輯裝置 100包含集成電路102，集成電路102包含主鎖存器104、從鎖存器106以及時(shí)鐘多路分用器108。集成電路102包含時(shí)鐘輸入110、數(shù)據(jù)輸入112、掃描測(cè)試輸入114以及模式選擇輸入 116。時(shí)鐘多路分用器108接收時(shí)鐘輸入110和模式選擇輸入116。時(shí)鐘多路分用器108響應(yīng)于時(shí)鐘輸入108以選擇性提供第一時(shí)鐘輸出118和第二時(shí)鐘輸出120。主鎖存器104耦合到輸出輸入112和掃描測(cè)試輸入114。主鎖存器104還包含輸出122。主鎖存器104響應(yīng)于時(shí)鐘多路分用器108的第一時(shí)鐘輸出118和時(shí)鐘多路分用器108的第二時(shí)鐘輸出120 以將數(shù)據(jù)輸入112或掃描測(cè)試輸入114選擇性耦合到輸出122。在一個(gè)特定實(shí)施例中，模式選擇輸入116耦合到時(shí)鐘多路分用器108以基于時(shí)鐘輸入110選擇性啟動(dòng)第一時(shí)鐘輸入 118或第二時(shí)鐘輸入120。從鎖存器106耦合到主鎖存器104的輸出122以將主鎖存器104的輸出122耦合到數(shù)據(jù)輸出124。邏輯門(mén)1 耦合到數(shù)據(jù)輸出124，且響應(yīng)于例如模式選擇輸入116的輸入以將數(shù)據(jù)輸出1 選擇性耦合到掃描測(cè)試輸出1 或防止掃描測(cè)試輸出1 雙態(tài)切換。在特定實(shí)施例中，模式選擇輸入116包含測(cè)試掃描模式或操作模式，且主鎖存器104的輸出 122當(dāng)模式選擇輸入116指示測(cè)試掃描模式時(shí)通過(guò)從鎖存器106耦合到掃描測(cè)試輸出128， 且當(dāng)模式選擇輸入116指示操作模式時(shí)通過(guò)從鎖存器106耦合到數(shù)據(jù)輸出124。在特定實(shí)施例中，主鎖存器104包含選擇性耦合到數(shù)據(jù)輸入112和掃描測(cè)試輸入 114的數(shù)據(jù)存儲(chǔ)元件。數(shù)據(jù)存儲(chǔ)元件可包含一對(duì)交叉耦合的反相器。在一個(gè)特定實(shí)施例中， 主鎖存器104可包含存儲(chǔ)器元件和測(cè)試掃描電路以接收掃描測(cè)試輸入114并將掃描測(cè)試輸入114選擇性耦合到存儲(chǔ)器元件。在另一特定實(shí)施例中，主鎖存器104包含存儲(chǔ)器元件和傳輸門(mén)以接收數(shù)據(jù)輸入112并將數(shù)據(jù)輸入112選擇性耦合到存儲(chǔ)器元件。在又一實(shí)施例中， 主鎖存器104包含包括一對(duì)交叉耦合的反相器的存儲(chǔ)器元件和例如傳輸門(mén)的寫(xiě)入電路。在操作中，時(shí)鐘多路分用器108接收時(shí)鐘輸入110并根據(jù)模式選擇輸入116產(chǎn)生第一時(shí)鐘輸出118或第二時(shí)鐘輸出120。在一個(gè)特定實(shí)施例中，當(dāng)經(jīng)由模式選擇輸入116接收到第一模式選擇時(shí)，時(shí)鐘多路分用器108產(chǎn)生第一時(shí)鐘輸出118，從而觸發(fā)主鎖存器104 以將數(shù)據(jù)從數(shù)據(jù)輸入112提供到輸出122。從鎖存器106響應(yīng)于時(shí)鐘輸入110在輸出122 上向輸出1 提供數(shù)據(jù)。在另一特定實(shí)施例中，當(dāng)經(jīng)由模式選擇輸入接收到第二模式選擇時(shí)，時(shí)鐘多路分用器108產(chǎn)生第二時(shí)鐘輸出120，從而觸發(fā)主鎖存器104以將掃描測(cè)試數(shù)據(jù)從掃描測(cè)試輸入114提供到輸出122。從鎖存器106響應(yīng)于時(shí)鐘輸入110在輸出122上向輸出IM提供數(shù)據(jù)。邏輯門(mén)1 響應(yīng)于模式選擇輸入116將掃描測(cè)試數(shù)據(jù)從輸出IM提供到掃描測(cè)試輸出128。在一個(gè)特定實(shí)施例中，當(dāng)經(jīng)由模式選擇輸入116接收到第二模式選擇時(shí)，掃描測(cè)試輸出1 與掃描測(cè)試輸入114相關(guān)。在一個(gè)特定實(shí)施例中，在第一操作模式期間從數(shù)據(jù)輸入112到數(shù)據(jù)輸出IM的時(shí)間延遲小于在第二操作模式期間從掃描測(cè)試輸入114到掃描測(cè)試輸出1 的時(shí)間延遲。在一個(gè)特定實(shí)施例中，主鎖存器104包含當(dāng)邏輯裝置100處于非測(cè)試操作模式中時(shí)選通于斷電的掃描測(cè)試電路。掃描測(cè)試電路不會(huì)對(duì)響應(yīng)于數(shù)據(jù)輸入112的數(shù)據(jù)路徑引入延遲。圖2是說(shuō)明具有與操作數(shù)據(jù)路徑分離的可測(cè)試性設(shè)計(jì)(DFT)特征的邏輯電路200 的特定說(shuō)明性實(shí)施例的示意圖。邏輯電路200包含時(shí)鐘多路分用邏輯202、主鎖存器204、 從鎖存器206以及掃描測(cè)試輸出邏輯觀4。時(shí)鐘多路分用邏輯202包含移位輸入208、時(shí)鐘輸入210以及NOR門(mén)212和240。NOR門(mén)212反轉(zhuǎn)移位輸入208。NOR門(mén)212和240操作以響應(yīng)于移位輸入208而多路分用時(shí)鐘輸入210。當(dāng)移位輸入208處于邏輯低電平時(shí)，NOR門(mén) 212提供零輸出，而NOR門(mén)240提供相對(duì)于時(shí)鐘輸入210為反轉(zhuǎn)的時(shí)鐘信號(hào)。因此，NOR門(mén) 212和240提供時(shí)鐘多路分用邏輯202，其將時(shí)鐘輸入210轉(zhuǎn)換為輸出242處的第一時(shí)鐘信號(hào)和節(jié)點(diǎn)220處的第二時(shí)鐘信號(hào)。反相器216反轉(zhuǎn)節(jié)點(diǎn)220處的邏輯電平，并將經(jīng)反轉(zhuǎn)輸出提供到節(jié)點(diǎn)224。三態(tài)反相器218包含耦合到掃描測(cè)試輸入209的輸入、耦合到節(jié)點(diǎn)220的輸入以及耦合到節(jié)點(diǎn)2M 的經(jīng)反轉(zhuǎn)輸入。移位輸入208控制三態(tài)反相器218以將掃描測(cè)試輸入209選擇性耦合到主鎖存器204的第二狀態(tài)節(jié)點(diǎn)228。當(dāng)移位輸入208處于邏輯低時(shí)，將三態(tài)反相器218去啟動(dòng)，借此隔離第二狀態(tài)節(jié)點(diǎn)2 與掃描測(cè)試輸入209。當(dāng)移位輸入208處于邏輯高電平時(shí)， 則NOR門(mén)212接收移位輸入208作為邏輯低信號(hào)，因?yàn)镹OR門(mén)212的移位輸入208經(jīng)反轉(zhuǎn)， 且NOR門(mén)212在節(jié)點(diǎn)220處的輸出是時(shí)鐘輸入210的經(jīng)反轉(zhuǎn)型式。NOR門(mén)240包含移位輸入208和時(shí)鐘輸入210。當(dāng)移位輸入208處于邏輯低時(shí)， NOR門(mén)240在輸出242處輸出時(shí)鐘輸入210的經(jīng)反轉(zhuǎn)型式。輸出242耦合到反相器M4，反相器244耦合到節(jié)點(diǎn)M6。主鎖存器204包含數(shù)據(jù)輸入250、掃描測(cè)試輸入209、三態(tài)反相器230、三態(tài)反相器 236、反相器252和256以及傳輸門(mén)254。掃描測(cè)試輸入209耦合到三態(tài)反相器218和節(jié)點(diǎn) 228。三態(tài)反相器230包含耦合到節(jié)點(diǎn)224的掃描測(cè)試時(shí)鐘輸入232、用以接收啟動(dòng)信號(hào) ( 0)的經(jīng)反轉(zhuǎn)輸入234、耦合到第一狀態(tài)節(jié)點(diǎn)238的輸入237以及耦合到第二狀態(tài)節(jié)點(diǎn)2 的輸出。三態(tài)反相器236包含耦合到第二狀態(tài)節(jié)點(diǎn)228的輸入235、耦合到節(jié)點(diǎn)M6以接收啟動(dòng)信號(hào)(il)的時(shí)鐘輸入239以及耦合到第一狀態(tài)節(jié)點(diǎn)238的輸出。應(yīng)了解，三態(tài)反相器230和236的布置可稱(chēng)為存儲(chǔ)元件或交叉耦合反相器，其可由移位輸入208的邏輯電平控制。主鎖存器204還包含反相器252以接收數(shù)據(jù)輸入250且將數(shù)據(jù)輸入250的經(jīng)反轉(zhuǎn)型式提供到傳輸門(mén)254。傳輸門(mén)2M可以是由時(shí)鐘輸入210控制的寫(xiě)入電路，例如三態(tài)反相器。傳輸門(mén)2M包含用以接收數(shù)據(jù)輸入250的經(jīng)反轉(zhuǎn)型式的輸入、用以將時(shí)鐘輸入的經(jīng)反轉(zhuǎn)型式提供到傳輸門(mén)2M的輸入251和257，以及經(jīng)由節(jié)點(diǎn)258耦合到第一狀態(tài)節(jié)點(diǎn)238的輸出。大體上，三態(tài)反相器230和236的存儲(chǔ)元件和傳輸門(mén)2M形成鎖存裝置或鎖存元件。 所屬領(lǐng)域的技術(shù)人員應(yīng)了解，時(shí)鐘與傳輸門(mén)2M之間的邏輯門(mén)的數(shù)目可變化以改變電路的時(shí)序特性。三態(tài)反相器226的時(shí)鐘路徑上的邏輯門(mén)的數(shù)目也可出于相同原因而變化。從鎖存器206經(jīng)由節(jié)點(diǎn)258且經(jīng)由反相器260耦合到第一狀態(tài)節(jié)點(diǎn)238。從鎖存器206包含耦合到反相器260的輸出的輸入沈2。從鎖存器206還包含傳輸門(mén)沈4、反相器 266,274和觀0，以及三態(tài)反相器觀2。反相器266包含時(shí)鐘輸入210且將輸出提供到節(jié)點(diǎn) 270。傳輸門(mén)264包含耦合到反相器沈0的輸出沈2的輸入、耦合到時(shí)鐘輸入210的輸入 268，以及耦合到節(jié)點(diǎn)270的輸入沈7。傳輸門(mén)264包含耦合到節(jié)點(diǎn)272且經(jīng)由反相器274 耦合到數(shù)據(jù)輸出276的輸出。反相器280包含耦合到節(jié)點(diǎn)272的輸入和耦合到節(jié)點(diǎn)的輸出。反相器282包含耦合到節(jié)點(diǎn)的輸入、耦合到節(jié)點(diǎn)270的控制輸入，以及耦合到節(jié)點(diǎn)272的輸出。從鎖存器206在每一時(shí)鐘循環(huán)上將數(shù)據(jù)從節(jié)點(diǎn)258鎖存到從鎖存器206的輸出276。NAND門(mén)284包含耦合到移位輸入208的輸入、耦合到節(jié)點(diǎn)的輸入，以及掃描測(cè)試輸出觀6。當(dāng)移位輸入208處于邏輯低電平時(shí)，NAND門(mén)284的輸出保持在邏輯高電平。當(dāng)移位輸入208處于邏輯低電平時(shí)，NAND門(mén)284將掃描測(cè)試輸入209的經(jīng)反轉(zhuǎn)型式提供到掃描測(cè)試輸出觀6。因此，當(dāng)例如通過(guò)將邏輯高信號(hào)置于移位輸入208上而選擇掃描測(cè)試操作模式時(shí)，來(lái)自輸出276的數(shù)據(jù)通過(guò)NAND門(mén)284選通到掃描測(cè)試輸出286上。也可使用不同類(lèi)型的邏輯門(mén)(例如NOR門(mén))來(lái)實(shí)施相同的選通功能。在一個(gè)特定實(shí)施例中，當(dāng)在功能或操作模式中時(shí)，當(dāng)移位輸入208接收到零移位值(或邏輯低值，例如(舉例來(lái)說(shuō))低于閾值電壓電平的電平)時(shí)，耦合到掃描測(cè)試輸入 209的三態(tài)反相器218停用。NOR門(mén)240的輸出由反相器244反轉(zhuǎn)且在傳輸門(mén)2M的控制輸入251和257處再次反轉(zhuǎn)，所述傳輸門(mén)2M經(jīng)啟用以將數(shù)據(jù)從數(shù)據(jù)輸入250傳遞到第一狀態(tài)節(jié)點(diǎn)258。在操作模式期間，掃描電路可選通為斷開(kāi)以保存功率。數(shù)據(jù)輸入250經(jīng)由傳輸門(mén)2M和264且經(jīng)由反相器252、258和274耦合到數(shù)據(jù)輸出276，以在數(shù)據(jù)輸出276上提供與數(shù)據(jù)輸入250處的數(shù)據(jù)輸入信號(hào)相關(guān)的數(shù)據(jù)輸出信號(hào)。掃描測(cè)試邏輯不是此數(shù)據(jù)路徑的一部分。在測(cè)試模式中，在移位輸入208處移位值是“1”(邏輯高，例如(舉例來(lái)說(shuō))高于閾值電壓電平的電平)，三態(tài)反相器218啟用，且掃描測(cè)試輸入209經(jīng)由三態(tài)反相器218連接到第二狀態(tài)節(jié)點(diǎn)228。同時(shí)，傳輸門(mén)2M停用以將數(shù)據(jù)輸入250從第一狀態(tài)節(jié)點(diǎn)258斷開(kāi)。 掃描電路204變?yōu)轳詈系降谝粻顟B(tài)節(jié)點(diǎn)258的主鎖存器，其將輸入提供到從鎖存器206。在測(cè)試模式中，掃描測(cè)試輸入209經(jīng)由三態(tài)反相器218、節(jié)點(diǎn)228、交叉耦合反相器230和236、 第一狀態(tài)節(jié)點(diǎn)258、反相器260、傳輸門(mén)264、反相器280、三態(tài)反相器觀2、節(jié)點(diǎn)281以及NAND 門(mén)284耦合到掃描輸出286。電路200類(lèi)似于跟隨有觸發(fā)器的多路復(fù)用器而執(zhí)行。然而，掃描測(cè)試電路從數(shù)據(jù)路徑邏輯移除。替代地，使用時(shí)鐘多路分用邏輯202中的時(shí)鐘輸入210和移位輸入208執(zhí)行多路復(fù)用以產(chǎn)生到達(dá)主鎖存器204的兩個(gè)時(shí)鐘，以將掃描測(cè)試輸入209或數(shù)據(jù)輸入250 選擇性耦合到從鎖存器206。另外，掃描電路不減慢通過(guò)數(shù)據(jù)路徑邏輯的數(shù)據(jù)流。大體上，為移動(dòng)應(yīng)用設(shè)計(jì)的微處理器可包含觸發(fā)器，其可計(jì)及微處理器的總動(dòng)態(tài)功率消耗的大約四％。并入例如圖1和2描述的掃描測(cè)試邏輯的觸發(fā)器電路可比常規(guī)觸發(fā)器快大約25%且可比其需要的功率少27%，而在芯片上占據(jù)相同的物理面積。例如從鎖存器206中的反相器280和洲2以及主鎖存器204的反相器234和236的觸發(fā)器在正常操作期間已將其掃描邏輯從數(shù)據(jù)路徑移除。另外，由于觸發(fā)器廣泛用于數(shù)字系統(tǒng)中，因此電路 200維持可測(cè)試性設(shè)計(jì)(DFT)兼容測(cè)試邏輯，同時(shí)從數(shù)據(jù)路徑邏輯移除DFT掃描電路以減少相對(duì)于安置在數(shù)據(jù)路徑內(nèi)的常規(guī)掃描測(cè)試邏輯的延遲。應(yīng)了解，本文使用的術(shù)語(yǔ)“數(shù)據(jù)路徑邏輯”指在操作模式期間使用的數(shù)據(jù)路徑，不同于在測(cè)試操作模式期間使用的掃描測(cè)試數(shù)據(jù)路徑。圖3是邏輯裝置的操作方法的特定實(shí)施例的說(shuō)明性框圖。接收模式選擇信號(hào)(框 300)。如果模式選擇信號(hào)與測(cè)試模式無(wú)關(guān)(框30 ，那么從時(shí)鐘輸入產(chǎn)生第一時(shí)鐘輸出(框 304)。將數(shù)據(jù)輸入路由到存儲(chǔ)元件的第一狀態(tài)節(jié)點(diǎn)，其中所述存儲(chǔ)元件包含相對(duì)于第一狀態(tài)節(jié)點(diǎn)反轉(zhuǎn)的第二狀態(tài)節(jié)點(diǎn)(框306)。在操作模式中，將掃描測(cè)試輸入與第二狀態(tài)節(jié)點(diǎn)隔離(框308)。如果模式選擇信號(hào)與測(cè)試模式有關(guān)(框30 ，那么從時(shí)鐘輸入產(chǎn)生第二時(shí)鐘輸出 (框310)。將掃描測(cè)試輸入路由到存儲(chǔ)元件的第二狀態(tài)節(jié)點(diǎn)(框31幻。在掃描測(cè)試模式中，將數(shù)據(jù)輸入與第一狀態(tài)節(jié)點(diǎn)隔離(框314)?？筛鶕?jù)路由的輸入產(chǎn)生輸出(框316)(即， 正常操作模式中的數(shù)據(jù)輸出或在掃描測(cè)試模式期間的掃描測(cè)試輸出)。在一個(gè)特定實(shí)施例中，接收控制輸入以選擇測(cè)試操作模式。在一個(gè)實(shí)施例中，測(cè)試操作模式是掃描測(cè)試模式。在一個(gè)特定實(shí)施例中，通過(guò)啟用三態(tài)反相器或傳輸門(mén)以將掃描測(cè)試輸入耦合到第二狀態(tài)節(jié)點(diǎn)來(lái)路由掃描測(cè)試輸入，其中所述三態(tài)反相器或傳輸門(mén)可包含耦合到掃描測(cè)試輸入的數(shù)據(jù)輸入、耦合到控制端子的控制輸入以及耦合到第二狀態(tài)節(jié)點(diǎn)的輸出。在一個(gè)實(shí)施例中，可通過(guò)停用第二傳輸門(mén)或三態(tài)元件將數(shù)據(jù)輸入與第一狀態(tài)節(jié)點(diǎn)隔離。第二傳輸門(mén)或三態(tài)元件可包含耦合到數(shù)據(jù)輸入的數(shù)據(jù)輸入端子、耦合到控制端子的第一控制輸入和第二控制輸入，以及耦合到第一狀態(tài)節(jié)點(diǎn)的輸出，其中所述控制端子相對(duì)于第一控制輸入和第二控制輸入反轉(zhuǎn)。在另一特定實(shí)施例中，通過(guò)啟用傳輸門(mén)以將數(shù)據(jù)輸入耦合到第一狀態(tài)節(jié)點(diǎn)來(lái)將數(shù)據(jù)輸入路由到第一狀態(tài)節(jié)點(diǎn)。在又一特定實(shí)施例中，可通過(guò)停用反相器來(lái)隔離掃描測(cè)試輸入，其中所述反相器包含耦合到掃描測(cè)試輸入的數(shù)據(jù)輸入，包含耦合到控制端子的控制輸入，且包含耦合到第二狀態(tài)節(jié)點(diǎn)的輸出。在一個(gè)特定實(shí)施例中，通過(guò)啟用反相器(例如圖2中的三態(tài)反相器218)以將掃描測(cè)試輸入耦合到第二狀態(tài)節(jié)點(diǎn)來(lái)路由掃描測(cè)試輸入。反相器可在測(cè)試操作模式期間將掃描測(cè)試輸入耦合到第二狀態(tài)節(jié)點(diǎn)，且可在操作(非測(cè)試)模式期間將第二狀態(tài)節(jié)點(diǎn)與掃描測(cè)試輸入隔離。傳輸門(mén)可在操作模式期間將數(shù)據(jù)輸入耦合到第一狀態(tài)節(jié)點(diǎn)，且可在測(cè)試模式期間將數(shù)據(jù)輸入與第一狀態(tài)節(jié)點(diǎn)隔離。在另一特定實(shí)施例中，通過(guò)啟用傳輸門(mén)(例如傳輸門(mén)254)以將數(shù)據(jù)輸入耦合到第一狀態(tài)節(jié)點(diǎn)來(lái)將數(shù)據(jù)輸入路由到第一狀態(tài)節(jié)點(diǎn)。所述傳輸門(mén)可包含耦合到數(shù)據(jù)輸入的數(shù)據(jù)輸入端子、耦合到控制端子的第一控制輸入和第二控制輸入，以及耦合到第一狀態(tài)節(jié)點(diǎn)的輸出(例如圖2中的輸入253、控制輸入251和257，以及耦合到第一狀態(tài)節(jié)點(diǎn)258的輸出)。所屬領(lǐng)域的任何技術(shù)人員應(yīng)了解，圖2的輸入反相器252可由另一邏輯門(mén)代替，或完全移除。還應(yīng)了解，三態(tài)反相器234或三態(tài)反相器236可由另一三態(tài)邏輯門(mén)代替以針對(duì)主鎖存器實(shí)施異步設(shè)定或復(fù)位功能。類(lèi)似地，可通過(guò)分別由例如NAND或者NOR或者三態(tài)邏輯門(mén)的另一邏輯門(mén)代替反相器280或三態(tài)反相器觀2，來(lái)在從鎖存器中實(shí)施異步設(shè)定或復(fù)位功能。在另一特定實(shí)施例中，可通過(guò)停用反相器(例如圖2中的三態(tài)反相器218)來(lái)隔離掃描測(cè)試輸入。所述反相器可包含耦合到掃描測(cè)試輸入的數(shù)據(jù)輸入、耦合到控制端子的控制輸入，以及耦合到第二狀態(tài)節(jié)點(diǎn)的輸出。圖4說(shuō)明一般指定為400的便攜式通信裝置的示范性非限制實(shí)施例。如圖4說(shuō)明， 便攜式通信裝置包含芯片上系統(tǒng)422，其包含數(shù)字信號(hào)處理器410。在一特定實(shí)施例中，數(shù)字信號(hào)處理器410可包含相對(duì)于圖1到3而描述的掃描電路411 (或掃描測(cè)試電路)。圖4 還展示耦合到數(shù)字信號(hào)處理器410和顯示器4 的顯示控制器426。而且，輸入裝置430耦合到數(shù)字信號(hào)處理器410。如圖示，存儲(chǔ)器432耦合到數(shù)字信號(hào)處理器410。另外，編碼器 /解碼器(CODEC) 434可耦合到數(shù)字信號(hào)處理器410。揚(yáng)聲器436和麥克風(fēng)438可耦合到編碼器/解碼器434。圖4還指示無(wú)線(xiàn)控制器440可耦合到數(shù)字信號(hào)處理器410和無(wú)線(xiàn)天線(xiàn)442。在一特定實(shí)施例中，電源444耦合到芯片上系統(tǒng)422。而且，在一特定實(shí)施例中，如圖4說(shuō)明，顯示器428、輸入裝置430、揚(yáng)聲器436、麥克風(fēng)438、無(wú)線(xiàn)天線(xiàn)442以及電源444在芯片上系統(tǒng) 422的外部。然而，每一者都耦合到芯片上系統(tǒng)422的組件。應(yīng)了解，盡管掃描電路411展示為僅在數(shù)字信號(hào)處理器410內(nèi)，但掃描電路411可提供于其它組件中，其中包括顯示控制器426、無(wú)線(xiàn)控制器440、編碼器/解碼器434或包含需要可測(cè)試性設(shè)計(jì)(DFT)兼容性的觸發(fā)器的任何其它組件。應(yīng)了解，在每一此組件中可提供至少一個(gè)掃描測(cè)試引腳和至少一個(gè)模式選擇引腳以接收掃描數(shù)據(jù)以及在操作模式與測(cè)試模式之間進(jìn)行選擇。參看圖5，展示蜂窩式電話(huà)的示范性非限制實(shí)施例且其一般被指定為500。如圖示，蜂窩式電話(huà)500包含芯片上系統(tǒng)522，其包含耦合在一起的數(shù)字基帶處理器5M和模擬基帶處理器526。數(shù)字基帶處理器5 可包含掃描電路511，如相對(duì)于圖1到3所描述。模擬基帶處理器526也可包含掃描電路527，如相對(duì)于圖1到3所描述。如圖5說(shuō)明，顯示控制器5 和觸摸屏控制器530耦合到數(shù)字基帶處理器524。在芯片上系統(tǒng)522外部的觸摸屏顯示器532又耦合到顯示控制器5 和觸摸屏控制器530。圖5進(jìn)一步指示視頻編碼器534 (例如逐行倒相(PAL)編碼器、順序傳送彩色與存儲(chǔ)(SECAM)編碼器或國(guó)家電視制式委員會(huì)(NTSC)編碼器)耦合到數(shù)字基帶處理器524。此外，視頻放大器536耦合到視頻編碼器534和觸摸屏顯示器532。而且，視頻端口 538耦合到視頻放大器536。如圖5描繪，通用串行總線(xiàn)(USB)控制器540耦合到數(shù)字基帶處理器 524。而且，USB端口 542耦合到USB控制器M0。存儲(chǔ)器544和用戶(hù)識(shí)別模塊(SIM)卡M6 也可耦合到數(shù)字基帶處理器524。此外，如圖5所示，數(shù)碼相機(jī)548可耦合到數(shù)字基帶處理器524。在示范性實(shí)施例中，數(shù)碼相機(jī)548是電荷耦合裝置(CCD)相機(jī)或互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)相機(jī)。如圖5進(jìn)一步說(shuō)明，立體聲音頻編碼器/解碼器550可耦合到模擬基帶處理器 526。而且，音頻放大器552可耦合到立體聲音頻編碼器/解碼器550。在示范性實(shí)施例中， 第一立體聲揚(yáng)聲器5M和第二立體聲揚(yáng)聲器556耦合到音頻放大器552。圖5展示麥克風(fēng)放大器558也可耦合到立體聲音頻編碼器/解碼器550。另外，麥克風(fēng)560可耦合到麥克風(fēng)放大器558。在一特定實(shí)施例中，調(diào)頻(FM)無(wú)線(xiàn)電調(diào)諧器562可耦合到立體聲音頻編碼器/解碼器陽(yáng)0。而且，F(xiàn)M天線(xiàn)564耦合到FM無(wú)線(xiàn)電調(diào)諧器562。此外，立體聲頭戴受話(huà)器566可耦合到立體聲音頻編碼器/解碼器550。 圖5進(jìn)一步指示射頻(RF)收發(fā)器568可耦合到模擬基帶處理器526。RF開(kāi)關(guān)570 可耦合到RF收發(fā)器568和RF天線(xiàn)572。如圖5所示，小鍵盤(pán)574可耦合到模擬基帶處理器 526。而且，具有麥克風(fēng)的單聲道頭戴送受話(huà)器576可耦合到模擬基帶處理器526。而且， 振動(dòng)器裝置578可耦合到模擬基帶處理器526。圖5還展示電源580可耦合到芯片上系統(tǒng) 522。在一特定實(shí)施例中，電源580是直流(DC)電源，其向蜂窩式電話(huà)500的需要功率的各種組件提供功率。此外，在一特定實(shí)施例中，電源是可再充電DC電池或從連接到交流(AC) 電源的AC到DC變壓器得出的DC電源。 在一特定實(shí)施例中，如圖5中所描繪，觸摸屏顯示器532、視頻端口 538、USB端口 M2、相機(jī)M8、第一立體聲揚(yáng)聲器554、第二立體聲揚(yáng)聲器556、麥克風(fēng)560、FM天線(xiàn)564、立體聲頭戴受話(huà)器566、RF開(kāi)關(guān)570、RF天線(xiàn)572、小鍵盤(pán)574、單聲道頭戴送受話(huà)器576、振動(dòng)器裝置578以及電源580均在芯片上系統(tǒng)522的外部。應(yīng)了解，盡管掃描電路511和527展示為僅在數(shù)字信號(hào)處理器524內(nèi)和模擬基帶處理器526內(nèi)，但例如相對(duì)于圖1到3所描述的掃描電路可提供于其它組件中，其中包括顯示控制器528、觸摸屏控制器530、PAL/SECAM/NTSC編碼器534，或包含需要可測(cè)試性設(shè)計(jì) (DFT)兼容性的觸發(fā)器的任何其它組件。應(yīng)了解，可在每一此組件中提供至少一個(gè)掃描測(cè)試引腳和至少一個(gè)模式選擇引腳以接收掃描數(shù)據(jù)和在操作模式與測(cè)試模式之間進(jìn)行選擇。所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，結(jié)合本文所揭示的實(shí)施例而描述的各種說(shuō)明性邏輯塊、配置、模塊、電路和算法步驟可實(shí)施為電子硬件、計(jì)算機(jī)軟件或兩者的組合。為了清楚地說(shuō)明硬件與軟件的這種可互換性，上文已經(jīng)大體上根據(jù)其功能性描述了各種說(shuō)明性組件、塊、配置、模塊、電路和步驟。將此類(lèi)功能性實(shí)施為硬件還是軟件取決于強(qiáng)加于整個(gè)系統(tǒng)上的特定應(yīng)用和設(shè)計(jì)限制。所屬領(lǐng)域的技術(shù)人員可針對(duì)每個(gè)特定應(yīng)用以各種不同的方式來(lái)實(shí)施所描述的功能性，但此類(lèi)實(shí)施決策不應(yīng)被解釋為導(dǎo)致偏離本發(fā)明的范圍。結(jié)合本文所揭示的實(shí)施例而描述的方法或算法的步驟可直接體現(xiàn)在硬件中，由處理器執(zhí)行的軟件模塊中，或上述兩者的組合中。軟件模塊可駐存在RAM存儲(chǔ)器、快閃存儲(chǔ)器、ROM存儲(chǔ)器、PROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬盤(pán)、可拆卸盤(pán)、CD-ROM 或此項(xiàng)技術(shù)中已知的任一其它形式的存儲(chǔ)媒體中。示范性存儲(chǔ)媒體耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息，和將信息寫(xiě)入到存儲(chǔ)媒體。在替代案中，存儲(chǔ)媒體可以與處理器成一體。處理器和存儲(chǔ)媒體可駐留在ASIC中。ASIC可駐留在計(jì)算裝置或用戶(hù)終端中。 在替代案中，處理器和存儲(chǔ)媒體可作為離散組件駐留在計(jì)算裝置或用戶(hù)終端中。提供所揭示實(shí)施例的前面的描述內(nèi)容，以使所屬領(lǐng)域的技術(shù)人員能夠制作或使用本發(fā)明。所屬領(lǐng)域的技術(shù)人員將容易明了對(duì)這些實(shí)施例的各種修改，且在不脫離本發(fā)明的精神或范圍的情況下，本文所界定的一般原理可應(yīng)用于其它實(shí)施例。因此，不希望本發(fā)明局限于本文所展示的實(shí)施例，而是希望賦予本發(fā)明與所附權(quán)利要求書(shū)所界定的原理和新穎特征一致的最廣范圍。
權(quán)利要求
1.一種裝置，包括數(shù)據(jù)輸入；掃描測(cè)試輸入；時(shí)鐘多路分用器，其響應(yīng)于時(shí)鐘輸入以選擇性提供第一時(shí)鐘輸出和第二時(shí)鐘輸出；其中所述時(shí)鐘多路分用器包括第一邏輯門(mén)和第二邏輯門(mén)，且當(dāng)模式選擇信號(hào)處于邏輯低電平時(shí)，所述第一邏輯門(mén)提供邏輯零輸出，所述第二邏輯門(mén)提供相對(duì)于所述時(shí)鐘輸入反轉(zhuǎn)的時(shí)鐘信號(hào)；主鎖存器，其耦合到所述數(shù)據(jù)輸入和所述掃描測(cè)試輸入，所述主鎖存器包含一對(duì)交叉耦合的反相器和主鎖存器輸出，所述主鎖存器響應(yīng)于所述第一時(shí)鐘輸出將所述數(shù)據(jù)輸入耦合于所述主鎖存器輸出，且響應(yīng)于所述第二時(shí)鐘輸出將所述掃描測(cè)試輸入耦合于所述主鎖存器輸出，其中所述一對(duì)交叉耦合的反相器的第一反相器的第一輸入耦合于所述數(shù)據(jù)輸入，且所述一對(duì)交叉耦合的反相器的第二反相器的第二輸入耦合于所述掃描測(cè)試輸入；以及從鎖存器，其響應(yīng)于所述時(shí)鐘輸入，并獨(dú)立于所述第一時(shí)鐘輸出和所述第二時(shí)鐘輸出， 其中所述從鎖存器響應(yīng)于所述主鎖存器輸出。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述第一邏輯門(mén)是第一或非門(mén)，所述第二邏輯門(mén)是第二或非門(mén)，其中所述第一或非門(mén)經(jīng)配置以接收所述時(shí)鐘輸入和所述模式選擇信號(hào)并產(chǎn)生所述第一時(shí)鐘輸出，且其中所述第二或非門(mén)經(jīng)配置以接收所述模式選擇信號(hào)并產(chǎn)生所述第二時(shí)鐘輸出。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述主鎖存器進(jìn)一步響應(yīng)于所述第二時(shí)鐘輸出以使用通行門(mén)將所述數(shù)據(jù)輸入與所述主鎖存器輸出電性地隔離，所述通行門(mén)包括三態(tài)設(shè)備。
4.根據(jù)權(quán)利要求1所述的裝置，其中所述主鎖存器響應(yīng)于所述第二時(shí)鐘輸出以將所述掃描測(cè)試輸入耦合至所述主鎖存器的輸出，且將所述數(shù)據(jù)輸入與所述主鎖存器的輸出電性地隔離。
5.根據(jù)權(quán)利要求1所述的裝置，其中所述主鎖存器響應(yīng)于所述第一時(shí)鐘輸出以將所述掃描測(cè)試輸入與所述主鎖存器的輸出電性地隔離。
6.根據(jù)權(quán)利要求1的裝置，其中所述掃描測(cè)試輸出根據(jù)所述模式選擇信號(hào)選通。
7.根據(jù)權(quán)利要求1的裝置，其中所述時(shí)鐘多路分用器包括至少一個(gè)時(shí)鐘路徑，且其中所述時(shí)鐘多路分用器在所述至少一個(gè)時(shí)鐘路徑上具有少于三個(gè)門(mén)延遲。
8.一種數(shù)字邏輯裝置的操作方法，所述方法包括在時(shí)鐘多路分用器處接收模式選擇輸入以在測(cè)試模式與操作模式之間進(jìn)行選擇，其中所述時(shí)鐘多路分用器包括第一邏輯門(mén)和第二邏輯門(mén)，且當(dāng)模式選擇信號(hào)處于邏輯低電平時(shí)，所述第一邏輯門(mén)提供邏輯零輸出，所述第二邏輯門(mén)提供相對(duì)于所述時(shí)鐘輸入反轉(zhuǎn)的時(shí)鐘信號(hào)；當(dāng)選擇所述操作模式時(shí)，在數(shù)據(jù)鎖存器處接收第一時(shí)鐘，當(dāng)選擇所述測(cè)試模式時(shí)，在所述數(shù)據(jù)鎖存器處接收第二時(shí)鐘，其中所述數(shù)據(jù)鎖存器包括耦合于第一狀態(tài)節(jié)點(diǎn)和第二狀態(tài)節(jié)點(diǎn)之間的交叉耦合的反相器；響應(yīng)于接收所述第一時(shí)鐘，將數(shù)據(jù)輸入路由至所述數(shù)據(jù)鎖存器的第一狀態(tài)節(jié)點(diǎn)；當(dāng)所述數(shù)據(jù)被路由至所述第一狀態(tài)節(jié)點(diǎn)時(shí)，將掃描測(cè)試輸入與所述數(shù)據(jù)鎖存器的所述第二狀態(tài)節(jié)點(diǎn)隔離；以及在從鎖存器處接收所述數(shù)據(jù)鎖存器的輸出，其中所述從鎖存器響應(yīng)于源時(shí)鐘。
9.根據(jù)權(quán)利要求8的方法，其中所述掃描測(cè)試輸出根據(jù)所述模式選擇信號(hào)選通。
10.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括通過(guò)啟用第一門(mén)元件使所述掃描測(cè)試輸入耦合于所述第二狀態(tài)節(jié)點(diǎn)以將所述掃描測(cè)試輸入路由至所述第二狀態(tài)節(jié)點(diǎn)，所述第一門(mén)元件包括第一三態(tài)反相器或第一傳輸門(mén)，所述第一門(mén)元件進(jìn)一步包括耦合于所述掃描測(cè)試輸入的第一門(mén)元件輸入；第一門(mén)元件控制輸入；以及耦合于所述第二狀態(tài)節(jié)點(diǎn)的第一門(mén)元件輸出。
11.根據(jù)權(quán)利要求10的方法，其中所述數(shù)據(jù)輸入通過(guò)停用第二門(mén)元件與所述第一狀態(tài)節(jié)點(diǎn)隔離，所述第二門(mén)元件包括第二傳輸門(mén)或第二三態(tài)元件，所述第二門(mén)元件進(jìn)一步包括耦合于所述數(shù)據(jù)輸入的第二門(mén)元件輸入端； 所述第二門(mén)元件的第一控制輸入； 所述第二門(mén)元件的第二控制輸入；以及耦合于所述第一狀態(tài)節(jié)點(diǎn)的第二門(mén)元件輸出。
12.根據(jù)權(quán)利要求8所述的方法，其中將所述數(shù)據(jù)輸入路由至所述第一狀態(tài)節(jié)點(diǎn)包括其中傳輸門(mén)使所述數(shù)據(jù)輸入耦合于所述第一狀態(tài)節(jié)點(diǎn)。
13.根據(jù)權(quán)利要求8所述的方法，其中將所述掃描測(cè)試輸入隔離包括停用反相器，其中所述反相器包括耦合于所述掃描測(cè)試輸入的反相器數(shù)據(jù)輸入；反相器控制輸入；以及耦合于所述第二狀態(tài)節(jié)點(diǎn)的反相器輸出。
14.一種裝置，包括時(shí)鐘多路分用器，其耦合到時(shí)鐘輸入且響應(yīng)于模式選擇信號(hào)以選擇性產(chǎn)生第一時(shí)鐘或第二時(shí)鐘，其中所述時(shí)鐘多路分用器包括第一邏輯門(mén)和第二邏輯門(mén)，且當(dāng)模式選擇信號(hào)處于邏輯低電平時(shí)，所述第一邏輯門(mén)提供邏輯零輸出，所述第二邏輯門(mén)提供相對(duì)于所述時(shí)鐘輸入反轉(zhuǎn)的時(shí)鐘信號(hào)；主鎖存器，其耦合到所述數(shù)據(jù)輸入和所述掃描測(cè)試輸入，所述主鎖存器包含主鎖存器輸出，所述主鎖存器響應(yīng)于所述第一時(shí)鐘將所述數(shù)據(jù)輸入耦合于所述主鎖存器輸出，且響應(yīng)于所述第二時(shí)鐘將所述掃描測(cè)試輸入耦合于所述主鎖存器輸出，其中當(dāng)所述數(shù)據(jù)輸入耦合于所述主鎖存器輸出時(shí)，所述掃描測(cè)試輸入與所述主鎖存輸出電性地隔離，其中所述數(shù)據(jù)輸入耦合于一對(duì)交叉耦合的反相器的第一輸入，且所述掃描測(cè)試輸入耦合于所述一對(duì)交叉耦合的反相器的第二輸入；以及從鎖存器，其響應(yīng)于所述時(shí)鐘輸入，并獨(dú)立于所述第一時(shí)鐘和所述第二時(shí)鐘，其中所述從鎖存器響應(yīng)于所述主鎖存器輸出。
15.根據(jù)權(quán)利要求14的裝置，其中不管所述掃描測(cè)試輸入是否耦合于所述主鎖存器的輸出，所述數(shù)據(jù)輸入與所述主鎖存器的輸出電性地隔離。
16.根據(jù)權(quán)利要求14所述的裝置，其中所述模式選擇信號(hào)包含測(cè)試掃描模式或操作模式中的一者，且其中所述從鎖存器的輸出在所述模式選擇信號(hào)是所述測(cè)試掃描模式時(shí)提供給掃描測(cè)試輸出，且所述從鎖存器的所述輸出在所述模式選擇信號(hào)是所述操作模式時(shí)不提供給所述掃描測(cè)試輸出。
17.根據(jù)權(quán)利要求14所述的裝置，其中所述主鎖存器包括掃描測(cè)試電路，其用以接收所述掃描測(cè)試輸入，且響應(yīng)于所述模式選擇信號(hào)將所述掃描測(cè)試輸入耦合到所述一對(duì)交叉耦合的反相器的所述第二輸入；以及其中所述一對(duì)交叉耦合的反相器包括交叉耦合于第二三態(tài)反相器的第一三態(tài)反相器， 其中所述第一三態(tài)反相器包括響應(yīng)于所述第一時(shí)鐘的掃描測(cè)試時(shí)鐘輸入，經(jīng)反轉(zhuǎn)的輸入以接收激活信號(hào)，耦合于第一狀態(tài)節(jié)點(diǎn)的所述第一輸入，以及耦合于所述第二狀態(tài)節(jié)點(diǎn)的輸出，其中所述第二三態(tài)反相器包括耦合于所述第二狀態(tài)節(jié)點(diǎn)的所述第二輸入，響應(yīng)于所述第二時(shí)鐘的時(shí)鐘輸入，以及耦合于所述第一狀態(tài)節(jié)點(diǎn)的輸出。
18.根據(jù)權(quán)利要求16所述的裝置，其中所述掃描測(cè)試輸出根據(jù)所述模式選擇信號(hào)選 。
19.根據(jù)權(quán)利要求17所述的裝置，其中所述從鎖存器包括三態(tài)設(shè)備。
20.根據(jù)權(quán)利要求14所述的裝置，其中所述主鎖存器包括存儲(chǔ)器元件，其包括所述一對(duì)交叉耦合的反相器和寫(xiě)入電路，其中所述寫(xiě)入電路包括傳輸門(mén)。
21.一種裝置，包括掃描測(cè)試輸入，其用以接收掃描測(cè)試數(shù)據(jù)；模式選擇輸入，其包括硬件以在耦合于從鎖存器的數(shù)據(jù)鎖存器處接收第一模式選擇和第二模式選擇中的每一者，所述從鎖存器響應(yīng)于源時(shí)鐘，其中所述從鎖存器提供數(shù)據(jù)輸出和掃描測(cè)試輸出，且其中所述掃描測(cè)試輸出根據(jù)所述第二模式選擇信號(hào)選通；以及時(shí)鐘多路分用器，其耦合于所述源時(shí)鐘且響應(yīng)于模式選擇輸入以選擇地產(chǎn)生第一時(shí)鐘或第二時(shí)鐘，其中所述時(shí)鐘多路分用器包括第一或非門(mén)和第二或非門(mén)，且當(dāng)模式選擇輸入處于邏輯低電平時(shí)，所述第一或非門(mén)提供邏輯零輸出，所述第二或非門(mén)提供相對(duì)于所述源時(shí)鐘反轉(zhuǎn)的時(shí)鐘信號(hào)。
22.根據(jù)權(quán)利要求21所述的裝置，其中當(dāng)接收到所述第二模式選擇信號(hào)時(shí)所述掃描測(cè)試輸出提供與所接收到的掃描測(cè)試輸入相關(guān)的掃描測(cè)試輸出數(shù)據(jù)；以及所述數(shù)據(jù)輸出與所述數(shù)據(jù)輸入電性地隔離。
23.根據(jù)權(quán)利要求21所述的裝置，其中所述第二模式選擇包括測(cè)試模式指示符。
24.根據(jù)權(quán)利要求21所述的裝置，其中所述數(shù)據(jù)輸入耦合于一對(duì)交叉耦合的反相器的第一輸入，且其中所述掃描測(cè)試輸入耦合于所述一對(duì)交叉耦合的反相器的第二輸入。
25.一種裝置，包括選擇性地提供第一輸出和第二輸出其中之一的裝置在第一操作模式中，提供所述第一輸出到數(shù)據(jù)鎖存器的輸出，所述第一輸出與從數(shù)據(jù)輸入接收到的數(shù)據(jù)相關(guān)聯(lián)；以及在第二操作模式中，提供所述第二輸出到所述數(shù)據(jù)鎖存器的所述輸出，所述第二輸出與從掃描測(cè)試輸入接收到的掃描測(cè)試信息相關(guān)聯(lián)；其中所述選擇性地提供第一輸出和第二輸出其中之一的裝置包括時(shí)鐘多路分用器，所述時(shí)鐘多路分用器耦合于所述源時(shí)鐘且響應(yīng)于模式選擇信號(hào)以選擇地提供第一時(shí)鐘或第二時(shí)鐘，其中所述時(shí)鐘多路分用器包括第一或非門(mén)和第二或非門(mén)，且當(dāng)模式選擇信號(hào)處于邏輯低電平時(shí)，所述第一或非門(mén)提供邏輯零輸出，所述第二或非門(mén)提供相對(duì)于所述源時(shí)鐘反轉(zhuǎn)的時(shí)鐘信號(hào)；以及由所述第一輸出產(chǎn)生數(shù)據(jù)輸出和由所述第二輸出產(chǎn)生掃描測(cè)試輸出的裝置，其中所述掃描測(cè)試輸出根據(jù)所述模式選擇信號(hào)選通。
26.根據(jù)權(quán)利要求25的裝置，其中所述數(shù)據(jù)輸入耦合于一對(duì)交叉耦合的反相器的第一輸入，且其中所述掃描測(cè)試輸入耦合于所述一對(duì)交叉耦合的反相器的第二輸入。
27.一種裝置，包括數(shù)據(jù)鎖存器，其包含第一狀態(tài)節(jié)點(diǎn)和第二狀態(tài)節(jié)點(diǎn)；從鎖存器，其響應(yīng)于所述數(shù)據(jù)鎖存器的輸出，其中所述從鎖存器提供數(shù)據(jù)輸出和掃描測(cè)試輸出，且其中所述掃描測(cè)試輸出根據(jù)模式選擇信號(hào)選通；時(shí)鐘多路分用器以接收時(shí)鐘輸入，所述時(shí)鐘多路分用器響應(yīng)于所述模式選擇信號(hào)以選擇地產(chǎn)生第一時(shí)鐘輸出或第二時(shí)鐘輸出其中之一，其中所述時(shí)鐘多路分用器包括第一或非門(mén)和第二或非門(mén)，且當(dāng)模式選擇信號(hào)處于邏輯低電平時(shí)，所述第一或非門(mén)提供邏輯零輸出， 所述第二或非門(mén)提供相對(duì)于所述時(shí)鐘輸入反轉(zhuǎn)的時(shí)鐘信號(hào)，且其中所述從鎖存器響應(yīng)于所述時(shí)鐘輸入，并獨(dú)立于所述第一時(shí)鐘輸出和所述第二時(shí)鐘輸出；傳輸門(mén)，其用以接收數(shù)據(jù)輸入，所述傳輸門(mén)包括第一三態(tài)設(shè)備，其響應(yīng)于所述第一時(shí)鐘輸出以將所述數(shù)據(jù)輸入耦合到所述第一狀態(tài)節(jié)點(diǎn)；以及掃描測(cè)試電路，其用以接收掃描測(cè)試輸入，所述掃描測(cè)試電路包括第二三臺(tái)設(shè)備，其響應(yīng)于所述第二時(shí)鐘輸出以將所述掃描測(cè)試輸入耦合到所述第二狀態(tài)節(jié)點(diǎn)；其中，當(dāng)所述掃描測(cè)試輸入耦合于所述第二狀態(tài)節(jié)點(diǎn)時(shí)，所述數(shù)據(jù)輸入與所述第一狀態(tài)節(jié)點(diǎn)電性地隔離。
28.根據(jù)權(quán)利要求27所述的裝置，其中在第一操作模式中，所述掃描測(cè)試電路在斷電狀態(tài)中選通。
29.根據(jù)權(quán)利要求27所述的裝置，其中所述數(shù)據(jù)鎖存器包括存儲(chǔ)器元件，其包括一對(duì)交叉耦合的反相器，其中所述數(shù)據(jù)輸入耦合于所述一對(duì)交叉耦合的反相器的第一輸入，且其中所述掃描測(cè)試輸入耦合于所述一對(duì)交叉耦合的反相器的第二輸入。
全文摘要
一種邏輯裝置包含數(shù)據(jù)輸入、掃描測(cè)試輸入、時(shí)鐘多路分用器以及主鎖存器。所述時(shí)鐘多路分用器響應(yīng)于時(shí)鐘輸入以選擇性提供第一時(shí)鐘輸出和第二時(shí)鐘輸出。所述主鎖存器耦合到所述數(shù)據(jù)輸入和所述掃描測(cè)試輸入且包含輸出。所述主鎖存器響應(yīng)于所述時(shí)鐘多路分用器的所述第一時(shí)鐘輸出和所述時(shí)鐘多路分用器的所述第二時(shí)鐘輸出以將所述數(shù)據(jù)輸入或所述掃描測(cè)試輸入選擇性耦合到所述輸出。
文檔編號(hào)G01R31/3185GK102288902SQ20111015985
公開(kāi)日2011年12月21日 申請(qǐng)日期2007年6月18日 優(yōu)先權(quán)日2006年6月22日
發(fā)明者保羅·巴塞特, 普拉亞格·帕特爾, 馬丁·圣勞倫特 申請(qǐng)人:高通股份有限公司