專利名稱：用ldmos器件實現(xiàn)的電流采樣電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種用LDMOS器件實現(xiàn)的電流采樣電路。
背景技術(shù)：
LDMOS器件為一種高耐壓場效應(yīng)管，能用于形成電流采樣電路。如圖1所示，是現(xiàn)有用LDMOS器件實現(xiàn)的電流采樣電路的示意圖?，F(xiàn)有用LDMOS器件實現(xiàn)的電流采樣電路包括電流采樣用LDMOS器件I和電流對比用LDMOS器件2，電流采樣用LDMOS器件I和電流對比用LDMOS器件2的柵極3共接、漏端4共接、源端5A、5B分開接出。從圖1中可以看出，電流采樣用LDMOS器件I和電流對比用LDMOS器件2的襯底之間還有一個寄生襯底串聯(lián)電阻10。如圖2所示，是現(xiàn)有用LDMOS器件實現(xiàn)的電流采樣電路的版圖結(jié)構(gòu)示意圖。虛線方框6所示區(qū)域為電流對比用LDMOS器件2的形成區(qū)域，虛線方框7所示區(qū)域為電流采樣用LDMOS器件I的形成區(qū)域。所述電流采樣用LDMOS器件I的源區(qū)9和所述電流對比用LDMOS器件2的源區(qū)8都形成于所述柵極13的外側(cè)。所述電流采樣用LDMOS器件I和電流對比用LDMOS器件2的漏區(qū)漂移區(qū)11和漏區(qū)12是共用的。所述漏區(qū)漂移區(qū)11由多根條形結(jié)構(gòu)并行排列并首尾相連組成，且呈一封閉式結(jié)構(gòu)。在所述漏區(qū)漂移區(qū)11的封閉式結(jié)構(gòu)內(nèi)側(cè)為所述漏區(qū)12。在所述柵極13和所述漏區(qū)12之間的所述漏區(qū)漂移區(qū)11上方形成有場氧化隔離層，所述柵極13由多晶硅組成，所述柵極13的多晶硅還延伸到所述場氧化隔離層上，延伸部分為靠近源區(qū)一側(cè)的多晶硅場板；在靠近所述漏區(qū)12的一側(cè)的所述場氧化隔離層上也形成有另一多晶硅場板14。所述柵極13和所述多晶硅場板14也都為封閉式結(jié)構(gòu)，分別和所述漏區(qū)漂移區(qū)11的外側(cè)和內(nèi)側(cè)邊沿的圍繞結(jié)構(gòu)相同。圖2中可以看出，所述電流采樣用LDMOS器件I的源區(qū)9和所述電流對比用LDMOS器件2的源區(qū)8的P型阱都是形成于P型硅襯底上，且都位于所述柵極13的外側(cè)，二者之間沒有隔離結(jié)構(gòu)，這樣在所述源區(qū)8和所述源區(qū)9之間會形成一寄生襯底串聯(lián)電阻10。所述漏區(qū)12、所述柵極13、所述源區(qū)9和所述源區(qū)8分別和金屬連線引出形成如圖1所示的所述漏端4、所述柵極4和所述源端 5A、5B。使用上述現(xiàn)有用LDMOS器件實現(xiàn)的電流采樣電路進行采用時，漏端需要接到很高電壓，有的應(yīng)用要接到超過600V，由于所述寄生襯底串聯(lián)電阻10的存在，在正常工作時，兩個源端5A和5B之間會存在有很大漏電而引起損耗。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種用LDMOS器件實現(xiàn)的電流采樣電路，能使電流采樣用的第一 LDMOS器件和電流對比用的第二 LDMOS器件之間完全隔離，消除第一LDMOS器件和第二 LDMOS器件的源端之間的漏電。為解決上述技術(shù)問題，本發(fā)明提供一種用LDMOS器件實現(xiàn)的電流采樣電路，電流采樣電路包括電流采樣用的第一 LDMOS器件和電流對比用的第二 LDMOS器件，所述第一LDMOS器件和所述第二 LDMOS器件的柵極共接、漏端共接、源端分開接出。在P型硅襯底上形成有一第一 N型注入?yún)^(qū)，所述第一 N型注入?yún)^(qū)的將所述第一LDMOS器件的第一 P型阱和所述第二 LDMOS器件的第二 P型阱都包圍起來，使所述第一 P型阱和所述第二 P型阱互相由PN結(jié)完全隔離開。在所述第一 P型阱中形成有所述第一 LDMOS器件的源區(qū)；所述第一 P型阱上覆蓋有所述第一 LDMOS器件的柵極，所述第一 P型阱的被該柵極覆蓋區(qū)域為形成所述第一 LDMOS器件的溝道的區(qū)域；所述第一 LDMOS器件的漏區(qū)形成于第二 N型注入?yún)^(qū)中，位于所述第一 P型阱和所述第一 LDMOS器件的漏區(qū)間的所述第二 N型注入?yún)^(qū)組成所述第一 LDMOS器件的漏區(qū)漂移區(qū)。在所述第二 P型阱中形成有所述第二 LDMOS器件的源區(qū)；所述第二 P型阱上覆蓋有所述第二 LDMOS器件的柵極，所述第二 P型阱的被該柵極覆蓋區(qū)域為形成所述第二 LDMOS器件的溝道的區(qū)域；所述第二 LDMOS器件的漏區(qū)形成于所述第二 N型注入?yún)^(qū)中，位于所述第
二P型阱和所述第二 LDMOS器件的漏區(qū)間的所述第二 N型注入?yún)^(qū)組成所述第二 LDMOS器件的漏區(qū)漂移區(qū)。在俯視平面上，所述電流采樣電路的版圖結(jié)構(gòu)為:所述第一 LDMOS器件位于中間位置，所述第一 LDMOS器件的源區(qū)被一首尾相連的呈閉合圖形結(jié)構(gòu)的柵極圍繞在中間，所述第一 LDMOS器件的漏區(qū)漂移區(qū)呈條形結(jié)構(gòu)、且所述第一 LDMOS器件的柵極和源區(qū)都處于所述第一 LDMOS器件的漏區(qū)漂移區(qū)中，在所述第一LDMOS器件的漏區(qū)漂移區(qū)的兩側(cè)為所述第一 LDMOS器件的兩根呈條形結(jié)構(gòu)的漏區(qū)。所述第二 LDMOS器件由多根條形單元并聯(lián)連接形成，各所述條形單元的源區(qū)、漏區(qū)漂移區(qū)、漏區(qū)都為相同的條形結(jié)構(gòu)，最內(nèi)側(cè)的兩個所述條形單元的漏區(qū)分別和所述第一LDMOS器件的兩個條形漏區(qū)共用；從所述第一 LDMOS器件的兩個條形漏區(qū)開始往外，各所述條形單元按照:漏區(qū)、漏區(qū)漂移區(qū)、源區(qū)、漏區(qū)漂移區(qū)、漏區(qū)的排列方式依次往外排列；各所述條形單元的漏區(qū)漂移區(qū)以及所述第一 LDMOS器件的漏區(qū)漂移區(qū)連接在一起呈一首尾相連的封閉式結(jié)構(gòu)，并將所述第二 LDMOS器件的漏區(qū)封閉于所述封閉式結(jié)構(gòu)的里側(cè)、而所述第二 LDMOS器件的源區(qū)則位于所述封閉式結(jié)構(gòu)的外側(cè)。進一步的改進是，所述第一 LDMOS器件的柵極的閉合圖形結(jié)構(gòu)為跑道型形狀、或環(huán)狀，且所述第一 LDMOS器件的柵極的閉合圖形結(jié)構(gòu)的長軸方向沿著所述第一 LDMOS器件的漏區(qū)漂移區(qū)的長邊方向；在所述第一 LDMOS器件的柵極的沿長軸方向的弧形頭部處的所述第一 LDMOS器件的漏區(qū)漂移區(qū)中形成有一緩沖耐壓區(qū)，所述緩沖耐壓區(qū)由未形成所述第
二N型注入?yún)^(qū)的所述P型硅襯底組成，而所述緩沖耐壓區(qū)外部的所述第一 LDMOS器件的漏區(qū)漂移區(qū)全部由所述第二 N型注入?yún)^(qū)組成。進一步的改進是，各所述條形單元的漏區(qū)漂移區(qū)以及所述第一 LDMOS器件的漏區(qū)漂移區(qū)形成的所述封閉式結(jié)構(gòu)的連接處呈弧形結(jié)構(gòu)；各所述條形單元的柵極也按照各所述漏區(qū)漂移區(qū)的連接方式連接在一起，各所述條形單元的柵極的連接處也呈弧形結(jié)構(gòu)，各所述條形單元的柵極的彎向所述源區(qū)一側(cè)的弧形連接處對應(yīng)的各所述條形單元的漏區(qū)漂移區(qū)中分別形成有一緩沖耐壓區(qū)，所述緩沖耐壓區(qū)由未形成所述第二 N型注入?yún)^(qū)的所述P型硅襯底組成，而所述緩沖耐壓區(qū)外部的其它各所述條形單元的漏區(qū)漂移區(qū)全部由所述第二N型注入?yún)^(qū)組成。進一步的改進是，所述第一 N型注入?yún)^(qū)為所述第二 N型注入?yún)^(qū)的一部分、且所述第一 N型注入?yún)^(qū)是由延伸到所述第一 LDMOS器件和所述第二 LDMOS器件的源區(qū)一側(cè)并將所述第一 P型阱和所述第二 P型阱完全包圍起來的所述第二 N型注入?yún)^(qū)組成。進一步的改進是，所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極都是由多晶硅組成，組成所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極的多晶硅之間是獨立的，所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極之間通過金屬連線連接在一起。本發(fā)明通過將電流采樣用的第一 LDMOS器件和電流對比用的第二 LDMOS器件的P型阱都用N型注入?yún)^(qū)包圍，并將第一 LDMOS器件的源區(qū)用柵極圍繞并置于整個電流采樣電路的中間，同時將第一 LDMOS器件的漏區(qū)和第二 LDMOS器件的漏區(qū)進行共用，將第二 LDMOS器件的漏區(qū)漂移區(qū)和第一 LDMOS器件的漏區(qū)漂移區(qū)連接在一起呈一首尾相連的封閉式結(jié)構(gòu)，使第二 LDMOS器件的漏區(qū)封閉于封閉式結(jié)構(gòu)的里側(cè)、第二 LDMOS器件的源區(qū)則位于封閉式結(jié)構(gòu)的外側(cè)，從而能實現(xiàn)兩個LDMOS器件之間的完全隔離，消除第一 LDMOS器件和第二LDMOS器件的源端之間的漏電。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明:圖1是現(xiàn)有用LDMOS器件實現(xiàn)的電流采樣電路的示意圖；圖2是現(xiàn)有用LDMOS器件實現(xiàn)的電流采樣電路的版圖結(jié)構(gòu)示意圖；圖3是本發(fā)明實施例用LDMOS器件實現(xiàn)的電流采樣電路的示意圖；圖4是本發(fā)明實施例用LDMOS器件實現(xiàn)的電流采樣電路的版圖結(jié)構(gòu)示意圖；圖5是沿圖4中的AA線的器件的剖面結(jié)構(gòu)圖；圖6是沿圖4中的BB線的器件的剖面結(jié)構(gòu)圖；圖7是沿圖4中的CC線的器件的剖面結(jié)構(gòu)圖。
具體實施例方式如圖3所示，是本發(fā)明實施例用LDMOS器件實現(xiàn)的電流采樣電路的示意圖。本發(fā)明實施例用LDMOS器件實現(xiàn)的電流采樣電路包括電流采樣用的第一 LDMOS器件301和電流對比用的第二 LDMOS器件302，所述第一 LDMOS器件301和所述第二 LDMOS器件302的柵端303共接、漏端304共接、源端305a和305b分開接出。如圖4所示是本發(fā)明實施例用LDMOS器件實現(xiàn)的電流采樣電路的版圖結(jié)構(gòu)示意圖；如圖5至圖7所示，分別是沿圖4中的AA線、BB線和CC線的器件的剖面結(jié)構(gòu)圖。圖4中虛線方框201所示區(qū)域為第一 LDMOS器件301的形成區(qū)域，虛線方框202所示區(qū)域為所述第二 LDMOS器件302的形成區(qū)域。在P型硅襯底101上形成有一第一 N型注入?yún)^(qū)102，所述第一 N型注入?yún)^(qū)102是由用于形成器件的漏區(qū)漂移區(qū)205的第二 N型注入?yún)^(qū)102延伸到器件的源區(qū)一端而形成的，在本發(fā)明實施例中所述第一 N型注入?yún)^(qū)102和所述第二 N型注入?yún)^(qū)102是一個整體，都用相同的標(biāo)記。
所述第一 N型注入?yún)^(qū)102的將所述第一 LDMOS器件301的第一 P型阱103a和所述第二 LDMOS器件302的第二 P型阱103都包圍起來，使所述第一 P型阱103a和所述第二P型阱103互相由PN結(jié)完全隔離開。在所述第一 P型阱103a中形成有所述第一 LDMOS器件301的源區(qū)210 ;所述第一P型阱103a上覆蓋有所述第一 LDMOS器件301的柵極209，所述第一 P型阱103a的被該柵極209覆蓋區(qū)域為形成所述第一 LDMOS器件301的溝道的區(qū)域；所述第一 LDMOS器件301的漏區(qū)206形成于第二 N型注入?yún)^(qū)102中，位于所述第一 P型阱103a和所述第一 LDMOS器件301的漏區(qū)206間的所述第二 N型注入?yún)^(qū)102組成所述第一 LDMOS器件301的漏區(qū)漂移區(qū) 205。在所述第二 P型阱103中形成有所述第二 LDMOS器件302的源區(qū)203 ;所述第二P型阱103上覆蓋有所述第二 LDMOS器件302的柵極204，所述第二 P型阱103的被該柵極204覆蓋區(qū)域為形成所述第二 LDMOS器件302的溝道的區(qū)域；所述第二 LDMOS器件302的漏區(qū)206形成于所述第二 N型注入?yún)^(qū)102中，位于所述第二 P型阱103和所述第二 LDMOS器件302的漏區(qū)206間的所述第二 N型注入?yún)^(qū)102組成所述第二 LDMOS器件302的漏區(qū)漂移區(qū) 205。在俯視平面上，所述電流采樣電路的版圖結(jié)構(gòu)為:所述第一 LDMOS器件301位于中間位置，所述第一 LDMOS器件301的源區(qū)210被一首尾相連的呈閉合圖形結(jié)構(gòu)的柵極209圍繞在中間。本發(fā)明實施例中，所述第一 LDMOS器件301的柵極209的閉合圖形結(jié)構(gòu)為跑道型形狀，當(dāng)然也能用環(huán)狀或其它的閉合圖形進
行替換。所述第一 LDMOS器件301的漏區(qū)漂移區(qū)205呈條形結(jié)構(gòu)、且所述第一 LDMOS器件301的柵極209和源區(qū)都處于所述第一 LDMOS器件301的漏區(qū)漂移區(qū)205中，在所述第一LDMOS器件301的漏區(qū)漂移區(qū)205的兩側(cè)為所述第一 LDMOS器件301的兩根呈條形結(jié)構(gòu)的漏區(qū)206。所述第一 LDMOS器件301的柵極209的閉合圖形結(jié)構(gòu)的長軸方向沿著所述第一LDMOS器件301的漏區(qū)漂移區(qū)205的長邊方向；在所述第一 LDMOS器件301的柵極209的沿長軸方向的弧形頭部處的所述第一 LDMOS器件301的漏區(qū)漂移區(qū)205中形成有一緩沖耐壓區(qū)208，所述緩沖耐壓區(qū)208由未形成所述第二 N型注入?yún)^(qū)102的所述P型硅襯底101組成，而所述緩沖耐壓區(qū)208外部的所述第一 LDMOS器件301的漏區(qū)漂移區(qū)205全部由所述第二 N型注入?yún)^(qū)102組成。所述第二 LDMOS器件302由多根條形單元并聯(lián)連接形成，各所述條形單元的源區(qū)203、漏區(qū)漂移區(qū)205、漏區(qū)206都為相同的條形結(jié)構(gòu)，最內(nèi)側(cè)的兩個所述條形單元的漏區(qū)206分別和所述第一 LDMOS器件301的兩個條形漏區(qū)206共用；從所述第一 LDMOS器件301的兩個條形漏區(qū)206開始往外，各所述條形單元按照:漏區(qū)206、漏區(qū)漂移區(qū)205、源區(qū)203、漏區(qū)漂移區(qū)205、漏區(qū)206的排列方式依次往外排列。各所述條形單元的漏區(qū)漂移區(qū)205以及所述第一 LDMOS器件301的漏區(qū)漂移區(qū)205連接在一起呈一首尾相連的封閉式結(jié)構(gòu)，該首尾相連的封閉式結(jié)構(gòu)即為:當(dāng)前的條形單元的漏區(qū)漂移區(qū)205的一端和與其平行的前一條形單元的漏區(qū)漂移區(qū)205的同側(cè)的一端相連，當(dāng)前的條形單元的漏區(qū)漂移區(qū)205的另一端和與其平行的下一條形單元的漏區(qū)漂移區(qū)205的同側(cè)的一端相連，最后兩邊最外側(cè)的兩個條形單元的漏區(qū)漂移區(qū)205都處于同一端并相連。所述漏區(qū)漂移區(qū)205連接形成的所述封閉式結(jié)構(gòu)將所述第二 LDMOS器件302的漏區(qū)206封閉于所述封閉式結(jié)構(gòu)的里側(cè)、而所述第二 LDMOS器件302的源區(qū)203則位于所述封閉式結(jié)構(gòu)的外側(cè)。各所述條形單元的漏區(qū)漂移區(qū)205以及所述第一 LDMOS器件301的漏區(qū)漂移區(qū)205形成的所述封閉式結(jié)構(gòu)的連接處呈弧形結(jié)構(gòu)；各所述條形單元的柵極204也按照各所述漏區(qū)漂移區(qū)205的連接方式連接在一起，各所述條形單元的柵極204的連接處也呈弧形結(jié)構(gòu)，各所述條形單元的柵極204的彎向所述源區(qū)203 —側(cè)的弧形連接處對應(yīng)的各所述條形單元的漏區(qū)漂移區(qū)205中分別形成有一緩沖耐壓區(qū)208，所述緩沖耐壓區(qū)208由未形成所述第二 N型注入?yún)^(qū)102的所述P型硅襯底101組成，而所述緩沖耐壓區(qū)208外部的其它各所述條形單元的漏區(qū)漂移區(qū)205全部由所述第二 N型注入?yún)^(qū)102組成。所述第一 LDMOS器件301的柵極209和所述第二 LDMOS器件302的柵極204都是由多晶硅組成，組成所述第一 LDMOS器件301的柵極209和所述第二 LDMOS器件302的柵極204的多晶硅之間是獨立的，所述第一 LDMOS器件301的柵極209和所述第二 LDMOS器件302的柵極204之間通過金屬連線連接在一起并形成柵端303引出。在所述柵極204和209和所述漏區(qū)206之間的所述漏區(qū)漂移區(qū)205上方形成有場氧化隔離層105，所述柵極204和209的多晶硅還延伸到所述場氧化隔離層105上，延伸部分為靠近源區(qū)一側(cè)的多晶硅場板。在靠近所述漏區(qū)206的一側(cè)的所述場氧化隔離層105上也形成有另一多晶硅場板207。所述第二 LDMOS器件302的柵極204和所述多晶硅場板207也都為封閉式結(jié)構(gòu)，分別和所述漏區(qū)漂移區(qū)205的外側(cè)和內(nèi)側(cè)邊沿的圍繞結(jié)構(gòu)相同。如圖5所示，是沿圖4中的AA線的器件的剖面結(jié)構(gòu)圖；顯示了所述第二 LDMOS器件302的一個條形單元的剖面結(jié)構(gòu)。所述漏區(qū)206由形成于第二 N型注入?yún)^(qū)102中的所述N+區(qū)107組成；所述源區(qū)203由形成于所述第二 P型阱103中的N+區(qū)106組成，所述第二 P型阱103中還形成P+區(qū)108，所述P+區(qū)108和所述N+區(qū)106連接在一起并一起組成所述源端。在所述漏區(qū)漂移區(qū)205中，位于所述場氧化隔離層105下方形成有一 P型注入?yún)^(qū)104，在所述漏區(qū)206加高壓時，P型注入?yún)^(qū)104提供空穴更容易和N型漂移區(qū)205中的電子中和，產(chǎn)生耗盡區(qū)以提高漏區(qū)206耐壓。在所述源區(qū)203下也形成有P型注入?yún)^(qū)104a，所述P型注入?yún)^(qū)104a和所述P型注入?yún)^(qū)104保持一定距離。所述柵極204及其延伸形成的多晶硅場板會覆蓋到所述P型注入?yún)^(qū)104a和所述P型注入?yún)^(qū)104?？拷﹨^(qū)206的所述多晶硅場板207也覆蓋到所述P型注入?yún)^(qū)104。還包括一層間膜109，所述層間膜109將器件的底部結(jié)構(gòu)都覆蓋，如覆蓋了所述柵極204、多晶硅場板207、源區(qū)203和漏區(qū)206以及所述場氧化隔離層105。在所述層間膜109中形成有接觸孔分別和所述柵極204、多晶硅場板207、源區(qū)203和漏區(qū)206連接。在所述層間膜109中形成有金屬層。所述源區(qū)203最后通過金屬111引出，所述漏區(qū)207通過金屬112引出。在所述金屬111的旁側(cè)還形成有金屬場板113，所述金屬場板113和所述柵極204相連接；所述金屬場板113和所述柵極204連在一起，既形成金屬場版，又因為和柵極并聯(lián)而降低柵極電阻。所述多晶硅場板207也和所述金屬112連接。如圖6所示，是沿圖4中的BB線的器件的剖面結(jié)構(gòu)圖；顯示了所述第二 LDMOS器件302的一個條形單元和所述第一 LDMOS器件301的剖面結(jié)構(gòu)。所述第二 LDMOS器件302的結(jié)構(gòu)和如圖5所示的相同。所述第一 LDMOS器件301的結(jié)構(gòu)為:所述漏區(qū)206和所述第二 LDMOS器件302的漏區(qū)206共用。由形成于第二 N型注入?yún)^(qū)102中的所述N+區(qū)107組成；所述源區(qū)210由形成于所述第一 P型阱103a中的N+區(qū)106a組成，所述第二 P型阱103a中還形成P+區(qū)，該P+區(qū)和所述N+區(qū)106a連接在一起并
一起組成源端。在所述源區(qū)210下也形成有P型注入?yún)^(qū)104b，所述P型注入?yún)^(qū)104b和所述P型注入?yún)^(qū)104保持一定距離。所述柵極209及其延伸形成的多晶硅場板會覆蓋到所述P型注入?yún)^(qū)104b和所述P型注入?yún)^(qū)104。所述源區(qū)210最后也通過金屬層引出，在所述源區(qū)210的引出金屬層的旁側(cè)還形成有金屬場板113a,所述金屬場板113a和所述柵極209相連接；所述金屬場板113a和所述柵極209連在一起，既形成金屬場版，又因為和柵極并聯(lián)而降低柵極電阻。如圖7所示，分別是沿圖4中的CC線的器件的剖面結(jié)構(gòu)圖，可以看出，所述緩沖耐壓區(qū)208由未形成所述第二 N型注入?yún)^(qū)102的所述P型硅襯底101組成，而所述緩沖耐壓區(qū)208外部的其它各所述條形單元的漏區(qū)漂移區(qū)205全部由所述第二N型注入?yún)^(qū)102組成。形成于所述緩沖耐壓區(qū)208周側(cè)的所述漏區(qū)漂移區(qū)205中的所述P型注入?yún)^(qū)104都延伸到所述緩沖耐壓區(qū)208中。以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種用LDMOS器件實現(xiàn)的電流采樣電路，其特征在于:電流采樣電路包括電流采樣用的第一 LDMOS器件和電流對比用的第二 LDMOS器件，所述第一 LDMOS器件和所述第二LDMOS器件的柵極共接、漏端共接、源端分開接出； 在P型硅襯底上 形成有一第一 N型注入?yún)^(qū)，所述第一 N型注入?yún)^(qū)的將所述第一 LDMOS器件的第一 P型阱和所述第二 LDMOS器件的第二 P型阱都包圍起來，使所述第一 P型阱和所述第二 P型阱互相由PN結(jié)完全隔離開； 在所述第一 P型阱中形成有所述第一 LDMOS器件的源區(qū)；所述第一 P型阱上覆蓋有所述第一 LDMOS器件的柵極，所述第一 P型阱的被該柵極覆蓋區(qū)域為形成所述第一 LDMOS器件的溝道的區(qū)域；所述第一 LDMOS器件的漏區(qū)形成于第二 N型注入?yún)^(qū)中，位于所述第一 P型阱和所述第一 LDMOS器件的漏區(qū)間的所述第二 N型注入?yún)^(qū)組成所述第一 LDMOS器件的漏區(qū)漂移區(qū)； 在所述第二 P型阱中形成有所述第二 LDMOS器件的源區(qū)；所述第二 P型阱上覆蓋有所述第二 LDMOS器件的柵極，所述第二 P型阱的被該柵極覆蓋區(qū)域為形成所述第二 LDMOS器件的溝道的區(qū)域；所述第二 LDMOS器件的漏區(qū)形成于所述第二 N型注入?yún)^(qū)中，位于所述第二P型阱和所述第二 LDMOS器件的漏區(qū)間的所述第二 N型注入?yún)^(qū)組成所述第二 LDMOS器件的漏區(qū)漂移區(qū)； 在俯視平面上，所述電流采樣電路的版圖結(jié)構(gòu)為: 所述第一 LDMOS器件位于中間位置，所述第一 LDMOS器件的源區(qū)被一首尾相連的呈閉合圖形結(jié)構(gòu)的柵極圍繞在中間，所述第一 LDMOS器件的漏區(qū)漂移區(qū)呈條形結(jié)構(gòu)、且所述第一LDMOS器件的柵極和源區(qū)都處于所述第一 LDMOS器件的漏區(qū)漂移區(qū)中，在所述第一 LDMOS器件的漏區(qū)漂移區(qū)的兩側(cè)為所述第一 LDMOS器件的兩根呈條形結(jié)構(gòu)的漏區(qū)； 所述第二 LDMOS器件由多根條形單元并聯(lián)連接形成，各所述條形單元的源區(qū)、漏區(qū)漂移區(qū)、漏區(qū)都為相同的條形結(jié)構(gòu)，最內(nèi)側(cè)的兩個所述條形單元的漏區(qū)分別和所述第一 LDMOS器件的兩個條形漏區(qū)共用；從所述第一 LDMOS器件的兩個條形漏區(qū)開始往外，各所述條形單元按照:漏區(qū)、漏區(qū)漂移區(qū)、源區(qū)、漏區(qū)漂移區(qū)、漏區(qū)的排列方式依次往外排列；各所述條形單元的漏區(qū)漂移區(qū)以及所述第一 LDMOS器件的漏區(qū)漂移區(qū)連接在一起呈一首尾相連的封閉式結(jié)構(gòu)，并將所述第二 LDMOS器件的漏區(qū)封閉于所述封閉式結(jié)構(gòu)的里側(cè)、而所述第二LDMOS器件的源區(qū)則位于所述封閉式結(jié)構(gòu)的外側(cè)。
2.按權(quán)利要求1所述用LDMOS器件實現(xiàn)的電流采樣電路，其特征在于:所述第一LDMOS器件的柵極的閉合圖形結(jié)構(gòu)為跑道型形狀、或環(huán)狀，且所述第一 LDMOS器件的柵極的閉合圖形結(jié)構(gòu)的長軸方向沿著所述第一 LDMOS器件的漏區(qū)漂移區(qū)的長邊方向；在所述第一LDMOS器件的柵極的沿長軸方向的弧形頭部處的所述第一 LDMOS器件的漏區(qū)漂移區(qū)中形成有一緩沖耐壓區(qū)，所述緩沖耐壓區(qū)由未形成所述第二 N型注入?yún)^(qū)的所述P型硅襯底組成，而所述緩沖耐壓區(qū)外部的所述第一 LDMOS器件的漏區(qū)漂移區(qū)全部由所述第二 N型注入?yún)^(qū)組成。
3.按權(quán)利要求1所述用LDMOS器件實現(xiàn)的電流采樣電路，其特征在于:各所述條形單元的漏區(qū)漂移區(qū)以及所述第一 LDMOS器件的漏區(qū)漂移區(qū)形成的所述封閉式結(jié)構(gòu)的連接處呈弧形結(jié)構(gòu)；各所述條形單元的柵極也按照各所述漏區(qū)漂移區(qū)的連接方式連接在一起，各所述條形單元的柵極的連接處也呈弧形結(jié)構(gòu)，各所述條形單元的柵極的彎向所述源區(qū)一側(cè)的弧形連接處對應(yīng)的各所述條形單元的漏區(qū)漂移區(qū)中分別形成有一緩沖耐壓區(qū)，所述緩沖耐壓區(qū)由未形成所述第二 N型注入?yún)^(qū)的所述P型硅襯底組成，而所述緩沖耐壓區(qū)外部的其它各所述條形單元的漏區(qū)漂移區(qū)全部由所述第二 N型注入?yún)^(qū)組成。
4.按權(quán)利要求1或2或3所述用LDMOS器件實現(xiàn)的電流采樣電路，其特征在于:所述第一 N型注入?yún)^(qū)為所述第二 N型注入?yún)^(qū)的一部分、且所述第一 N型注入?yún)^(qū)是由延伸到所述第一 LDMOS器件和所述第二 LDMOS器件的源區(qū)一側(cè)并將所述第一 P型阱和所述第二 P型阱完全包圍起來的所述第二 N型注入?yún)^(qū)組成。
5.按權(quán)利要求1或2或3所述用LDMOS器件實現(xiàn)的電流采樣電路，其特征在于:所述第一LDMOS器件的柵極和所述第二 LDMOS器件的柵極都是由多晶硅組成，組成所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極的多晶硅之間是獨立的，所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵 極之間通過金屬連線連接在一起。
全文摘要
本發(fā)明公開了一種用LDMOS器件實現(xiàn)的電流采樣電路，電流采樣用的第一LDMOS器件和電流對比用的第二LDMOS器件的P型阱都用N型注入?yún)^(qū)包圍，第一LDMOS器件的源區(qū)用柵極圍繞并置于整個電流采樣電路的中間；第一LDMOS器件的漏區(qū)和第二LDMOS器件的漏區(qū)為共用結(jié)構(gòu)，第二LDMOS器件的漏區(qū)漂移區(qū)和第一LDMOS器件的漏區(qū)漂移區(qū)連接在一起呈一首尾相連的封閉式結(jié)構(gòu)，第二LDMOS器件的漏區(qū)封閉于封閉式結(jié)構(gòu)的里側(cè)、第二LDMOS器件的源區(qū)則位于封閉式結(jié)構(gòu)的外側(cè)。本發(fā)明能實現(xiàn)兩個LDMOS器件之間的完全隔離，消除第一LDMOS器件和第二LDMOS器件的源端之間的漏電。
文檔編號G01R15/14GK103091533SQ20111034268
公開日2013年5月8日 申請日期2011年11月3日 優(yōu)先權(quán)日2011年11月3日
發(fā)明者金鋒, 朱麗霞 申請人:上海華虹Nec電子有限公司