差分電流采樣電路的制作方法
【專利摘要】本發(fā)明公開了一種差分電流采樣電路。該電路包括電流信號(hào)輸入端（Io）、脈沖觸發(fā)信號(hào)輸入端（MPG）和采樣電壓信號(hào)輸出端（Vout），其特征在于，該電路還包括：第一PMOS晶體管（P1）、第二PMOS晶體管（P2）、第三PMOS晶體管（P3）、第四PMOS晶體管（P4）、第一NMOS晶體管（N1）、第二NMOS晶體管（N2）、第三NMOS晶體管（N3）、第四NMOS晶體管（N4）、第五NMOS晶體管（N5）和電阻（R1）。本發(fā)明的有益效果是：MOS管結(jié)構(gòu)簡(jiǎn)單，工藝簡(jiǎn)單，所占面積較小，該電路的電路結(jié)構(gòu)簡(jiǎn)單，減小芯片面積，節(jié)省成本。
【專利說明】差分電流采樣電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種差分電流采樣電路。
【背景技術(shù)】
[0002]電流采樣電路是電路中監(jiān)測(cè)或監(jiān)控電路中電流值的重要電路?，F(xiàn)有技術(shù)中的電流采樣電路一般采用比較器和雙極型晶體管構(gòu)建電流采樣電路，但是這種電路結(jié)構(gòu)比較復(fù)雜，重點(diǎn)是不適合于集成電路中采用這種結(jié)構(gòu)的電流采樣電路，因?yàn)殡p極型三極管在集成電路中所占面積較大，增大了芯片的面積且要增加工藝，因此增加了成本。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的發(fā)明目的在于:針對(duì)上述存在的問題，提供一種MOS管結(jié)構(gòu)的差分電流采樣電路。
[0004]本發(fā)明采用的技術(shù)方案是這樣的:一種差分電流采樣電路，包括電流信號(hào)輸入端、脈沖觸發(fā)信號(hào)輸入端和米樣電壓信號(hào)輸出端，該電路還包括:第一 PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管和電阻。
[0005]電壓源連接至第一 PMOS晶體管的源極、第二 PMOS晶體管的源極和第五NMOS晶體管的漏極；電流信號(hào)輸入端連接至第一 NMOS晶體管的樓極；脈沖觸發(fā)信號(hào)輸入端連接至第四NMOS晶體管的柵極和第五NMOS晶體管的柵極；采樣電壓信號(hào)輸出端連接至第四NMOS晶體管的源極和第五NMOS晶體管的源極；第一 PMOS晶體管的漏極連接至第三PMOS晶體管的源極，柵極連接至第二 PMOS晶體管的柵極和第四PMOS晶體管的漏極；第二 PMOS晶體管的漏極連接至第四PMOS晶體管的源極和第四NMOS晶體管的漏極；第三PMOS晶體管的柵極連接至第四PMOS晶體管的柵極和第三NMOS晶體管的漏極，漏極連接至第一 NMOS晶體管的柵極、第二 NMOS晶體管的柵極和第三NMOS晶體管的柵極；電阻串接于第四PMOS晶體管的漏極和第三NMOS晶體管的漏極之間；第一 NMOS晶體管的源極、第二 NMOS晶體管的源極和第
三NMOS晶體管的源極均接地。
[0006]在上述的電路中，所述第一 PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管和第四PMOS晶體管采用參數(shù)相同的PMOS晶體管。
[0007]在上述的電路中，所述第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管和第五NMOS晶體管為參數(shù)相同的NMOS晶體管。
[0008]綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是:MOS管結(jié)構(gòu)簡(jiǎn)單，工藝簡(jiǎn)單，所占面積較小，該電路的電路結(jié)構(gòu)簡(jiǎn)單，減小芯片面積，節(jié)省成本。
【專利附圖】

【附圖說明】
[0009]圖1是本發(fā)明差分電流采樣電路的電路原理圖。【具體實(shí)施方式】
[0010]下面結(jié)合附圖，對(duì)本發(fā)明作詳細(xì)的說明。
[0011]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0012]如圖1所示，是本發(fā)明差分電流采樣電路的電路原理圖。
[0013]—種差分電流米樣電路，包括電流信號(hào)輸入端Ιο、脈沖觸發(fā)信號(hào)輸入端MPG和米樣電壓信號(hào)輸出端Vout，該電路還包括:第一 PMOS晶體管P1、第二 PMOS晶體管P2、第三PMOS晶體管P3、第四PMOS晶體管P4、第一 NMOS晶體管N1、第二 NMOS晶體管N2、第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5和電阻Rl。
[0014]下面結(jié)合附圖1對(duì)本發(fā)明上述的各電子元器件間的連接關(guān)系做詳細(xì)說明:電壓源連接至第一 PMOS晶體管Pl的源極、第二 PMOS晶體管P2的源極和第五NMOS晶體管N5的漏極；電流信號(hào)輸入端1連接至第一 NMOS晶體管NI的樓極；脈沖觸發(fā)信號(hào)輸入端MPG連接至第四NMOS晶體管N4的柵極和第五NMOS晶體管N5的柵極；采樣電壓信號(hào)輸出端Vout連接至第四NMOS晶體管N4的源極和第五NMOS晶體管N5的源極；第一 PMOS晶體管Pl的漏極連接至第三PMOS晶體管P3的源極，柵極連接至第二 PMOS晶體管P2的柵極和第四PMOS晶體管P4的漏極；第二 PMOS晶體管P2的漏極連接至第四PMOS晶體管P4的源極和第四NMOS晶體管N4的漏極；第三PMOS晶體管P3的柵極連接至第四PMOS晶體管P4的柵極和第三NMOS晶體管N3的漏極，漏極連接至第一 NMOS晶體管NI的柵極、第二 NMOS晶體管N2的柵極和第三NMOS晶體管N3的柵極；電阻Rl串接于第四PMOS晶體管P4的漏極和第三NMOS晶體管N3的漏極之間；第一 NMOS晶體管NI的源極、第二 NMOS晶體管N2的源極和第三NMOS晶體管N3的源極均接地GND。
[0015]在本發(fā)明上述的電路中，所述第一 PMOS晶體管Pl、第二 PMOS晶體管P2、第三PMOS晶體管P3和第四PMOS晶體管P4采用參數(shù)相同的PMOS晶體管。
[0016]在本發(fā)明上述的電路中，所述第一 NMOS晶體管N1、第二 NMOS晶體管N2、第三NMOS晶體管N3、第四NMOS晶體管N4和第五NMOS晶體管N5采用參數(shù)相同的NMOS晶體管。
[0017]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種差分電流米樣電路，包括電流信號(hào)輸入端(Ιο)、脈沖觸發(fā)信號(hào)輸入端(MPG)和米樣電壓信號(hào)輸出端(Vout),其特征在于，該電路還包括:第一 PMOS晶體管(Ρ1)、第二PMOS晶體管(Ρ2 )、第三PMOS晶體管(Ρ3 )、第四PMOS晶體管(Ρ4)、第一 NMOS晶體管(NI)、第二 NMOS晶體管(Ν2)、第三NMOS晶體管(Ν3)、第四NMOS晶體管(Ν4)、第五NMOS晶體管(Ν5)和電阻(Rl)； 電壓源連接至第一 PMOS晶體管(Pl)的源極、第二 PMOS晶體管(Ρ2)的源極和第五NMOS晶體管(Ν5)的漏極；電流信號(hào)輸入端(1)連接至第一 NMOS晶體管(NI)的樓極；脈沖觸發(fā)信號(hào)輸入端(MPG)連接至第四NMOS晶體管(Ν4)的柵極和第五NMOS晶體管(Ν5)的柵極；采樣電壓信號(hào)輸出端(Vout)連接至第四NMOS晶體管(Ν4)的源極和第五NMOS晶體管(Ν5)的源極；第一 PMOS晶體管(Pl)的漏極連接至第三PMOS晶體管(Ρ3)的源極，柵極連接至第二PMOS晶體管(Ρ2)的柵極和第四PMOS晶體管(Ρ4)的漏極；第二 PMOS晶體管(Ρ2)的漏極連接至第四PMOS晶體管(Ρ4)的源極和第四NMOS晶體管(Ν4)的漏極；第三PMOS晶體管(Ρ3)的柵極連接至第四PMOS晶體管(Ρ4)的柵極和第三NMOS晶體管(Ν3)的漏極，漏極連接至第一 NMOS晶體管(NI)的柵極、第二 NMOS晶體管(Ν2)的柵極和第三NMOS晶體管(Ν3)的柵極；電阻(Rl)串接于第四PMOS晶體管(Ρ4)的漏極和第三NMOS晶體管(Ν3)的漏極之間；第一 NMOS晶體管(NI)的源極、第二 NMOS晶體管(Ν2)的源極和第三NMOS晶體管(Ν3)的源極均接地(GND)。
2.根據(jù)權(quán)利要求1所述的差分電流采樣電路，其特征在于，所述第一PMOS晶體管(Ρ1)、第二 PMOS晶體管(Ρ2)、第三PMOS晶體管(Ρ3)和第四PMOS晶體管(Ρ4)為參數(shù)相同的PMOS晶體管。
3.根據(jù)權(quán)利要求1所述的差分電流采樣電路，其特征在于，所述第一NMOS晶體管(NI)、第二 NMOS晶體管(Ν2)、第三NMOS晶體管(Ν3)、第四NMOS晶體管(Ν4)和第五NMOS晶體管(Ν5)為參數(shù)相同的NMOS晶體管。
【文檔編號(hào)】G01R19/00GK103713177SQ201210373804
【公開日】2014年4月9日 申請(qǐng)日期:2012年10月2日 優(yōu)先權(quán)日:2012年10月2日
【發(fā)明者】王曉娟, 周曉東, 王紀(jì)云 申請(qǐng)人:鄭州單點(diǎn)科技軟件有限公司