一種智能變電站通用數(shù)據(jù)采集方法
【專利摘要】本發(fā)明提供了一種智能變電站通用數(shù)據(jù)采集方法，包括下述步驟：步驟1、高頻采集智能變電站的電壓信號和電流信號，獲得高頻采樣數(shù)據(jù)；步驟2、獲取高頻采樣數(shù)據(jù)的分頻數(shù)據(jù)；步驟3、對分頻數(shù)據(jù)進(jìn)行標(biāo)準(zhǔn)化傳輸。和現(xiàn)有技術(shù)相比，本發(fā)明提供的一種智能變電站通用數(shù)據(jù)采集方法，僅通過一套采集電路實(shí)現(xiàn)智能變電站全站保護(hù)、測量、計(jì)量和PMU等各類不同應(yīng)用對不同采樣頻率的需求，減少數(shù)據(jù)采集設(shè)備配置數(shù)量，簡化智能變電站設(shè)計(jì)，降低變電站的建設(shè)成本。
【專利說明】一種智能變電站通用數(shù)據(jù)采集方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及變電站數(shù)據(jù)采集方法，具體涉及一種智能變電站通用數(shù)據(jù)采集方法?！颈尘凹夹g(shù)】
[0002]近年來，隨著電子技術(shù)和光纖通信技術(shù)的飛速發(fā)展，電子式互感器在變電站得到了廣泛應(yīng)用，與傳統(tǒng)電磁式互感器相比，電子式互感器具有抗干擾性能好，測量精度高等一系列優(yōu)點(diǎn)。合并單元作為連接電子式互感器或常規(guī)互感器與間隔層二次設(shè)備的橋梁，為保護(hù)、測控裝置的可靠性運(yùn)行提供保障。當(dāng)前，電子式互感器的應(yīng)用為智能變電站建設(shè)的重要組成部分；但在智能變電站具體建設(shè)中隨著應(yīng)用需求的不同，各類間隔層二次裝置對采樣頻率的要求也不盡相同。傳統(tǒng)變電站中由于采用的是電纜連接的方式，各二次設(shè)備的數(shù)據(jù)由各自裝置分別采集，導(dǎo)致采集資源重復(fù)配置，同時(shí)也增大了變電站設(shè)計(jì)的復(fù)雜程度。而在數(shù)字化變電站乃至當(dāng)前的智能變電站，數(shù)據(jù)的采集均通過合并單元實(shí)現(xiàn)，而保護(hù)裝置、測控裝置、PMU裝置、電能質(zhì)量監(jiān)測裝置、故障錄波裝置和電能量計(jì)量裝置對數(shù)據(jù)采集頻率的要求各不相同，結(jié)果導(dǎo)致針對各自不同的需求需要配置各自獨(dú)立的合并單元，雖然合并單元的應(yīng)用實(shí)現(xiàn)了數(shù)據(jù)的數(shù)字化采集，但冗余的配置也導(dǎo)致采集資源配置的重復(fù)和浪費(fèi)，增加了變電站的建設(shè)成本，增添了變電站設(shè)計(jì)的復(fù)雜程度，也給今后變電站的運(yùn)行維護(hù)帶來了困難。
[0003]因此，提供一種能夠通過一套采集電路滿足整個(gè)變電站各類數(shù)據(jù)采集需求，有效簡化變電站數(shù)據(jù)采集設(shè)備數(shù)量和減少網(wǎng)絡(luò)傳輸數(shù)據(jù)流量的智能變電站通用數(shù)據(jù)采集方法顯得尤為重要。

【發(fā)明內(nèi)容】

[0004]為了滿足現(xiàn)有技術(shù)的需要，本發(fā)明提供了一種智能變電站通用數(shù)據(jù)采集方法所述方法包括下述步驟:
[0005]步驟1:高頻采集所述智能變電站的電壓信號和電流信號，獲得高頻采樣數(shù)據(jù)；
[0006]步驟2:獲取所述高頻采樣數(shù)據(jù)的分頻數(shù)據(jù)；以及
[0007]步驟3:對所述分頻數(shù)據(jù)進(jìn)行標(biāo)準(zhǔn)化傳輸。
[0008]優(yōu)選的，所述步驟I中通過高頻采集CPU板或高頻采集模塊采集所述高頻采樣數(shù)據(jù)；所述高頻采集CPU板或所述高頻采集模塊通過光纖與電子式互感器相連，接收所述電子式互感器發(fā)送的所述高頻采樣數(shù)據(jù)；
[0009]所述高頻采集CPU板將采集的256點(diǎn)/周波高頻采樣數(shù)據(jù)分別輸出到高頻傳輸CPU板和分頻傳輸CPU板；所述高頻采集模塊將所述256點(diǎn)/周波高頻采樣數(shù)據(jù)分別輸出到高頻傳輸模塊和分頻傳輸模塊；所述分頻傳輸(PU板和所述分頻傳輸模塊的數(shù)目均為N，N至少為I ;所述高頻傳輸CPU板和所述高頻傳輸模塊的數(shù)目均為I ;
[0010]所述高頻采集CPU板和所述高頻采集模塊均包括高頻采集電路板；所述高頻采集電路板包括聞?lì)l晶振電路和聞?lì)l米樣FPGA電路；所述聞?lì)l晶振電路用于廣生256點(diǎn)/周波脈沖；所述高頻采樣FPGA電路依據(jù)所述高頻晶振電路的晶振頻率向所述電子式互感器發(fā)送高頻采樣脈沖，并接收所述電子式互感器反饋的所述高頻采樣數(shù)據(jù)；
[0011]優(yōu)選的，所述步驟2中獲取所述分頻數(shù)據(jù)包括:
[0012]步驟2-1:定制所述分頻數(shù)據(jù)；所述分頻傳輸CPU板或所述分頻傳輸模塊通過硬件撥碼定制所述分頻數(shù)據(jù)；所述分頻傳輸CPU板或所述分頻傳輸CPU模塊通過設(shè)置不同的分頻撥碼輸出不同頻率的采樣數(shù)據(jù)；
[0013]步驟2-2:通過所述分頻傳輸CPU板或所述分頻傳輸模塊的數(shù)字信號處理器對所述高頻采樣數(shù)據(jù)進(jìn)行插值，獲取所述分頻數(shù)據(jù)；所述數(shù)字信號處理器采用分段拋物線插值算法對所述256點(diǎn)/周波高頻采樣數(shù)據(jù)進(jìn)行差值計(jì)算；
[0014]優(yōu)選的，所述分頻傳輸CPU板和所述分頻傳輸模塊均包括分頻FPGA電路和分頻晶振電路；所述分頻晶振電路用于產(chǎn)生與所述分頻撥碼相對應(yīng)的分頻脈沖；所述分頻FPGA電路依據(jù)所述分頻脈沖進(jìn)行數(shù)據(jù)傳輸；
[0015]優(yōu)選的，所述步驟3中所述分頻數(shù)據(jù)通過符合IEC61850-9-2標(biāo)準(zhǔn)的點(diǎn)對點(diǎn)或組網(wǎng)方式進(jìn)行傳輸；
[0016]優(yōu)選的，所述高頻采集CPU板、所述高頻傳輸CPU板和所述分頻傳輸CPU板集成在一個(gè)裝置上，并統(tǒng)一采用符合IRIG-B或IEEE1588標(biāo)準(zhǔn)的時(shí)鐘同步信號進(jìn)行同步對時(shí)；
[0017]所述高頻采集模塊、所述高頻傳輸模塊和所述分頻傳輸模塊集成在一個(gè)CPU板上，并統(tǒng)一采用符合IRIG-B或IEEE1588標(biāo)準(zhǔn)的時(shí)鐘同步信號進(jìn)行同步對時(shí)。
[0018]與最接近的現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)異效果是:
[0019]1、本發(fā)明技術(shù)方案中，采用本申請公開的數(shù)據(jù)采集方法，智能變電站中的智能電子裝置(Intelligent Electronic Device, IED)能夠直接接收需要的采樣頻率,不需要自行進(jìn)行數(shù)據(jù)差值計(jì)算，不僅簡化了電路設(shè)計(jì)，減少了裝置自身的工作量，同時(shí)也提高了智能變電站各設(shè)備的處理效率，進(jìn)一步提升的裝置的實(shí)時(shí)性；
[0020]2、本發(fā)明技術(shù)方案中，采用符合IEC61850-9-2標(biāo)準(zhǔn)的點(diǎn)對點(diǎn)或組網(wǎng)傳輸方式；現(xiàn)有技術(shù)中采用80點(diǎn)/周波傳輸126byte長度報(bào)文，每秒傳輸4000包報(bào)文，帶寬為3.84M/s ；而采用本申請公開的數(shù)據(jù)采集方法后，將高頻數(shù)據(jù)插值成24點(diǎn)/周波，同樣的報(bào)文長度，每秒傳輸1200包報(bào)文，帶寬僅為1.15M/s，有效減少了網(wǎng)絡(luò)帶寬使用量，有利于提高網(wǎng)絡(luò)通信傳輸?shù)姆€(wěn)定性和可靠性；
[0021]3、本發(fā)明技術(shù)方案中，通過降低網(wǎng)絡(luò)帶寬，提高了網(wǎng)絡(luò)可接入的合并單元的數(shù)據(jù)；當(dāng)傳輸80點(diǎn)/周波數(shù)據(jù)時(shí)，可接入的合并單元的數(shù)據(jù)提高3倍，在保證原有網(wǎng)絡(luò)可靠性和安全性的前提下可大幅減少交換機(jī)的使用數(shù)量，進(jìn)一步降低變電站的投資建設(shè)成本；
[0022]4、本發(fā)明技術(shù)方案中，設(shè)置一個(gè)高頻傳輸CPU板和高頻傳輸模塊不進(jìn)行插值，僅將256點(diǎn)/周波的采樣數(shù)據(jù)進(jìn)行傳輸，高頻傳輸CPU板減輕了高頻采集CPU板的負(fù)荷，保證高頻采集CPU板進(jìn)行數(shù)據(jù)采集時(shí)裝置的穩(wěn)定運(yùn)行；高頻傳輸模塊減輕了高頻采集模塊的負(fù)荷，保證了高頻采集模塊運(yùn)行的穩(wěn)性和可靠性。
[0023]5、本發(fā)明提供的一種智能變電站通用數(shù)據(jù)采集方法，僅通過一套采集電路實(shí)現(xiàn)智能變電站全站保護(hù)、測量、計(jì)量和PMU等各類不同應(yīng)用對不同采樣頻率的需求，減少數(shù)據(jù)采集設(shè)備配置數(shù)量，簡化智能變電站設(shè)計(jì)，降低變電站的建設(shè)成本?！緦＠綀D】

【附圖說明】
[0024]下面結(jié)合附圖對本發(fā)明進(jìn)一步說明。
[0025]圖1是:本發(fā)明實(shí)施例中一種智能變電站通用數(shù)據(jù)采集方法流程圖；
[0026]圖2是:本發(fā)明實(shí)施例中多CPU板件架構(gòu)圖；
[0027]圖3是:本發(fā)明實(shí)施例中單CPU板件架構(gòu)圖。
【具體實(shí)施方式】
[0028]下面將結(jié)合本申請實(shí)施例中的附圖,對本申請實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。
[0029]本發(fā)明提供了一種智能變電站通用數(shù)據(jù)采集方法，如圖1示出了數(shù)據(jù)采集方法流程圖，具體為:
[0030]步驟1、高頻采集智能變電站的電壓信號和電流信號，從而獲取高頻采樣數(shù)據(jù)；
[0031]傳統(tǒng)變電站中，測控裝置常用采樣頻率為32點(diǎn)/周波(1600Hz);智能變電站中，電子式互感器和合并單元常用采樣頻率為80點(diǎn)/周波(4000kHz);繼電保護(hù)裝置(如線路保護(hù)等)，常用采樣頻率包括24點(diǎn)/周波(1200Hz)、32點(diǎn)/周波(1600Hz)、48點(diǎn)/周波(2400Hz);PMU裝置常用采樣頻率包括80點(diǎn)/周波(4000Hz)、96點(diǎn)/周波(4800Hz)、100點(diǎn)/周波(5000Hz)和200點(diǎn)/周波(IOkHz);電能質(zhì)量監(jiān)測裝置，按照能夠精確測量50次以上諧波的標(biāo)準(zhǔn)要求，采樣頻率應(yīng)不小于128點(diǎn)/周波(6400Hz);故障錄波裝置，采樣頻率不低于100點(diǎn)/周波(5000Hz);數(shù)字化電度表，包括精度為0.01級標(biāo)準(zhǔn)電度表和0.05級標(biāo)準(zhǔn)電度表，普通的計(jì)量采樣頻率為160點(diǎn)/周波(8000Hz )，若要達(dá)到更高的精度要求，其采樣頻率應(yīng)達(dá)到256點(diǎn)/周波(12.8kHz);為滿足實(shí)際工況需求，本實(shí)施例中采用基于FPGA的采集電路高頻采集智能變電站的電壓信號和電流信號，得到256點(diǎn)/周波(12.8kHz)的高頻采樣數(shù)據(jù)，每個(gè)高頻采樣數(shù)據(jù)之間的時(shí)間間隔為78.125us (20ms/256)；
[0032]步驟2、獲取高頻采樣數(shù)據(jù)的分頻數(shù)據(jù)；依據(jù)智能變電站中不同智能電子裝置的實(shí)際需求獲得24點(diǎn)/周波、32點(diǎn)/周波、48點(diǎn)/周波、80點(diǎn)/周波、96點(diǎn)/周波、100點(diǎn)/周波和128點(diǎn)/周波等分頻數(shù)據(jù)；
[0033]當(dāng)采用80點(diǎn)/周波的采樣頻率傳輸模式時(shí)，現(xiàn)有技術(shù)中的智能變電站線路保護(hù)裝置通過網(wǎng)絡(luò)接收采樣頻率后需按照其裝置內(nèi)部需求將數(shù)據(jù)插值成24點(diǎn)/周波；而本實(shí)施例中線路保護(hù)裝置能夠直接接收24點(diǎn)/周波采樣數(shù)據(jù)，不需自行進(jìn)行數(shù)據(jù)插值，提高了工作效率；現(xiàn)有技術(shù)中采用80點(diǎn)/周波傳輸長度為126byte的IEC61850-9-2典型報(bào)文時(shí)，每秒傳輸4000包報(bào)文，帶寬為3.84M/s，本實(shí)施例中每秒傳輸1200包報(bào)文，帶寬僅為1.15M/s。
[0034]步驟3、通過符合IEC61850-9-2標(biāo)準(zhǔn)的點(diǎn)對點(diǎn)或組網(wǎng)方式對分頻數(shù)據(jù)進(jìn)行標(biāo)準(zhǔn)化傳輸。
[0035]本實(shí)施例包括通過高頻采集CPU板和高頻采集模塊兩種高頻采集與數(shù)據(jù)傳輸?shù)姆椒ǎ?br> [0036](I)圖2示出了采用高頻采集CPU板、高頻傳輸CPU板和分頻傳輸CPU板對智能變電站進(jìn)行高頻采集和數(shù)據(jù)傳輸?shù)木唧w結(jié)構(gòu)圖；基于圖2所示的智能變電站通用數(shù)據(jù)采集方法為:
[0037]步驟1:高頻采集CPU板通過光纖與電子式互感器相連，接收電子式互感器發(fā)送的高頻數(shù)據(jù)；高頻采集CPU板將采集的256點(diǎn)/周波高頻數(shù)據(jù)分別輸出到高頻傳輸CPU板和分頻傳輸CPU板；高頻采集CPU板、高頻傳輸CPU板和分頻傳輸CPU板集成在一個(gè)裝置上，通過高速裝置內(nèi)的高速串行總線進(jìn)行數(shù)據(jù)交互，并統(tǒng)一采用符合IRIG-B或IEEE1588標(biāo)準(zhǔn)的時(shí)鐘同步信號進(jìn)行同步對時(shí)；高頻采集CPU板包括高頻采集電路板；高頻采集電路板包括聞?lì)l晶振電路和聞?lì)l米樣FPGA電路；聞?lì)l晶振電路用于廣生256點(diǎn)/周波(即12.8kHz)脈沖；高頻采樣FPGA電路依據(jù)高頻晶振電路的晶振頻率向電子式互感器發(fā)送高頻采樣脈沖，并接收電子式互感器反饋的高頻采樣數(shù)據(jù)；
[0038]當(dāng)本發(fā)明公開的通用數(shù)據(jù)采集方法僅用于計(jì)量用時(shí)，即僅需要高頻采集(256點(diǎn)/周波脈沖)，及高頻傳輸時(shí)，對分頻傳輸CPU板不進(jìn)行配置或分頻傳輸CPU板的數(shù)目設(shè)置為O ;若需要進(jìn)行分頻傳輸時(shí)，分頻傳輸CPU板的數(shù)目為N，N至少為I ;高頻傳輸CPU板的數(shù)目為I ;高頻傳輸CPU板不進(jìn)行插值計(jì)算，僅將256點(diǎn)/周波的高頻采樣數(shù)據(jù)進(jìn)行傳輸，從而減輕高頻采集CPU板的負(fù)荷，保證高頻采集CPU板采集高頻采樣數(shù)據(jù)時(shí)裝置穩(wěn)定運(yùn)行。
[0039]步驟2:通過不同的分頻傳輸CPU板獲取分頻數(shù)據(jù)；具體步驟為:
[0040]步驟2-1:定制分頻數(shù)據(jù)；分頻傳輸CPU板通過硬件撥碼定制分頻數(shù)據(jù)；分頻傳輸CPU板通過設(shè)置不同的分頻撥碼輸出不同頻率的采樣數(shù)據(jù)；各分頻傳輸CPU板既可單獨(dú)印制，也可統(tǒng)一印制，當(dāng)采用統(tǒng)一印制時(shí)，各分頻傳輸CPU板的硬件結(jié)構(gòu)完全相同；不同分頻傳輸CPU板僅通過硬件撥碼實(shí)現(xiàn)不同頻率的輸出，確保不同分頻傳輸CPU板故障后的互換性；
[0041]步驟2-2:通過分頻傳輸CPU板的數(shù)字信號處理器對高頻數(shù)據(jù)進(jìn)行插值，獲取分頻數(shù)據(jù)；數(shù)字信號處理器采用分段拋物線插值算法對高頻數(shù)據(jù)進(jìn)行差值計(jì)算；分頻傳輸CPU板包括分頻FPGA電路和分頻晶振電路。
[0042](2)圖3示出了采用高頻采集模塊、高頻傳輸模塊和分頻傳輸模塊對智能變電站進(jìn)行高頻采集和數(shù)據(jù)傳輸?shù)木唧w結(jié)構(gòu)圖；基于圖3所示的智能變電站通用數(shù)據(jù)采集方法為:
[0043]步驟1:高頻采集模塊通過光纖與電子式互感器相連，接收電子式互感器發(fā)送的高頻數(shù)據(jù)；高頻采集模塊將256點(diǎn)/周波高頻采樣數(shù)據(jù)分別輸出到高頻傳輸模塊和分頻傳輸模塊；高頻采集模塊、高頻傳輸模塊和分頻傳輸模塊集成在一個(gè)CPU板上，并統(tǒng)一采用符合IRIG-B或IEEE1588標(biāo)準(zhǔn)的時(shí)鐘同步信號進(jìn)行同步對時(shí)；分頻傳輸模塊的數(shù)目為N ;高頻傳輸模塊的數(shù)目為I ;高頻傳輸模塊不進(jìn)行插值計(jì)算，僅將256點(diǎn)/周波的高頻采樣數(shù)據(jù)進(jìn)行傳輸，從而減輕高頻采集模塊的負(fù)荷，保證高頻采集模塊高采集頻數(shù)據(jù)時(shí)裝置穩(wěn)定運(yùn)行；高頻采集模塊包括高頻采集電路板；高頻采集電路板包括高頻晶振電路和高頻采樣FPGA電路；
[0044]步驟2:通過不同的分頻傳輸模塊獲取分頻數(shù)據(jù)，具體步驟為:
[0045]獲取分頻數(shù)據(jù)的具體步驟為:
[0046]步驟2-1:定制分頻數(shù)據(jù)；分頻傳輸模塊通過硬件撥碼定制分頻數(shù)據(jù)；分頻傳輸(PU模塊通過設(shè)置不同的分頻撥碼輸出不同頻率的采樣數(shù)據(jù)；各分頻傳輸模塊的硬件結(jié)構(gòu)完全相同，不同分頻傳輸CPU模塊僅通過硬件撥碼實(shí)現(xiàn)不同頻率的輸出，確保不同分頻傳輸CPU模塊故障后的互換性；
[0047]步驟2-2:通過分頻傳輸模塊的數(shù)字信號處理器對高頻數(shù)據(jù)進(jìn)行插值，獲取分頻數(shù)據(jù)；數(shù)字信號處理器采用分段拋物線插值算法對高頻數(shù)據(jù)進(jìn)行差值計(jì)算；分頻傳輸模塊包括分頻FPGA電路和分頻晶振電路。
[0048]本實(shí)施例中當(dāng)256點(diǎn)/周波高頻采樣數(shù)據(jù)插值成80點(diǎn)/周波時(shí)，其截?cái)嗾`差為7.28*10-5，相對誤差為9.28*10-4，滿足采樣的精度要求。
[0049]本實(shí)施例采用統(tǒng)一的同步時(shí)鐘信號能夠確保24點(diǎn)/周波?256點(diǎn)/周波內(nèi)不同頻率的采樣數(shù)據(jù)均在Is內(nèi)傳輸完成，能夠有效避免分頻晶振電路在缺乏對時(shí)情況下自身時(shí)鐘誤差的累積而導(dǎo)致的數(shù)據(jù)傳輸異常；通過總線背板將對時(shí)同步的脈沖信號線路并行起來，如此可保證當(dāng)對時(shí)信號來臨時(shí)，所有CPU板或模塊都將依據(jù)時(shí)鐘計(jì)算器清零，確保所有數(shù)據(jù)的內(nèi)部一致性；若各分頻傳輸CPU板或分頻傳輸模塊之間僅通過各自的分頻FPGA電路進(jìn)行分頻而不進(jìn)行統(tǒng)一的同步，由于分頻FPGA電路之間存在的誤差，經(jīng)過一段時(shí)間后就會造成時(shí)間不同步；本實(shí)施例中傳送80點(diǎn)/周波頻率數(shù)據(jù)時(shí)，其頻率為4000，數(shù)據(jù)計(jì)算器為0-3999，當(dāng)對時(shí)脈沖來臨后數(shù)據(jù)計(jì)算器清零，CPU板發(fā)送第O包數(shù)據(jù)，當(dāng)?shù)?999包報(bào)文發(fā)出后，理論上離下一個(gè)對時(shí)脈沖的時(shí)間差為250us，但實(shí)際裝置只需要在此之前將報(bào)文發(fā)出即可；通過各CPU板或模塊的統(tǒng)一對時(shí)同步，確保報(bào)文發(fā)送的開始和結(jié)束的兩個(gè)時(shí)間實(shí)現(xiàn)同步，中間環(huán)節(jié)的報(bào)文發(fā)送的等間隔由各個(gè)分頻FPGA電路實(shí)現(xiàn)，可有效提高報(bào)文發(fā)送的準(zhǔn)確性和穩(wěn)定性。
[0050]本實(shí)施例提供的一種智能變電站通用數(shù)據(jù)采集方法，僅通過一套采集電路實(shí)現(xiàn)智能變電站全站保護(hù)、測量、計(jì)量和PMU裝置等各類不同應(yīng)用對不同采樣頻率的需求，減少數(shù)據(jù)采集設(shè)備配置數(shù)量，簡化智能變電站設(shè)計(jì)，降低變電站的建設(shè)成本。
[0051]最后應(yīng)當(dāng)說明的是:所描述的實(shí)施例僅是本申請一部分實(shí)施例，而不是全部的實(shí)施例。基于本申請中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本申請保護(hù)的范圍。
【權(quán)利要求】
1.一種智能變電站通用數(shù)據(jù)采集方法，其特征在于，所述方法包括下述步驟: 步驟1:高頻采集所述智能變電站的電壓信號和電流信號，獲得高頻采樣數(shù)據(jù)； 步驟2:獲取所述高頻采樣數(shù)據(jù)的分頻數(shù)據(jù)；以及 步驟3:對所述分頻數(shù)據(jù)進(jìn)行標(biāo)準(zhǔn)化傳輸。
2.如權(quán)利要求1所述的一種智能變電站通用數(shù)據(jù)采集方法，其特征在于，所述步驟I中通過高頻采集CPU板或高頻采集模塊采集所述高頻采樣數(shù)據(jù)；所述高頻采集CPU板或所述高頻采集模塊通過光纖與電子式互感器相連，接收所述電子式互感器發(fā)送的所述高頻采樣數(shù)據(jù)； 所述高頻采集CPU板將采集的256點(diǎn)/周波高頻采樣數(shù)據(jù)分別輸出到高頻傳輸CPU板和分頻傳輸CPU板；所述高頻采集模塊將所述256點(diǎn)/周波高頻采樣數(shù)據(jù)分別輸出到高頻傳輸模塊和分頻傳輸模塊；所述分頻傳輸CPU板和所述分頻傳輸模塊的數(shù)目均為N，N至少為I ;所述高頻傳輸CPU板和所述高頻傳輸模塊的數(shù)目均為I ; 所述高頻采集CPU板和所述高頻采集模塊均包括高頻采集電路板；所述高頻采集電路板包括聞?lì)l晶振電路和聞?lì)l米樣FPGA電路；所述聞?lì)l晶振電路用于廣生256點(diǎn)/周波脈沖；所述高頻采樣FPGA電路依據(jù)所述高頻晶振電路的晶振頻率向所述電子式互感器發(fā)送高頻采樣脈沖，并接收所述電子式互感器反饋的所述高頻采樣數(shù)據(jù)。
3.如權(quán)利要求1或2所述的一種智能變電站通用數(shù)據(jù)采集方法，其特征在于，所述步驟2中獲取所述分頻數(shù)據(jù)包括: 步驟2-1:定制所述分頻數(shù)據(jù)；所述分頻傳輸CPU板或所述分頻傳輸模塊通過硬件撥碼定制所述分頻數(shù)據(jù)；所述分頻傳輸CPU板或所述分頻傳輸CPU模塊通過設(shè)置不同的分頻撥碼輸出不同頻率的采樣數(shù)據(jù)； 步驟2-2:通過所述分頻傳輸CPU板或所述分頻傳輸模塊的數(shù)字信號處理器對所述高頻采樣數(shù)據(jù)進(jìn)行插值，獲取所述分頻數(shù)據(jù)；所述數(shù)字信號處理器采用分段拋物線插值算法對所述256點(diǎn)/周波高頻采樣數(shù)據(jù)進(jìn)行差值計(jì)算。
4.如權(quán)利要求3所述的一種智能變電站通用數(shù)據(jù)采集方法，其特征在于，所述分頻傳輸CPU板和所述分頻傳輸模塊均包括分頻FPGA電路和分頻晶振電路；所述分頻晶振電路用于產(chǎn)生與所述分頻撥碼相對應(yīng)的分頻脈沖；所述分頻FPGA電路依據(jù)所述分頻脈沖進(jìn)行數(shù)據(jù)傳輸。
5.如權(quán)利要求1所述的一種智能變電站通用數(shù)據(jù)采集方法，其特征在于，所述步驟3中所述分頻數(shù)據(jù)通過符合IEC61850-9-2標(biāo)準(zhǔn)的點(diǎn)對點(diǎn)或組網(wǎng)方式進(jìn)行傳輸。
6.如權(quán)利要求2所述的一種智能變電站通用數(shù)據(jù)采集方法，其特征在于，所述高頻采集CPU板、所述高頻傳輸CPU板和所述分頻傳輸CPU板集成在一個(gè)裝置上，并統(tǒng)一采用符合IRIG-B或IEEE1588標(biāo)準(zhǔn)的時(shí)鐘同步信號進(jìn)行同步對時(shí)； 所述高頻采集模塊、所述高頻傳輸模塊和所述分頻傳輸模塊集成在一個(gè)CPU板上，并統(tǒng)一采用符合IRIG-B或IEEE1588標(biāo)準(zhǔn)的時(shí)鐘同步信號進(jìn)行同步對時(shí)。
【文檔編號】G01R19/25GK103575971SQ201310571558
【公開日】2014年2月12日 申請日期:2013年11月13日 優(yōu)先權(quán)日:2013年11月13日
【發(fā)明者】樊陳, 倪益民, 竇仁暉, 姚志強(qiáng), 姜玉磊, 徐歆 申請人:國家電網(wǎng)公司, 中國電力科學(xué)研究院