一種雷達(dá)系統(tǒng)中的調(diào)制脈沖系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種雷達(dá)系統(tǒng)中的調(diào)制脈沖系統(tǒng)，包括信號(hào)輸入/輸出接口，用于完成雷達(dá)處理機(jī)指令接收以及數(shù)據(jù)回傳；信號(hào)轉(zhuǎn)換電路，用于將雷達(dá)處理機(jī)下發(fā)的指令控制電平信號(hào)轉(zhuǎn)換成所述脈沖發(fā)生模塊所需的3.3VTTL電平信號(hào)，和將所述脈沖發(fā)生模塊輸出回傳的3.3VTTL電平信號(hào)轉(zhuǎn)換成雷達(dá)處理機(jī)能識(shí)別的電平信號(hào)；脈沖發(fā)生模塊用于根據(jù)雷達(dá)處理機(jī)下發(fā)的指令發(fā)出幅度、脈寬和頻率可變化的脈沖信號(hào)；驅(qū)動(dòng)模塊用于將所述脈沖信號(hào)進(jìn)行信號(hào)放大后驅(qū)動(dòng)MOSFET模塊輸出高壓、大電流脈沖調(diào)制電壓。本發(fā)明可以根據(jù)使用的需要，方便的調(diào)整有源相控陣?yán)走_(dá)有源發(fā)射電路和有源接收電路的調(diào)制脈沖通電時(shí)間和脈沖重復(fù)頻率。
【專利說(shuō)明】一種雷達(dá)系統(tǒng)中的調(diào)制脈沖系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及有源相控陣?yán)走_(dá)【技術(shù)領(lǐng)域】，特別涉及一種有源相控陣?yán)走_(dá)系統(tǒng)中的調(diào) 制脈沖系統(tǒng)。

【背景技術(shù)】
[0002] 有源相控陣?yán)走_(dá)技術(shù)是近年來(lái)正在發(fā)展的新技術(shù)，具有比傳統(tǒng)火控雷達(dá)更多的優(yōu) 勢(shì)。雷達(dá)系統(tǒng)的脈沖調(diào)制主要應(yīng)用在有源相控陣?yán)走_(dá)的有源發(fā)射電路和有源接收電路上， 分別給有源發(fā)射電路和有源接收電路提供脈沖調(diào)制電壓，實(shí)際應(yīng)用中脈沖調(diào)制電壓的幅 度、脈寬和頻率需要根據(jù)實(shí)際應(yīng)用進(jìn)行變化，現(xiàn)有技術(shù)中并未給出如何為有源相控陣?yán)走_(dá) 中的有源發(fā)射電路和有源接收電路提供幅度、脈寬和頻率可變化的調(diào)制脈沖電壓的技術(shù)方 案。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的在于克服現(xiàn)有技術(shù)中所存在的上述不足，提供一種有源相控陣?yán)?達(dá)系統(tǒng)中的調(diào)制脈沖系統(tǒng)，其可以提供幅度、脈寬和頻率可以變化的大電流調(diào)制脈沖電壓 給有源相控陣?yán)走_(dá)中的有源發(fā)射電路和有源接收電路，滿足實(shí)際應(yīng)用中不同的脈沖電壓需 求。
[0004] 為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用的技術(shù)方案是：一種雷達(dá)系統(tǒng)中的調(diào)制脈沖 系統(tǒng)，包括： 信號(hào)輸入/輸出接口，用于完成雷達(dá)處理機(jī)指令接收以及數(shù)據(jù)回傳； 信號(hào)轉(zhuǎn)換電路，連接在所述信號(hào)輸入/輸出接口與脈沖發(fā)生模塊之間，用于將雷達(dá)處 理機(jī)下發(fā)的指令控制電平信號(hào)轉(zhuǎn)換成所述脈沖發(fā)生模塊所需的3. 3V TTL電平信號(hào)，和將所 述脈沖發(fā)生模塊輸出回傳的3. 3VTTL電平信號(hào)轉(zhuǎn)換成雷達(dá)處理機(jī)能識(shí)別的電平信號(hào)； 脈沖發(fā)生模塊，用于根據(jù)雷達(dá)處理機(jī)下發(fā)的指令發(fā)出幅度、脈寬和頻率可變化的脈沖 信號(hào)； 驅(qū)動(dòng)模塊，用于將所述脈沖信號(hào)進(jìn)行信號(hào)放大后驅(qū)動(dòng)M0SFET模塊輸出高壓、大電流脈 沖調(diào)制電壓。
[0005] 所述脈沖發(fā)生模塊包括FPGA芯片，該FPGA芯片包括內(nèi)嵌CPU模塊、邏輯控制器 和脈沖信號(hào)發(fā)生器，該FPGA芯片分別外接并行輸出單元、并行輸入單元、程序存儲(chǔ)器、脈沖 切換開(kāi)關(guān)和脈沖狀態(tài)開(kāi)關(guān)；所述并行輸出單元、并行輸入單元分別連接所述信號(hào)轉(zhuǎn)換電路； 所述FPGA芯片接收雷達(dá)處理機(jī)下發(fā)的指令控制內(nèi)部的脈沖信號(hào)發(fā)生器的頻率、占空比從 而發(fā)出幅度、脈寬和頻率可變化的脈沖信號(hào)，同時(shí)調(diào)用所述程序存儲(chǔ)器的數(shù)據(jù)實(shí)現(xiàn)啟動(dòng)、停 止、雷達(dá)掃描精度修正功能。
[0006] 所述驅(qū)動(dòng)模塊包括電平鎖定模塊、三態(tài)輸入緩沖器、邏輯控制器、電平轉(zhuǎn)換電路和 放大電路；所述脈沖狀態(tài)開(kāi)關(guān)和脈沖切換開(kāi)關(guān)分別連接至三態(tài)輸入緩沖器的輸入端，所述 三態(tài)輸入緩沖器的輸出端和電平鎖定模塊的輸出端分別連接至所述邏輯控制器的輸入端， 所述電平鎖定模塊的輸入由外部負(fù)壓提供，所述邏輯控制器的輸出端連接所述電平轉(zhuǎn)換電 路的輸入端，所述電平轉(zhuǎn)換電路輸出端連接所述放大電路的輸入端，所述放大電路的輸出 端連接所述MOSFET模塊的輸入端；其中，所述邏輯控制器將所述三態(tài)輸入緩沖器輸出的信 號(hào)轉(zhuǎn)換成兩組3. 3V TTL電平的互補(bǔ)脈沖信號(hào)，電平轉(zhuǎn)換電路是將邏輯控制器輸出的3. 3V TTL電平的互補(bǔ)脈沖信號(hào)轉(zhuǎn)換成5V COMS脈沖信號(hào)，脈沖信號(hào)進(jìn)入所述電平轉(zhuǎn)換電路調(diào) 整脈沖信號(hào)幅度，調(diào)整幅度之后的脈沖信號(hào)經(jīng)過(guò)放大電路后提升驅(qū)動(dòng)能力，直接驅(qū)動(dòng)所述 MOSFET模塊輸出高壓、大電流脈沖調(diào)制電壓。
[0007] 與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：本發(fā)明可根據(jù)雷達(dá)處理機(jī)下發(fā)的指令發(fā)出 幅度、脈寬和頻率可變化的脈沖信號(hào)，控制程序用戶可以根據(jù)需求進(jìn)行調(diào)整，這樣可便捷的 調(diào)整有源相控陣?yán)走_(dá)有源發(fā)射電路和有源接收電路的調(diào)制脈沖通電時(shí)間和脈沖重復(fù)頻率。 本發(fā)明可以根據(jù)使用的需要，方便的調(diào)整有源相控陣?yán)走_(dá)有源發(fā)射電路和有源接收電路的 調(diào)制脈沖通電時(shí)間和脈沖重復(fù)頻率。
[0008]

【專利附圖】

【附圖說(shuō)明】： 圖1是本發(fā)明雷達(dá)系統(tǒng)中的調(diào)制脈沖系統(tǒng)示意圖； 圖2是圖1中信號(hào)輸入/輸出接口的具體結(jié)構(gòu)圖； 圖3是圖1中信號(hào)輸入/輸出接口、信號(hào)轉(zhuǎn)換電路與脈沖發(fā)生模塊的具體連接框圖； 圖4是圖1中的脈沖發(fā)生模塊的具體結(jié)構(gòu)圖； 圖5是圖1中驅(qū)動(dòng)模塊的具體結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0009] 下面結(jié)合【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。但不應(yīng)將此理解為本發(fā)明 上述主題的范圍僅限于以下的實(shí)施例，凡基于本
【發(fā)明內(nèi)容】
所實(shí)現(xiàn)的技術(shù)均屬于本發(fā)明的范 圍。
[0010] 參看圖1，本發(fā)明的雷達(dá)系統(tǒng)中的調(diào)制脈沖系統(tǒng)，包括：信號(hào)輸入/輸出接口 1，用 于完成雷達(dá)處理機(jī)指令接收以及數(shù)據(jù)回傳。
[0011] 具體的，如圖2所示，信號(hào)輸入/輸出接口 1由信號(hào)的輸入接口 11和信號(hào)的輸出 接口 12組成，該接口主要完成雷達(dá)處理機(jī)指令接收以及數(shù)據(jù)回傳。信號(hào)輸入/信號(hào)輸出接 口 1的輸入端連接雷達(dá)用戶的處理機(jī)，輸出端連接信號(hào)轉(zhuǎn)換電路2。
[0012] 還包括信號(hào)轉(zhuǎn)換電路2,連接在所述信號(hào)輸入/輸出接口 1與脈沖發(fā)生模塊3之 間，用于將雷達(dá)處理機(jī)下發(fā)的指令控制電平信號(hào)轉(zhuǎn)換成所述脈沖發(fā)生模塊所需的3. 3V TTL 電平信號(hào)，和將所述脈沖發(fā)生模塊輸出回傳的3. 3VTTL電平信號(hào)轉(zhuǎn)換成雷達(dá)處理機(jī)能識(shí)別 的電平信號(hào)。
[0013] 具體的，如圖3所示，信號(hào)轉(zhuǎn)換電路2包括輸入信號(hào)電平轉(zhuǎn)換器21和輸出信號(hào)電 平轉(zhuǎn)換器22,該電路有2部分作用，輸入信號(hào)電平轉(zhuǎn)換器21是將雷達(dá)處理機(jī)下發(fā)的控制電 平信號(hào)轉(zhuǎn)換成脈沖發(fā)生模塊所需的3. 3V TTL電平信號(hào)，輸出信號(hào)電平轉(zhuǎn)換器22是將脈沖 發(fā)生模塊輸出的3. 3V TTL電平信號(hào)轉(zhuǎn)換成雷達(dá)處理機(jī)能識(shí)別的電平信號(hào)。輸入信號(hào)電平 轉(zhuǎn)換器21的輸入端連接至信號(hào)輸入接口 11，輸出端連接至脈沖發(fā)生模塊3 ;輸出信號(hào)電平 轉(zhuǎn)換器22的輸入端連接至脈沖發(fā)生模塊3,輸出端連接至信號(hào)輸出接口 12。
[0014] 該系統(tǒng)還包括脈沖發(fā)生模塊3,用于根據(jù)雷達(dá)處理機(jī)下發(fā)的指令發(fā)出幅度、脈寬 和頻率可變化的脈沖信號(hào)；以及驅(qū)動(dòng)模塊4,用于將所述脈沖信號(hào)進(jìn)行信號(hào)放大后驅(qū)動(dòng) MOSFET模塊5輸出高壓、大電流脈沖調(diào)制電壓。
[0015] 如圖4所示，所述脈沖發(fā)生模塊3包括FPGA芯片31，該FPGA芯片31包括內(nèi)嵌 (PU模塊311、邏輯控制器312和脈沖信號(hào)發(fā)生器313,該FPGA芯片31分別外接并行輸出 單元32、并行輸入單元33、程序存儲(chǔ)器34、脈沖切換開(kāi)關(guān)35和脈沖狀態(tài)開(kāi)關(guān)36 ;所述并行 輸出單元32、并行輸入單元33分別連接所述信號(hào)轉(zhuǎn)換電路2 ;所述FPGA芯片31接收雷達(dá) 處理機(jī)下發(fā)的指令控制內(nèi)部的脈沖信號(hào)發(fā)生器的頻率、占空比從而發(fā)出幅度、脈寬和頻率 可變化的脈沖信號(hào)，同時(shí)調(diào)用所述程序存儲(chǔ)器的數(shù)據(jù)實(shí)現(xiàn)啟動(dòng)、停止、雷達(dá)掃描精度修正功 能。具體的，如圖4所示，所述脈沖發(fā)生模塊3由FPGA芯片、并行輸出接口 32、并行輸入接 口 33、程序存儲(chǔ)器34、脈沖切換開(kāi)關(guān)35以及脈沖狀態(tài)開(kāi)關(guān)36組成。采用xilinx公司FPGA 芯片，其包括內(nèi)嵌CPU模塊311、邏輯控制器312和脈沖信號(hào)發(fā)生器313, FPGA芯片通過(guò)雷 達(dá)處理機(jī)指令控制脈沖信號(hào)發(fā)生器313的頻率、占空比以及對(duì)程序存儲(chǔ)器34數(shù)據(jù)的調(diào)用， 實(shí)現(xiàn)啟動(dòng)、停止、雷達(dá)掃描精度修正等功能。脈沖發(fā)生模塊3的FPGA芯片分別連接并行輸 出單元32、并行輸入單元33、程序存儲(chǔ)器34、脈沖切換開(kāi)關(guān)35以及脈沖狀態(tài)開(kāi)關(guān)36。脈沖 切換開(kāi)關(guān)35和脈沖狀態(tài)開(kāi)關(guān)36連接至驅(qū)動(dòng)模塊4。
[0016] 所述驅(qū)動(dòng)模塊4包括電平鎖定模塊41、三態(tài)輸入緩沖器42、邏輯控制器43、電平轉(zhuǎn) 換電路44和放大電路45 ;所述脈沖狀態(tài)開(kāi)關(guān)36和脈沖切換開(kāi)關(guān)35分別連接至三態(tài)輸入 緩沖器42的輸入端，所述三態(tài)輸入緩沖器42的輸出端和電平鎖定模塊41的輸出端分別連 接至所述邏輯控制器43的輸入端，所述電平鎖定模塊41的輸入由外部負(fù)壓提供，所述邏輯 控制器43的輸出端連接所述電平轉(zhuǎn)換電路44的輸入端，所述電平轉(zhuǎn)換電路44輸出端連接 所述放大電路45的輸入端，所述放大電路45的輸出端連接所述MOSFET模塊5的輸入端； 其中，所述邏輯控制器43將所述三態(tài)輸入緩沖器輸出的信號(hào)轉(zhuǎn)換成兩組3. 3V TTL電平的 互補(bǔ)脈沖信號(hào)，電平轉(zhuǎn)換電路44是將邏輯控制器43輸出的3. 3V TTL電平的互補(bǔ)脈沖信號(hào) 轉(zhuǎn)換成5V C0MS脈沖信號(hào)，脈沖信號(hào)進(jìn)入所述電平轉(zhuǎn)換電路44調(diào)整脈沖信號(hào)幅度，調(diào)整幅 度之后的脈沖信號(hào)經(jīng)過(guò)放大電路45后提升驅(qū)動(dòng)能力，直接驅(qū)動(dòng)所述MOSFET模塊5輸出高 壓、大電流脈沖調(diào)制電壓。
[0017] 具體的，如圖5所示，所述驅(qū)動(dòng)模塊4由電平鎖定模塊41、三態(tài)輸入緩沖器42、邏 輯控制器43、電平轉(zhuǎn)換電路44和放大電路45組成。其中電平鎖定模塊41是一種邏輯串 聯(lián)保護(hù)模塊，在沒(méi)有負(fù)壓電源提供時(shí)，該模塊將鎖定輸出為低電平。三態(tài)輸入緩沖器42是 一種邏輯高電平使能的控制器件，它具有輸出低電平、高電平以及高阻三種狀態(tài)；邏輯控制 器43就是將三態(tài)輸入緩沖器輸出的信號(hào)轉(zhuǎn)換成兩組3. 3V TTL電平的互補(bǔ)脈沖信號(hào)，電平 轉(zhuǎn)換電路44是將邏輯控制器輸出的3. 3V TTL電平互補(bǔ)信號(hào)轉(zhuǎn)換成5V C0MS脈沖信號(hào)，放 大電路45是一種提供高速、高壓、大電流的放大電路，該電路是為后級(jí)MOSFET模塊5提供 高速開(kāi)啟和關(guān)閉驅(qū)動(dòng)功能。脈沖狀態(tài)開(kāi)關(guān)36和脈沖切換開(kāi)關(guān)35連接至三態(tài)輸入緩沖器42 輸入，三態(tài)輸入緩沖器42的輸出和電平鎖定模塊41的輸出連接至邏輯控制器43輸入，電 平鎖定模塊41的輸入由負(fù)壓提供，邏輯控制器輸出43連接電平轉(zhuǎn)換電路44的輸入，電平 轉(zhuǎn)換電路44輸出連接放大電路45輸入，放大電路45輸出連接MOSFET模塊5的輸入。
[0018] 本發(fā)明中脈沖發(fā)生模塊3的控制輸入端通過(guò)信號(hào)轉(zhuǎn)換電路2與雷達(dá)接收處理機(jī)相 連接。用戶可以通過(guò)指令控制調(diào)制脈沖的發(fā)生、脈沖寬度的變化和脈沖的重復(fù)頻率。在脈 沖發(fā)生模塊3內(nèi)置CPU的程序存儲(chǔ)器34中裝有預(yù)置的以下程序功能：1)驅(qū)動(dòng)模塊4的使 能控制，可通過(guò)使能控制信號(hào)使驅(qū)動(dòng)模塊關(guān)閉工作或者喚醒工作。2)產(chǎn)生ΙΚΗζ?1MHz重 復(fù)頻率，占空比可調(diào)的脈沖信號(hào)，可根據(jù)用戶發(fā)送的指令，輸出相應(yīng)的脈沖信號(hào)。
[0019] 本發(fā)明用FPGA (可編程邏輯器件)芯片內(nèi)嵌的CPU組成脈沖發(fā)生器，以數(shù)字指令控 制脈沖發(fā)生器，控制程序都用Verilog HDL語(yǔ)言編寫，用戶可以根據(jù)需求進(jìn)行調(diào)整，便捷的 調(diào)整有源相控陣?yán)走_(dá)有源發(fā)射電路和有源接收電路的調(diào)制脈沖通電時(shí)間和脈沖重復(fù)頻率。 驅(qū)動(dòng)模塊采用電平鎖定模塊41、三態(tài)輸入緩沖器42和邏輯控制器43電路，方便鎖定輸入的 脈沖信號(hào)，同過(guò)電平轉(zhuǎn)換電路（44)調(diào)整脈沖信號(hào)幅度，調(diào)整幅度之后的脈沖信號(hào)經(jīng)過(guò)放大 電路45放大后，提升驅(qū)動(dòng)能力，提1?驅(qū)動(dòng)MOSFET t旲塊5開(kāi)關(guān)時(shí)間。
[0020] 本發(fā)明系統(tǒng)工作時(shí)，脈沖發(fā)生模塊3在默認(rèn)狀態(tài)輸出為低電平，此時(shí)驅(qū)動(dòng)模塊4輸 入使能信號(hào)為低電平，驅(qū)動(dòng)模塊4處于關(guān)閉狀態(tài)，當(dāng)接收到用戶指令后，驅(qū)動(dòng)模塊4)輸入使 能信號(hào)接收到高電平，驅(qū)動(dòng)模塊4處于待機(jī)工作狀態(tài)，此時(shí)可根據(jù)雷達(dá)處理機(jī)輸出的指令 要求輸出相應(yīng)的脈沖調(diào)制電壓，輸出的調(diào)制電壓具有良好的波形和穩(wěn)定性。
[0021] 本發(fā)明可根據(jù)雷達(dá)處理機(jī)下發(fā)的指令發(fā)出幅度、脈寬和頻率可變化的脈沖信號(hào)， 控制程序用戶可以根據(jù)需求進(jìn)行調(diào)整，這樣可便捷的調(diào)整有源相控陣?yán)走_(dá)有源發(fā)射電路和 有源接收電路的調(diào)制脈沖通電時(shí)間和脈沖重復(fù)頻率。本發(fā)明可以根據(jù)使用的需要，方便的 調(diào)整有源相控陣?yán)走_(dá)有源發(fā)射電路和有源接收電路的調(diào)制脈沖通電時(shí)間和脈沖重復(fù)頻率。
[0022] 上面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行了詳細(xì)說(shuō)明，但本發(fā)明并不限制于上 述實(shí)施方式，在不脫離本申請(qǐng)的權(quán)利要求的精神和范圍情況下，本領(lǐng)域的技術(shù)人員可以作 出各種修改或改型。
【權(quán)利要求】
1. 一種雷達(dá)系統(tǒng)中的調(diào)制脈沖系統(tǒng)，其特征在于，包括： 信號(hào)輸入/輸出接口（1)，用于完成雷達(dá)處理機(jī)指令接收以及數(shù)據(jù)回傳； 信號(hào)轉(zhuǎn)換電路（2)，連接在所述信號(hào)輸入/輸出接口（1)與脈沖發(fā)生模塊（3)之間，用 于將雷達(dá)處理機(jī)下發(fā)的指令控制電平信號(hào)轉(zhuǎn)換成所述脈沖發(fā)生模塊（3)所需的3. 3V TTL 電平信號(hào)，和將所述脈沖發(fā)生模塊（3)輸出回傳的3. 3V TTL電平信號(hào)轉(zhuǎn)換成雷達(dá)處理機(jī)能 識(shí)別的電平號(hào)； 脈沖發(fā)生模塊（3)，用于根據(jù)雷達(dá)處理機(jī)下發(fā)的指令發(fā)出幅度、脈寬和頻率可變化的脈 沖信號(hào)； 驅(qū)動(dòng)模塊（4)，用于將所述脈沖信號(hào)進(jìn)行信號(hào)放大后驅(qū)動(dòng)MOSFET模塊（5)輸出高壓、大 電流脈沖調(diào)制電壓。
2. 根據(jù)權(quán)利要求1所述的雷達(dá)系統(tǒng)中的調(diào)制脈沖系統(tǒng)，其特征在于，所述脈沖發(fā)生 模塊⑶包括FPGA芯片（31)，該FPGA芯片（31)包括內(nèi)嵌CPU模塊（311)、邏輯控制器 (312)和脈沖信號(hào)發(fā)生器（313)，該FPGA芯片（31)分別外接并行輸出單元（32)、并行輸入 單元（33)、程序存儲(chǔ)器（34)、脈沖切換開(kāi)關(guān)（35)和脈沖狀態(tài)開(kāi)關(guān)（36);所述并行輸出單元 (32)、并行輸入單元（33)分別連接所述信號(hào)轉(zhuǎn)換電路（2);所述FPGA芯片（31)接收雷達(dá) 處理機(jī)下發(fā)的指令控制內(nèi)部的脈沖信號(hào)發(fā)生器的頻率、占空比從而發(fā)出幅度、脈寬和頻率 可變化的脈沖信號(hào)，同時(shí)調(diào)用所述程序存儲(chǔ)器的數(shù)據(jù)實(shí)現(xiàn)啟動(dòng)、停止、雷達(dá)掃描精度修正功 能。
3. 根據(jù)權(quán)利要求2所述的雷達(dá)系統(tǒng)中的調(diào)制脈沖系統(tǒng)，其特征在于，所述驅(qū)動(dòng)模塊（4) 包括電平鎖定模塊（41)、三態(tài)輸入緩沖器（42)、邏輯控制器（43)、電平轉(zhuǎn)換電路（44)和放 大電路（45);所述脈沖狀態(tài)開(kāi)關(guān)（36)和脈沖切換開(kāi)關(guān)（35)分別連接至三態(tài)輸入緩沖器 (42)的輸入端，所述三態(tài)輸入緩沖器（42)的輸出端和電平鎖定模塊（41)的輸出端分別 連接至所述邏輯控制器（43)的輸入端，所述電平鎖定模塊（41)的輸入由外部負(fù)壓提供， 所述邏輯控制器（43)的輸出端連接所述電平轉(zhuǎn)換電路（44)的輸入端，所述電平轉(zhuǎn)換電 路（44)輸出端連接所述放大電路（45)的輸入端，所述放大電路（45)的輸出端連接所述 MOSFET模塊（5)的輸入端；其中，所述邏輯控制器（43)將所述三態(tài)輸入緩沖器輸出的信號(hào) 轉(zhuǎn)換成兩組3. 3V TTL電平的互補(bǔ)脈沖信號(hào)，電平轉(zhuǎn)換電路（44)是將邏輯控制器（43)輸出 的3. 3V TTL電平的互補(bǔ)脈沖信號(hào)轉(zhuǎn)換成5V C0MS脈沖信號(hào)，脈沖信號(hào)進(jìn)入所述電平轉(zhuǎn)換電 路（44)調(diào)整脈沖信號(hào)幅度，調(diào)整幅度之后的脈沖信號(hào)經(jīng)過(guò)放大電路（45)后提升驅(qū)動(dòng)能力， 直接驅(qū)動(dòng)所述MOSFET模塊（5)輸出高壓、大電流脈沖調(diào)制電壓。
【文檔編號(hào)】G01S7/28GK104101866SQ201410380041
【公開(kāi)日】2014年10月15日 申請(qǐng)日期:2014年8月4日 優(yōu)先權(quán)日:2014年8月4日
【發(fā)明者】管玉靜, 崔玉波, 汪建崗, 李 燦 申請(qǐng)人:成都雷電微力科技有限公司