高性能測試向量生成方法及生成器的制造方法
【專利摘要】本發(fā)明提供了一種高性能測試向量生成方法及生成器，包括碼生成模塊以及進位鏈模塊；碼生成模塊時鐘端clk作為高性能測試向量生成器的時鐘端，碼生成模塊碼輸出端Q1…Qn作為高性能測試向量生成器的碼輸出端。本發(fā)明中，測試碼(即測試向量)的位數(shù)越大，其跳變率降低的幅度越大，且本發(fā)電路簡單，功耗小，易于模塊化，易于碼位擴展；進一步地，本發(fā)明生成碼低跳變，全狀態(tài)，故障覆蓋率高，易于硬件和軟件實現(xiàn)，也易于可編程器件實現(xiàn)。
【專利說明】高性能測試向量生成方法及生成器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及測試碼（即測試向量）生成技術(shù)，尤其涉及一種高性能測試向量生成 方法及生成器。

【背景技術(shù)】
[0002] 集成電路（IC，IntegratedCircuit)產(chǎn)業(yè)是國民經(jīng)濟和社會發(fā)展基礎(chǔ)性、先導(dǎo) 性產(chǎn)業(yè)，是培育戰(zhàn)略性新興產(chǎn)業(yè)、推動信息化與工業(yè)化深度融合的核心與基礎(chǔ)，是轉(zhuǎn)變經(jīng)濟 發(fā)展方式、調(diào)整產(chǎn)業(yè)結(jié)構(gòu)、保障國家信息安全的重要支撐。目前，我國集成電路產(chǎn)業(yè)與世 界發(fā)達國家之間仍存在不小差距，近幾年雖已取得長足發(fā)展，形成了設(shè)計業(yè)、制造業(yè)、封裝 業(yè)、測試業(yè)相互支持、共同發(fā)展的局面。但是，對于剛剛提速的國內(nèi)半導(dǎo)體產(chǎn)業(yè)來說，其測 試能力相對于IC設(shè)計、制造、封裝，是薄弱的一環(huán)。眾所周知，集成電路內(nèi)建自測試（BIST， Built-InSelf-Test)環(huán)節(jié)是大規(guī)模、超大規(guī)模以及S0C(SystemonaChip)、S0PC(System OnProgrammableChip)芯片設(shè)計的必要組成部分，作為測試環(huán)節(jié)最重要的部件-測試 向量生成器（TPG，TestPatternGenerator)目前主要采用線性移位寄存器技術(shù)。由于涉 及故障覆蓋率、功耗、硬件開銷以及碼位擴展等問題，測試向量生成技術(shù)一直都是業(yè)界研究 熱點。本發(fā)明相對于現(xiàn)有技術(shù)來說，其電路簡單，功耗低，硬件開銷小且易于碼位擴展；其生 成的碼全狀態(tài)，跳變低，故障覆蓋率高，是BIST技術(shù)實用化不可多得的一款TPG。
[0003] 本發(fā)明由國家自然基金項目"低相關(guān)區(qū)m子序列理論與構(gòu)造研究"(61372094)、"基 于m序列的非線性m子序列研究"（61071001)資助。


【發(fā)明內(nèi)容】

[0004] 針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種高性能測試向量生成方法及生 成器。
[0005] 根據(jù)本發(fā)明提供的一種高性能測試向量生成器，包括碼生成模塊以及進位鏈模 塊；
[0006] 碼生成模塊含有：碼輸出端Q1...Qn,級進位輸出端Ctjl... ，輸入端Cil...cik， 時鐘端elk;
[0007] 進位鏈模塊含有：輸出端Y1...yk4,輸入端X1...Xlrf;
[0008] 碼生成模塊級進位輸出C()1. .. 依次與進位鏈模塊輸入端X1...Xlrt連接，碼生 成模塊輸入端Ci2. .. Cik依次與進位鏈模塊輸出Y1... 連接，Cil接高電平+Vcc;碼生成模 塊時鐘端elk作為高性能測試向量生成器的時鐘端，碼生成模塊碼輸出端％. .. 〇"作為高性 能測試向量生成器的碼輸出端；
[0009] η表示測試碼位數(shù)，k表示碼單元級數(shù)；
[0010] 碼生成模塊包括k級碼單元，其中，各級碼單元時鐘端clku，u= 1，2，...，k-l，k， 連接在一起，構(gòu)成碼生成模塊時鐘端elk，下標u表示第u級；各級碼單元狀態(tài)輸出端按序 構(gòu)成碼生成模塊碼輸出端Q1...Qn;除最高級碼單元外，其它各級碼單元進位輸出端c。按序 構(gòu)成碼生成模塊級進位輸出端Ctjl. . . ;各級碼單元輸入端Ci按序構(gòu)成碼生成模塊輸入 乂而Ci1 · · ·Cik〇
[0011] 優(yōu)選地，所述k級碼單元含有作為碼單元的雙碼單元；雙碼單元包括：雙碼單元觸 發(fā)器電路、雙碼單元狀態(tài)轉(zhuǎn)換控制電路以及雙碼單元進位輸出電路；
[0012] 雙碼單元觸發(fā)器電路包括觸發(fā)器Γ以及觸發(fā)器2' ；觸發(fā)器Γ以及觸發(fā)器2'的 時鐘輸入端并接在一起，與碼單元時鐘端Clku連接；觸發(fā)器Γ的數(shù)據(jù)輸入端D與雙碼單元 觸發(fā)器電路輸入端D1連接，觸發(fā)器2'的數(shù)據(jù)輸入端D與雙碼單元觸發(fā)器電路輸入端D2連 接；觸發(fā)器Γ的狀態(tài)輸出端Q與雙碼單元觸發(fā)器電路狀態(tài)端Q1連接，觸發(fā)器2'的狀態(tài)輸 出端Q與雙碼單元觸發(fā)器電路狀態(tài)端Q2連接；雙碼單元觸發(fā)器電路狀態(tài)端QpQ2分別與雙 碼單元狀態(tài)轉(zhuǎn)換控制電路的輸入端tpt2連接；觸發(fā)器Γ的輸入端D1、觸發(fā)器2'的輸入端 D2分別與雙碼單元狀態(tài)轉(zhuǎn)換控制電路的輸出端Zl、Z2連接；
[0013] 雙碼單元狀態(tài)轉(zhuǎn)換控制電路包括復(fù)合邏輯門1"以及復(fù)合邏輯門2";雙碼單元狀態(tài) 轉(zhuǎn)換控制電路有三個輸入端ti、t2和Ci，兩個輸出端Zl、z2，其中，輸入端Ci作為雙碼單元狀 態(tài)轉(zhuǎn)換控制電路的控制輸入端Ci ;復(fù)合邏輯門1"是觸發(fā)器Γ的控制電路，復(fù)合邏輯門1" 的三個輸入端S1、a2、a3分別與雙碼單元狀態(tài)轉(zhuǎn)換控制電路三個輸入ti、Ci、t2連接，復(fù)合邏 輯門1"的輸出端與Z1連接；復(fù)合邏輯門2"是觸發(fā)器2'的控制電路，復(fù)合邏輯門2"的三 個輸入端匕、b2、b3分別與雙碼單元狀態(tài)轉(zhuǎn)換控制電路三個輸入t2、Ci、&連接，復(fù)合邏輯門 2"的輸出端與Z2連接；
[0014] 雙碼單元進位輸出電路的輸入端Pl、p2分別與雙碼單元觸發(fā)器電路的狀態(tài)端QpQ2 連接，雙碼單元進位輸出電路的輸出端作為進位輸出端c。。
[0015] 優(yōu)選地，所述k級碼單元還含有作為碼單元的單碼單元；單碼單元包括：單碼單元 觸發(fā)器電路、單碼單元狀態(tài)轉(zhuǎn)換控制電路；
[0016] 單碼單元觸發(fā)器電路的時鐘端與碼單元時鐘端Clku連接，單碼單元觸發(fā)器電路的 輸入端D與單碼單元狀態(tài)轉(zhuǎn)換控制電路的輸出端z連接，單碼單元中觸發(fā)器狀態(tài)輸出端Q 與單碼單元觸發(fā)器電路的狀態(tài)輸出端Q1連接，Q1又與單碼單元狀態(tài)轉(zhuǎn)換控制電路的輸入端 t連接；單碼單元狀態(tài)轉(zhuǎn)換控制電路有兩個輸入端t和Ci，一個輸出端z，單碼單元狀態(tài)轉(zhuǎn)換 控制電路包括復(fù)合邏輯門3"，復(fù)合邏輯門3"的兩個輸入端ai、a2分別與單碼單元狀態(tài)轉(zhuǎn)換 控制電路的輸入端t、Ci連接，復(fù)合邏輯門3"的輸出端與單碼單元狀態(tài)轉(zhuǎn)換控制電路的輸 出端z連接；
[0017] 單碼單元作為奇數(shù)位測試向量生成器多級碼單元中的最高一級碼單元。
[0018] 優(yōu)選地，進位鏈模塊包括多級控制門；各級控制門的輸出端按序依次與進位鏈模 塊的輸出端yi、y2、...yg連接，各級控制門因在進位鏈模塊所處級數(shù)不同，輸入個數(shù)亦不 同，第j級控制門有j個輸入信號，1 <j<k，分別與進位鏈模塊輸入端X1. ..Xj依次連接， 最高一級控制門有k-Ι個輸入端，分別與進位鏈模塊的輸入端Xpx2、...Xlrf連接。
[0019] 優(yōu)選地，當(dāng)碼的位數(shù)η為偶數(shù)時，碼生成模塊由* =f個雙碼單元組成；
[0020] 當(dāng)碼的位數(shù)η為奇數(shù)時，碼生成模塊由Ar= +1)個碼單元組成，其中雙碼單元 亨個、單碼單元1個。
[0021] 優(yōu)選地,雙碼單元狀態(tài)轉(zhuǎn)換控制電路有三個輸入信號&、&和Ci,兩個輸出信號Zp Z2，雙碼單元狀態(tài)轉(zhuǎn)換控制電路的輸入、輸出關(guān)系分別如式（1)、（2):

【權(quán)利要求】
1. 一種高性能測試向量生成器，其特征在于，包括碼生成模塊以及進位鏈模塊； 碼生成模塊含有：碼輸出端Q1...Qn，級進位輸出端Ctjl... ，輸入端Cil...Cik，時鐘 端elk; 進位鏈模塊含有：輸出端Y1...yH，輸入端X1...Xn; 碼生成模塊級進位輸出Ctjl. .. 依次與進位鏈模塊輸入端X1. ..Xlrf連接，碼生成模 塊輸入端Ci2. ..Cik依次與進位鏈模塊輸出Y1. .. 連接，Cil接高電平+Vcc;碼生成模塊時 鐘端elk作為高性能測試向量生成器的時鐘端，碼生成模塊碼輸出端％. ..Qn作為高性能測 試向量生成器的碼輸出端； η表示測試碼位數(shù)，k表示碼單元級數(shù)，其中，測試碼即測試向量； 碼生成模塊包括k級碼單元,其中,各級碼單元時鐘端clku,u= 1,2, k-1,k,連 接在一起，構(gòu)成碼生成模塊時鐘端elk，下標u表示第u級；各級碼單元狀態(tài)輸出端按序構(gòu) 成碼生成模塊碼輸出端Q1...Qn ;除最高級碼單元外，其它各級碼單元進位輸出端c。按序構(gòu) 成碼生成模塊級進位輸出端Ctjl. .. ;各級碼單元輸入端Ci按序構(gòu)成碼生成模塊輸入端 Cn. . . CikO
2. 根據(jù)權(quán)利要求1所述的高性能測試向量生成器，其特征在于，所述k級碼單元含有作 為碼單元的雙碼單元；雙碼單元包括：雙碼單元觸發(fā)器電路、雙碼單元狀態(tài)轉(zhuǎn)換控制電路 以及雙碼單元進位輸出電路； 雙碼單元觸發(fā)器電路包括觸發(fā)器Γ以及觸發(fā)器2'；觸發(fā)器Γ以及觸發(fā)器2'的時鐘 輸入端并接在一起，與碼單元時鐘端clku連接；觸發(fā)器Γ的數(shù)據(jù)輸入端D與雙碼單元觸發(fā) 器電路輸入端D1連接，觸發(fā)器2'的數(shù)據(jù)輸入端D與雙碼單元觸發(fā)器電路輸入端D2連接；觸 發(fā)器Γ的狀態(tài)輸出端Q與雙碼單元觸發(fā)器電路狀態(tài)端Q1連接，觸發(fā)器2'的狀態(tài)輸出端Q 與雙碼單元觸發(fā)器電路狀態(tài)端Q2連接；雙碼單元觸發(fā)器電路狀態(tài)端％、Q2分別與雙碼單元 狀態(tài)轉(zhuǎn)換控制電路的輸入端tpt2連接；雙碼單元觸發(fā)器電路輸入端DpD2分別與雙碼單元 狀態(tài)轉(zhuǎn)換控制電路的輸出端ZpZ2連接； 雙碼單元狀態(tài)轉(zhuǎn)換控制電路包括復(fù)合邏輯門1"以及復(fù)合邏輯門2"；雙碼單元狀態(tài)轉(zhuǎn) 換控制電路有三個輸入端h、t2和Ci，兩個輸出端Zl、z2，其中，輸入端Ci作為雙碼單元狀態(tài) 轉(zhuǎn)換控制電路的控制輸入端Ci ;復(fù)合邏輯門1"是觸發(fā)器Γ的控制電路，復(fù)合邏輯門1"的 三個輸入端S1、a2、a3分別與雙碼單元狀態(tài)轉(zhuǎn)換控制電路三個輸入&、Ci、t2連接，復(fù)合邏輯 門1"的輸出端與Z1連接；復(fù)合邏輯門2"是觸發(fā)器2'的控制電路，復(fù)合邏輯門2"的三個 輸入端Id1、b2、b3分別與雙碼單元狀態(tài)轉(zhuǎn)換控制電路三個輸入t2、Ci、h連接，復(fù)合邏輯門2 " 的輸出端與Z2連接； 雙碼單元進位輸出電路的輸入端Pl、P2分別與雙碼單元觸發(fā)器電路的狀態(tài)端％、Q2連 接，雙碼單元進位輸出電路的輸出端作為進位輸出端c。。
3. 根據(jù)權(quán)利要求2所述的高性能測試向量生成器，其特征在于，所述k級碼單元還含有 作為碼單元的單碼單元；單碼單元包括：單碼單元觸發(fā)器電路、單碼單元狀態(tài)轉(zhuǎn)換控制電 路； 單碼單元觸發(fā)器電路的時鐘端與碼單元時鐘端Clku連接，單碼單元觸發(fā)器電路的輸入 端D與單碼單元狀態(tài)轉(zhuǎn)換控制電路的輸出端z連接，單碼單元觸發(fā)器電路中觸發(fā)器狀態(tài)輸 出端Q與單碼單元觸發(fā)器電路的狀態(tài)輸出端Q1連接，單碼單元觸發(fā)器電路的狀態(tài)輸出端Q1 又與單碼單元狀態(tài)轉(zhuǎn)換控制電路的輸入端t連接；單碼單元狀態(tài)轉(zhuǎn)換控制電路有兩個輸入 端t和Ci，一個輸出端Z，單碼單元狀態(tài)轉(zhuǎn)換控制電路包括復(fù)合邏輯門3"，復(fù)合邏輯門3"的 兩個輸入端ai、a2分別與單碼單元狀態(tài)轉(zhuǎn)換控制電路的輸入端t、Ci連接，復(fù)合邏輯門3"的 輸出端與單碼單元狀態(tài)轉(zhuǎn)換控制電路的輸出端z連接； 單碼單元作為奇位測試向量生成器多級碼單元中的最高一級碼單元。
4. 根據(jù)權(quán)利要求1所述的高性能測試向量生成器，其特征在于，進位鏈模塊包括多級 控制門；各級控制門的輸出端按序依次與進位鏈模塊的輸出端yi、y2、一yu連接，各級控 制門因在進位鏈模塊所處級數(shù)不同，輸入個數(shù)亦不同，第j級控制門有j個輸入信號，1 <j <k，分別與進位鏈模塊輸入端x^··Xj依次連接，最高一級控制門有k-1個輸入端，分別與 進位鏈模塊的輸入端Xrx2、連接。
5. 根據(jù)權(quán)利要求1所述的高性能測試向量生成器，其特征在于，當(dāng)碼的位數(shù)η為偶數(shù) 時，碼生成模塊由* = §個雙碼單元組成； 當(dāng)碼的位數(shù)η為奇數(shù)時，碼生成模塊由4 +υ個碼單元組成，其中雙碼單元+個、 單碼單元1個。
6. 根據(jù)權(quán)利要求5所述的高性能測試向量生成器，其特征在于，雙碼單元狀態(tài)轉(zhuǎn)換控 制電路有三個輸入信號t2和Ci，兩個輸出信號Zl、Z2，雙碼單元狀態(tài)轉(zhuǎn)換控制電路的輸 入、輸出關(guān)系分別如式（1)、（2):
單碼單元狀態(tài)轉(zhuǎn)換控制電路有兩個輸入t和Ci, 一個輸出ζ，單碼單元狀態(tài)轉(zhuǎn)換控制電 路的輸入、輸出關(guān)系如式（3): Z=Cj-T+Ci-1 (3) 式（1)、（2)、（3)中，?表示邏輯與運算；+表示邏輯或運算；ti、t2、Ci及七為碼單元狀 態(tài)轉(zhuǎn)換控制電路輸入信號，可、巧、Γ為t2、Ci、t的非。
7. 根據(jù)權(quán)利要求3所述的高性能測試向量生成器，其特征在于， 雙碼單元觸發(fā)器電路的特性方程：
單碼單元觸發(fā)器電路的特性方程： =Z = CrT+ crt (6) 其中h取自雙碼單元觸發(fā)器電路狀態(tài)端Q1,t2取自雙碼單元觸發(fā)器電路狀態(tài)端Q2,t取自單碼單元觸發(fā)器電路的狀態(tài)輸出端Q1，由式（4)、（5)、（6)得到式（7)、（8)、（9); 雙碼單元的狀態(tài)轉(zhuǎn)換方程：
單碼單元的狀態(tài)轉(zhuǎn)換方程： Qrl=crQ；+crQ； (9) 式中：含有上標n的(?為觸發(fā)器現(xiàn)狀態(tài)，含有上標n+l的(?+1為觸發(fā)器次狀態(tài)，j=I或2,Q2、Q1表示雙碼、單碼單元電路中觸發(fā)器狀態(tài)； 對于式（7)、（8)，Ci為O時，雙碼單元電路狀態(tài)保持不變；Ci為1時，得到（10)、（11)兩 式：
由（10)、（11)兩式可知，Ci為1時，雙碼單元電路完成了狀態(tài)循環(huán)轉(zhuǎn)換，雙碼單元觸發(fā) 器電路狀態(tài)端Q2Q1輸出兩位循環(huán)碼，循環(huán)碼是跳變最低的碼，故雙碼單元生成兩位跳變最 低碼； 含有上標η的Q:、為雙碼單元觸發(fā)器電路中觸發(fā)器1'、2'現(xiàn)狀態(tài)，含有上標n+1 的Qr、Qr1為觸發(fā)器1'、2'次狀態(tài)，QpQ2表示雙碼單元電路中觸發(fā)器1'、2'狀態(tài)； 對于（9)式，當(dāng)Ci為0時，單碼單元電路狀態(tài)保持不變，Ci為1時，得到（12)式，此時 單碼單元電路狀態(tài)翻轉(zhuǎn)： Qr=Q； (W 含有上標η、n+1的Q:、Qr1分別為單碼單元觸發(fā)器電路中觸發(fā)器現(xiàn)狀態(tài)和次狀態(tài)； 比較式（4)、（5)與式（7)、（8)能夠得知，在雙碼單元中，只要將雙碼單元觸發(fā)器電路的 狀態(tài)輸出％、Q2作為雙碼單元狀態(tài)轉(zhuǎn)換控制電路的輸入，與Vt2相連，雙碼單元就能實現(xiàn) 循環(huán)轉(zhuǎn)換； 雙碼單元電路中，進位輸出c。： C0=Q2Q1Π3) 由于雙碼單元內(nèi)部狀態(tài)循環(huán)轉(zhuǎn)換，輸出的是兩位循環(huán)碼；由（13)式得知，雙碼單元電 路在狀態(tài)端Q2Q1為" 10"狀態(tài)時產(chǎn)生進位輸出。
8. 根據(jù)權(quán)利要求4所述的高性能測試向量生成器，其特征在于， 第j級控制門的輸入取輸入X1...χ」，輸出yj與輸入X1...Xj關(guān)系如下：y』=X1·X2 …Xj，I<j<k (14) 式（14)描述了進位鏈模塊中各級控制門輸出與輸入間是與邏輯關(guān)系；為了使電 路在低跳變轉(zhuǎn)換的同時，具有電路簡單且易于擴展特點，要將碼生成模塊各級進位輸出 C()1...c。^，對應(yīng)作為進位鏈模塊的輸入Xl...Xlrt，于是得到（15)式： yj=c〇i·C02…c〇j，1 彡J· <k (15) (15)式說明了只有各級碼單元進位輸出c。i-c?！雇瑫r有效時，進位鏈模塊輸出7』才 有效。
9. 一種高性能測試向量生成方法，其特征在于，利用權(quán)利要求1至8中任一項所述的高 性能測試向量生成器生成測試碼，其中，測試碼即測試向量。
【文檔編號】G01R31/3183GK104316867SQ201410588432
【公開日】2015年1月28日 申請日期:2014年10月20日 優(yōu)先權(quán)日:2014年10月20日
【發(fā)明者】呂虹, 陳萬里, 朱達榮, 孫全玲, 解建俠, 戚鵬, 陳蘊, 沈慶偉, 高莉, 梁祥瑩 申請人:安徽建筑大學(xué), 呂虹