一種北斗用戶機(jī)電路檢測(cè)裝置及其檢測(cè)方法
【專利摘要】本發(fā)明涉及一種北斗用戶機(jī)電路檢測(cè)裝置及其檢測(cè)方法，包括上位機(jī)、下位機(jī)、數(shù)據(jù)采集卡和檢測(cè)適配器；數(shù)據(jù)采集卡與上位機(jī)相連接；下位機(jī)包括下位機(jī)主控模塊、電源模塊、接口電路模塊；接口電路模塊分別與下位機(jī)主控模塊、電源模塊連接；電源模塊分別與接口電路模塊和下位機(jī)主控模塊相連接；下位機(jī)的接口電路模塊分別與上位機(jī)和數(shù)據(jù)采集卡連接；下位機(jī)的接口電路模塊通過(guò)檢測(cè)適配器與被檢測(cè)對(duì)象連接；下位機(jī)主控模塊包括射頻電路、信號(hào)轉(zhuǎn)換模塊、時(shí)鐘分配電路、FPGA模塊、存儲(chǔ)器單元。本發(fā)明采用通用化的設(shè)計(jì)思想，搭建了北斗用戶機(jī)電路檢測(cè)裝置，具有良好的可擴(kuò)展性，通用性好，操作簡(jiǎn)便。
【專利說(shuō)明】一種北斗用戶機(jī)電路檢測(cè)裝置及其檢測(cè)方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于儀器儀表及自動(dòng)化檢測(cè)設(shè)備領(lǐng)域，涉及北斗用戶機(jī)電路檢測(cè)裝置及方法。

【背景技術(shù)】
[0002]北斗用戶機(jī)是是北斗衛(wèi)星導(dǎo)航系統(tǒng)用戶終端，通過(guò)接收北斗衛(wèi)星導(dǎo)航信號(hào)實(shí)現(xiàn)載體定位，具有快速定位、報(bào)文通信和授時(shí)等功能，在軍事、漁業(yè)、交通等方面應(yīng)用廣泛。由于應(yīng)用范圍廣，型號(hào)種類非常多，再加上原理復(fù)雜、電路集成度高，導(dǎo)致故障檢測(cè)維修難度大，出現(xiàn)故障只能返廠維修，大大增加了維修成本。故障檢測(cè)時(shí)，各廠家一般需要由有經(jīng)驗(yàn)、技術(shù)熟練的維修人員利用生產(chǎn)工裝對(duì)用戶機(jī)進(jìn)行檢驗(yàn)，對(duì)特定型號(hào)用戶機(jī)效果較好，但通用性較差。


【發(fā)明內(nèi)容】

[0003]為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種北斗用戶機(jī)電路檢測(cè)裝置及方法。
[0004]本發(fā)明所采用的技術(shù)方案是:一種北斗用戶機(jī)電路檢測(cè)裝置，包括上位機(jī)、下位機(jī)、數(shù)據(jù)采集卡和檢測(cè)適配器；數(shù)據(jù)采集卡與上位機(jī)相連接；
[0005]下位機(jī)包括下位機(jī)主控模塊、電源模塊、接口電路模塊；接口電路模塊分別與下位機(jī)主控模塊、電源模塊連接；電源模塊分別與接口電路模塊和下位機(jī)主控模塊相連接；
[0006]下位機(jī)的接口電路模塊分別與上位機(jī)和數(shù)據(jù)采集卡連接；
[0007]下位機(jī)的接口電路模塊通過(guò)檢測(cè)適配器與被檢測(cè)對(duì)象連接；
[0008]下位機(jī)主控模塊包括射頻電路、信號(hào)轉(zhuǎn)換模塊、時(shí)鐘分配電路、FPGA模塊、存儲(chǔ)器單元；FPGA模塊與存儲(chǔ)器單元相連接；
[0009]信號(hào)轉(zhuǎn)換模塊分別與射頻電路和FPGA模塊連接；
[0010]時(shí)鐘分配電路分別與信號(hào)轉(zhuǎn)換模塊和FPGA模塊連接；
[0011 ] 接口電路模塊分別與射頻電路和FPGA模塊連接。
[0012]在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下的改進(jìn)。
[0013]進(jìn)一步，所述檢測(cè)適配器上設(shè)置有與被檢測(cè)對(duì)象相適應(yīng)的檢測(cè)接口，所述檢測(cè)適配器通過(guò)檢測(cè)接口與被檢測(cè)對(duì)象連接，所述檢測(cè)適配器通過(guò)與檢測(cè)接口相連接的通訊電纜與接口電路模塊連接。
[0014]進(jìn)一步，所述射頻電路括發(fā)射通道、頻率綜合器、接收通道；所述頻率綜合器分別與所述發(fā)射通道、接收通道連接；
[0015]所述FPGA模塊包括FPGA和配置電路，所述FPGA與所述配置電路相連接；
[0016]所述信號(hào)轉(zhuǎn)換模塊包括DAC模塊和ADC模塊；
[0017]所述時(shí)鐘分配電路分別與所述DAC模塊、ADC模塊和FPGA連接；
[0018]所述DAC模塊分別與所述FPGA和發(fā)射通道連接；
[0019]所述ADC模塊分別與所述接收通道和FPGA連接。
[0020]進(jìn)一步，所述下位機(jī)主控模塊還包括USB3.0模塊；所述USB3.0模塊分別與所述FPGA和所述接口電路模塊連接。
[0021 ] 進(jìn)一步，所述存儲(chǔ)器單元為DDR2模塊，所述DDR2模塊包括兩片獨(dú)立的DDR2芯片。
[0022]進(jìn)一步，所述ADC模塊包括兩片雙通道ADC芯片。
[0023]進(jìn)一步，所述DAC模塊包括四片DAC芯片，以其中一片DAC芯片為主設(shè)備，其余三片為從設(shè)備，從設(shè)備同步到主設(shè)備。
[0024]進(jìn)一步，所述上位機(jī)連接有外圍設(shè)備；所述外圍設(shè)備包括顯示屏、固態(tài)硬盤(pán)和PS2輸入設(shè)備。
[0025]進(jìn)一步，所述電源模塊設(shè)置有過(guò)壓保護(hù)電路和過(guò)流保護(hù)電路。
[0026]本發(fā)明還公開(kāi)了一種北斗用戶機(jī)電路檢測(cè)方法，其采用如上述所述的北斗用戶機(jī)電路檢測(cè)裝置，包括如下步驟:
[0027]步驟1:將被檢測(cè)對(duì)象連接到北斗用戶機(jī)電路檢測(cè)裝置的檢測(cè)適配器上；
[0028]步驟2:上位機(jī)生成激勵(lì)信號(hào)命令和采集響應(yīng)信號(hào)命令；
[0029]步驟3:下位機(jī)根據(jù)所述激勵(lì)信號(hào)命令產(chǎn)生激勵(lì)信號(hào)，通過(guò)檢測(cè)適配器傳送給被檢測(cè)對(duì)象；下位機(jī)根據(jù)所述采集響應(yīng)信號(hào)命令，實(shí)時(shí)采集被檢電路板的響應(yīng)信號(hào)；
[0030]步驟4:被檢電路板接收激勵(lì)信號(hào)產(chǎn)生激勵(lì)并輸出響應(yīng)信號(hào)，響應(yīng)信號(hào)包括高頻響應(yīng)信號(hào)和低頻響應(yīng)信號(hào)；低頻響應(yīng)信號(hào)通過(guò)下位機(jī)傳送給上位機(jī)；高頻響應(yīng)信號(hào)由下位機(jī)傳送給數(shù)據(jù)采集卡，數(shù)據(jù)采集卡在上位機(jī)的控制下對(duì)高頻響應(yīng)信號(hào)進(jìn)行數(shù)據(jù)采集和模數(shù)轉(zhuǎn)化處理，將處理后得到的數(shù)據(jù)傳送給上位機(jī)；
[0031]步驟5:上位機(jī)根據(jù)獲得的響應(yīng)數(shù)據(jù)，判斷被檢測(cè)對(duì)象的故障。
[0032]本發(fā)明的有益效果是:本發(fā)明采用通用化的設(shè)計(jì)思想，搭建了北斗用戶機(jī)電路檢測(cè)裝置，具有良好的可擴(kuò)展性，通用性好，操作簡(jiǎn)便。

【專利附圖】

【附圖說(shuō)明】
[0033]圖1為本發(fā)明的一種北斗用戶機(jī)電路檢測(cè)裝置結(jié)構(gòu)示意圖；
[0034]圖2為本發(fā)明的一種北斗用戶機(jī)電路檢測(cè)裝置的下位機(jī)具體實(shí)施例結(jié)構(gòu)示意圖；
[0035]圖3為本發(fā)明的一種北斗用戶機(jī)電路檢測(cè)方法流程示意圖。

【具體實(shí)施方式】
[0036]以下結(jié)合附圖對(duì)本發(fā)明的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。
[0037]圖1為本發(fā)明一種北斗用戶機(jī)電路檢測(cè)裝置結(jié)構(gòu)示意圖，如圖1所示，一種北斗用戶機(jī)電路檢測(cè)裝置，包括上位機(jī)、下位機(jī)、數(shù)據(jù)采集卡和檢測(cè)適配器；數(shù)據(jù)采集卡與上位機(jī)相連接；下位機(jī)包括下位機(jī)主控模塊、電源模塊、接口電路模塊；
[0038]電源模塊分別與接口電路模塊和下位機(jī)主控模塊相連接；電源模塊用于將從外部電源經(jīng)接口電路模塊提供的電壓輸入進(jìn)行變換，產(chǎn)生下位機(jī)主控模塊所需的各類電壓，電源模塊設(shè)置有過(guò)壓保護(hù)電路和過(guò)流保護(hù)電路，具有一定的過(guò)壓過(guò)流保護(hù)功能。下位機(jī)主控模塊包括射頻電路、信號(hào)轉(zhuǎn)換模塊、時(shí)鐘分配電路、FPGA模塊、存儲(chǔ)器單元；FPGA模塊與存儲(chǔ)器單元相連接；信號(hào)轉(zhuǎn)換模塊分別與射頻電路和FPGA模塊連接；時(shí)鐘分配電路分別與信號(hào)轉(zhuǎn)換模塊和FPGA模塊連接；時(shí)鐘分配模塊為FPGA、信號(hào)轉(zhuǎn)換模塊提供同步時(shí)鐘信號(hào)。下位機(jī)的接口電路模塊分別與上位機(jī)和數(shù)據(jù)采集卡連接；下位機(jī)的接口電路模塊通過(guò)檢測(cè)適配器與被檢測(cè)對(duì)象連接，同時(shí)，接口電路模塊還分別與射頻電路和FPGA模塊連接。
[0039]被檢測(cè)對(duì)象可以是北斗用戶機(jī)中整機(jī)、天線、射頻模塊、信號(hào)處理板、信息處理板、電源模塊等，由于這些電路板功能差異較大，對(duì)外接口不一致，因此，檢測(cè)適配器上設(shè)置有針對(duì)每個(gè)被檢測(cè)對(duì)象的專用檢測(cè)接口，被檢測(cè)對(duì)象通過(guò)專用檢測(cè)接口連接檢測(cè)適配器上，由檢測(cè)適配器通過(guò)通訊電纜與下位機(jī)的接口電路模塊連接。
[0040]圖2為本發(fā)明一種北斗用戶機(jī)電路檢測(cè)裝置的下位機(jī)具體實(shí)施例結(jié)構(gòu)示意圖，如圖2所示，在本具體實(shí)施例中，下位機(jī)的FPGA模塊包括FPGA和配置電路，F(xiàn)PGA與配置電路相連接；配置電路用于實(shí)現(xiàn)FPGA的上電加載功能，F(xiàn)PGA用于實(shí)現(xiàn)數(shù)據(jù)采集、數(shù)據(jù)緩存、數(shù)字下變頻和外設(shè)控制或配置。FPGA上連接有存儲(chǔ)器模塊和USB3.0模塊；存儲(chǔ)器模塊采用DDR2模塊，用于實(shí)現(xiàn)數(shù)據(jù)緩存，在本實(shí)施例中DDR2模塊包括FPGA外掛的兩片DDR2芯片，所采用的兩片DDR2芯片獨(dú)立，互不影響；USB3.0模塊包括USB3.0接口驅(qū)動(dòng)芯片，該模塊與FPGA連接，用于實(shí)現(xiàn)高速數(shù)據(jù)的收發(fā)。
[0041]射頻電路主要用于北斗用戶機(jī)功能檢測(cè)中射頻信號(hào)的收發(fā)，射頻電路包括發(fā)射通道、頻率綜合器、接收通道；接收通道用于將接收到的射頻信號(hào)進(jìn)行功分和下變頻得到模擬中頻信號(hào)；發(fā)射通道則實(shí)現(xiàn)接收通道的逆過(guò)程；頻率綜合器用于產(chǎn)生變頻用的本振信號(hào)，頻率綜合器分別與發(fā)射通道、接收通道連接。
[0042]信號(hào)轉(zhuǎn)換模塊包括DAC模塊和ADC模塊；ADC模塊連接射頻電路的接收通道，用于將射頻電路接收通道輸出的模擬中頻信號(hào)進(jìn)行數(shù)字化處理，并將處理后的信號(hào)直接輸出給FPGA, ADC模塊包括兩片雙通道ADC芯片。DAC模塊連接射頻電路的發(fā)射通道，用于將FPGA輸出的數(shù)字信號(hào)轉(zhuǎn)化成模擬中頻信號(hào)，將生成的模擬中頻信號(hào)輸出給射頻的發(fā)射通道；DAC模塊包括四片DAC芯片，這四片DAC芯片互相獨(dú)立，同步工作，以其中一片DAC芯片為主設(shè)備，其余三片為從設(shè)備，從設(shè)備同步到主設(shè)備。
[0043]下面以對(duì)北斗用戶機(jī)中的信號(hào)處理電路板的測(cè)試過(guò)程為例，具體說(shuō)明本發(fā)明的工作過(guò)程。
[0044]將待檢測(cè)的信號(hào)處理電路板插接到本發(fā)明檢測(cè)適配器的專用檢測(cè)接口上，由上位機(jī)控制FPGA進(jìn)行配置，使FPGA模塊生成信號(hào)處理電路板測(cè)試用的調(diào)制信號(hào)，該調(diào)制信號(hào)經(jīng)信號(hào)轉(zhuǎn)換模塊傳送給射頻電路，由射頻電路進(jìn)行調(diào)制變成中頻信號(hào)，該中頻信號(hào)經(jīng)接口電路模塊和檢測(cè)適配器傳送給待檢測(cè)的信號(hào)處理板，使待檢測(cè)的信號(hào)處理板產(chǎn)生激勵(lì)并輸出響應(yīng)結(jié)果，將信號(hào)處理板輸出的響應(yīng)通過(guò)檢測(cè)適配器、接口電路模塊后經(jīng)串口電路輸出給上位機(jī)，由上位機(jī)進(jìn)行故障診斷，判斷其工作狀態(tài)。
[0045]圖3為本發(fā)明的一種北斗用戶機(jī)電路檢測(cè)方法流程示意圖，如圖3所示，本發(fā)明的一種北斗用戶機(jī)電路檢測(cè)方法，其采用如上所述的北斗用戶機(jī)電路檢測(cè)裝置，包括如下步驟:
[0046]步驟1:將被檢測(cè)對(duì)象連接到北斗用戶機(jī)電路檢測(cè)裝置的檢測(cè)適配器上；
[0047]步驟2:上位機(jī)生成激勵(lì)信號(hào)命令和采集響應(yīng)信號(hào)命令；
[0048]步驟3:下位機(jī)根據(jù)所述激勵(lì)信號(hào)命令產(chǎn)生激勵(lì)信號(hào)，通過(guò)檢測(cè)適配器傳送給被檢測(cè)對(duì)象；下位機(jī)根據(jù)所述采集響應(yīng)信號(hào)命令，實(shí)時(shí)采集被檢電路板的響應(yīng)信號(hào)；
[0049]步驟4:被檢電路板接收激勵(lì)信號(hào)產(chǎn)生激勵(lì)并輸出響應(yīng)信號(hào)，響應(yīng)信號(hào)包括高頻響應(yīng)信號(hào)和低頻響應(yīng)信號(hào)；低頻響應(yīng)信號(hào)通過(guò)下位機(jī)傳送給上位機(jī)；高頻響應(yīng)信號(hào)由下位機(jī)傳送給數(shù)據(jù)采集卡，數(shù)據(jù)采集卡在上位機(jī)的控制下對(duì)高頻響應(yīng)信號(hào)進(jìn)行數(shù)據(jù)采集和模數(shù)轉(zhuǎn)化處理，將處理后得到的數(shù)據(jù)傳送給上位機(jī)；
[0050]步驟5:上位機(jī)根據(jù)獲得的響應(yīng)數(shù)據(jù)，判斷被檢測(cè)對(duì)象的故障。本發(fā)明采用通用化的設(shè)計(jì)思想，搭建了北斗用戶機(jī)電路檢測(cè)裝置，具有良好的可擴(kuò)展性，通用性好，操作簡(jiǎn)便。
[0051]以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種北斗用戶機(jī)電路檢測(cè)裝置，其特征在于，包括上位機(jī)、下位機(jī)、數(shù)據(jù)采集卡和檢測(cè)適配器；數(shù)據(jù)采集卡與上位機(jī)相連接； 下位機(jī)包括下位機(jī)主控模塊、電源模塊、接口電路模塊；接口電路模塊分別與下位機(jī)主控模塊、電源模塊連接；電源模塊分別與接口電路模塊和下位機(jī)主控模塊相連接； 下位機(jī)的接口電路模塊分別與上位機(jī)和數(shù)據(jù)采集卡連接； 下位機(jī)的接口電路模塊通過(guò)檢測(cè)適配器與被檢測(cè)對(duì)象連接； 下位機(jī)主控模塊包括射頻電路、信號(hào)轉(zhuǎn)換模塊、時(shí)鐘分配電路、FPGA模塊、存儲(chǔ)器單元；FPGA模塊與存儲(chǔ)器單元相連接； 信號(hào)轉(zhuǎn)換模塊分別與射頻電路和FPGA模塊連接； 時(shí)鐘分配電路分別與信號(hào)轉(zhuǎn)換模塊和FPGA模塊連接； 接口電路模塊分別與射頻電路和FPGA模塊連接。
2.根據(jù)權(quán)利要求1所述的一種北斗用戶機(jī)電路檢測(cè)裝置，其特征在于:所述檢測(cè)適配器上設(shè)置有與被檢測(cè)對(duì)象相適應(yīng)的檢測(cè)接口，所述檢測(cè)適配器通過(guò)檢測(cè)接口與被檢測(cè)對(duì)象連接，所述檢測(cè)適配器通過(guò)與檢測(cè)接口相連接的通訊電纜與接口電路模塊連接。
3.根據(jù)權(quán)利要求1或2所述的一種北斗用戶機(jī)電路檢測(cè)裝置，其特征在于: 所述射頻電路括發(fā)射通道、頻率綜合器、接收通道；所述頻率綜合器分別與所述發(fā)射通道、接收通道連接； 所述FPGA模塊包括FPGA和配置電路，所述FPGA與所述配置電路相連接； 所述信號(hào)轉(zhuǎn)換模塊包括DAC模塊和ADC模塊； 所述時(shí)鐘分配電路分別與所述DAC模塊、ADC模塊和FPGA連接； 所述DAC模塊分別與所述FPGA和發(fā)射通道連接； 所述ADC模塊分別與所述接收通道和FPGA連接。
4.根據(jù)權(quán)利要求3所述的一種北斗用戶機(jī)電路檢測(cè)裝置，其特征在于:所述下位機(jī)主控模塊還包括USB3.0模塊；所述USB3.0模塊分別與所述FPGA和所述接口電路模塊連接。
5.根據(jù)權(quán)利要求3所述的一種北斗用戶機(jī)電路檢測(cè)裝置，其特征在于:所述存儲(chǔ)器單元為DDR2模塊，所述DDR2模塊包括兩片獨(dú)立的DDR2芯片。
6.根據(jù)權(quán)利要求3所述的一種北斗用戶機(jī)電路檢測(cè)裝置，其特征在于:所述ADC模塊包括兩片雙通道ADC芯片。
7.根據(jù)權(quán)利要求3所述的一種北斗用戶機(jī)電路檢測(cè)裝置，其特征在于:所述DAC模塊包括四片DAC芯片，以其中一片DAC芯片為主設(shè)備，其余三片為從設(shè)備，從設(shè)備同步到主設(shè)備。
8.根據(jù)權(quán)利要求1或2所述的一種北斗用戶機(jī)電路檢測(cè)裝置，其特征在于:所述上位機(jī)連接有外圍設(shè)備；所述外圍設(shè)備包括顯示屏、固態(tài)硬盤(pán)和PS2輸入設(shè)備。
9.根據(jù)權(quán)利要求1或2所述的一種北斗用戶機(jī)電路檢測(cè)裝置，其特征在于:所述電源模塊設(shè)置有過(guò)壓保護(hù)電路和過(guò)流保護(hù)電路。
10.一種北斗用戶機(jī)電路檢測(cè)方法，其特征在于:其采用權(quán)利要求1-8所述的一種北斗用戶機(jī)電路檢測(cè)裝置，包括如下步驟: 步驟1:將被檢測(cè)對(duì)象連接到北斗用戶機(jī)電路檢測(cè)裝置的檢測(cè)適配器上； 步驟2:上位機(jī)生成激勵(lì)信號(hào)命令和采集響應(yīng)信號(hào)命令； 步驟3:下位機(jī)根據(jù)所述激勵(lì)信號(hào)命令產(chǎn)生激勵(lì)信號(hào)，通過(guò)檢測(cè)適配器傳送給被檢測(cè)對(duì)象；下位機(jī)根據(jù)所述采集響應(yīng)信號(hào)命令，實(shí)時(shí)采集被檢電路板的響應(yīng)信號(hào)； 步驟4:被檢電路板接收激勵(lì)信號(hào)產(chǎn)生激勵(lì)并輸出響應(yīng)信號(hào)，響應(yīng)信號(hào)包括高頻響應(yīng)信號(hào)和低頻響應(yīng)信號(hào)；低頻響應(yīng)信號(hào)通過(guò)下位機(jī)傳送給上位機(jī)；高頻響應(yīng)信號(hào)由下位機(jī)傳送給數(shù)據(jù)采集卡，數(shù)據(jù)采集卡在上位機(jī)的控制下對(duì)高頻響應(yīng)信號(hào)進(jìn)行數(shù)據(jù)采集和模數(shù)轉(zhuǎn)化處理，將處理后得到的數(shù)據(jù)傳送給上位機(jī)； 步驟5:上位機(jī)根據(jù)獲得的響應(yīng)數(shù)據(jù)，判斷被檢測(cè)對(duì)象的故障。
【文檔編號(hào)】G01S19/23GK104516003SQ201410812444
【公開(kāi)日】2015年4月15日 申請(qǐng)日期:2014年12月24日 優(yōu)先權(quán)日:2014年12月24日
【發(fā)明者】火星, 彭建怡, 張文泉, 李國(guó)棟, 李哲, 田海雷, 王向進(jìn), 孫平, 王向陽(yáng) 申請(qǐng)人:李國(guó)棟