晶圓測試芯片狀態(tài)圖的分類方法
【專利摘要】本發(fā)明公開了一種晶圓測試芯片狀態(tài)圖的分類方法，包括步驟：根據(jù)晶圓允收測試得到需要標(biāo)記為失效測試項目類的指定芯片并將指定芯片的坐標(biāo)記錄在配置文件中；對晶圓進(jìn)行分步測試，在執(zhí)行當(dāng)前測試步的下降接觸前都對指定芯片的信息做判斷并將位于下降接觸區(qū)域的指定芯片排除在測試對象之外；進(jìn)行當(dāng)前測試步的芯片狀態(tài)圖的打印將對應(yīng)指定芯片的狀態(tài)打印為失效測試項目類；將各步測試得到的芯片狀態(tài)圖生成整片晶圓的芯片狀態(tài)圖。本發(fā)明能有效減少測試時間，能有效保護(hù)測試硬件，減少工序流程并有效減少出錯幾率和提高工作效率。
【專利說明】晶圓測試芯片狀態(tài)圖的分類方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種晶圓測試芯片狀態(tài)圖的分類方法。

【背景技術(shù)】
[0002]晶圓測試(Circuit Probing, CP)也稱電路針測，是在封裝前直接在晶圓(wafer)上對芯片晶粒(die)進(jìn)行測試，用于驗證每個芯片是否符合產(chǎn)品規(guī)格。CP測試按照測試項目(BIN)對芯片進(jìn)行分類并形成芯片狀態(tài)圖(BINMAP)，將測試失敗的芯片需要在對應(yīng)的BINMAP中標(biāo)記為失效測試項目類(FAIL BIN)。在半導(dǎo)體集成電路制造領(lǐng)域，晶圓指單晶硅圓片，簡稱硅片，對于測試失敗的芯片也可以直接在晶圓上點(diǎn)墨標(biāo)記，這樣在后續(xù)封裝中被標(biāo)記為FAIL BIN類的芯片將不會被選擇。
[0003]目前量產(chǎn)測試時客戶對于測試要求非常繁復(fù)，現(xiàn)有比較常見的情況是客戶根據(jù)硅片在晶圓允收測試(Wafer Acceptance Test,WAT)的結(jié)果判斷在娃片某個特定區(qū)域的芯片在CP結(jié)果中需要變?yōu)橹付ǖ腇AIL BIN。如圖1所示，是現(xiàn)有晶圓測試芯片狀態(tài)圖的分類方法的BIN MAP示意圖；
[0004]首先采用測試機(jī)102對硅片101進(jìn)行全片CP測試并得到全片的BINMAP103。
[0005]之后，根據(jù)WAT的結(jié)果確定需要指定為FAIL BIN的指定芯片104a，芯片104對應(yīng)于硅片101的芯片數(shù)據(jù)。
[0006]之后，結(jié)合指定芯片104a的位置，在BINMAP103中將指定芯片104a的位置出的測試結(jié)構(gòu)標(biāo)記為FAIL BIN，如標(biāo)記105a所示；標(biāo)記105b所示為測試正常的芯片標(biāo)記，這樣就形成了新的BINMAP105。在該步驟中，通常做法是由信息部門BINMAP103做處理，根據(jù)客戶的要求把BINMAP103上指定坐標(biāo)的原FAIL BIN改為客戶指定的FAIL BIN，修改良率后生成新的BINMAP105后再發(fā)送給客戶，用于后續(xù)的劃片封裝。
[0007]由上可知，現(xiàn)有方法由于需要對整片硅片進(jìn)行測試，這會造成測試時間比較長，并且特定區(qū)域需要分指定FAIL BIN的芯片即需要將FAIL BIN芯片分類出來；而對于指定芯片，由于工藝原因造成測試時的漏電流較大，現(xiàn)有方法中將指定芯片也作為測試對象有可能對測試硬件造成損壞，所以對于CP測試時間和測試難度都有很大的挑戰(zhàn)。


【發(fā)明內(nèi)容】

[0008]本發(fā)明所要解決的技術(shù)問題是提供一種晶圓測試芯片狀態(tài)圖的分類方法，能有效減少測試時間，能有效保護(hù)測試硬件，減少工序流程并有效減少出錯幾率和提高工作效率。
[0009]為解決上述技術(shù)問題，本發(fā)明提供的晶圓測試芯片狀態(tài)圖的分類方法包括如下步驟:
[0010]步驟一、根據(jù)晶圓允收測試的結(jié)果判斷在晶圓的一個或多個特定區(qū)域的芯片在晶圓測試得到的芯片狀態(tài)圖中需要變更為失效測試項目類，將需要標(biāo)記為失效測試項目類的所述芯片定義為指定芯片且將所述指定芯片的坐標(biāo)記錄在配置文件中。
[0011]步驟二、進(jìn)行晶圓測試，所述晶圓測試包括多個測試步，測試機(jī)臺按照選定的測試路徑對所述晶圓進(jìn)行分步測試，在執(zhí)行當(dāng)前測試步的下降接觸(touch down)前都對所述配置文件中的所述指定芯片的信息做判斷，如果所述當(dāng)前測試步的下降接觸區(qū)域包括有對應(yīng)的所述指定芯片，則將需要將位于所述當(dāng)前測試步的下降接觸區(qū)域的所述指定芯片排除在所述當(dāng)前測試步的測試對象之外，之后進(jìn)行所述當(dāng)前測試步的下降接觸并對選定的測試對象進(jìn)行測試；在所述當(dāng)前測試步的測試完成之后，進(jìn)行所述當(dāng)前測試步的芯片狀態(tài)圖的打印，如果所述當(dāng)前測試步的下降接觸區(qū)域中包括了所述指定芯片則需要在所述當(dāng)前測試步的芯片狀態(tài)圖中將所包括的所述指定芯片的狀態(tài)打印為失效測試項目類。
[0012]步驟三、當(dāng)按照所述測試路徑對所述晶圓全部測試完之后，將各步測試得到的所述芯片狀態(tài)圖生成整片所述晶圓的所述芯片狀態(tài)圖。
[0013]進(jìn)一步的改進(jìn)是，記錄在所述配置文件中所述指定芯片的坐標(biāo)包括所述指定芯片在所述晶圓上的橫坐標(biāo)和縱坐標(biāo)，所述指定芯片的坐標(biāo)后還記錄有失效測試項目類。
[0014]本發(fā)明事先根據(jù)WAT的結(jié)果判斷在BINMAP中需要標(biāo)記為FAIL BIN的指定芯片，并將指定芯片的位置定義在配置文件中，當(dāng)進(jìn)行CP測試時，在CP測試的每一個測試步的touch down之前都檢測對應(yīng)的測試步區(qū)域中是否包括指定芯片，如果包括則將指定芯片排除在測試對象之外，這樣減少了測試對象芯片數(shù)量，所以能夠有效減少測試時間，不測工藝問題的芯片可以有效保護(hù)測試硬件。
[0015]另外，本發(fā)明在打印每個測試步的BINMAP時都會將所包括的指定芯片位置處打印為FAIL BIN，整個晶圓測試完成后合成晶圓整片的BINMAP，所以本發(fā)明的晶圓的BINMAP是一次生成，相對于現(xiàn)有方法中晶圓的BINMAP生成后還需要信息部門對FAILBIN進(jìn)行專門處理形成新的BINMAP的兩次合成，本發(fā)明能減少工序流程并有效減少出錯幾率，提高了工作效率。

【專利附圖】

【附圖說明】
[0016]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0017]圖1是現(xiàn)有晶圓測試芯片狀態(tài)圖的分類方法的BIN MAP示意圖；
[0018]圖2是本發(fā)明實施例方法晶圓測試芯片狀態(tài)圖的分類方法的流程圖；
[0019]圖3是本發(fā)明實施例晶圓測試芯片狀態(tài)圖的分類方法的BIN MAP示意圖。

【具體實施方式】
[0020]如圖2所示，是本發(fā)明實施例方法晶圓測試芯片狀態(tài)圖的分類方法的流程圖；如圖3所示，是本發(fā)明實施例晶圓測試芯片狀態(tài)圖的分類方法的BIN MAP示意圖。本發(fā)明實施例晶圓測試芯片狀態(tài)圖的分類方法包括如下步驟:
[0021]步驟一、根據(jù)晶圓允收測試的結(jié)果判斷在晶圓1的一個或多個特定區(qū)域的芯片在晶圓測試得到的芯片狀態(tài)圖中需要變更為失效測試項目類，將需要標(biāo)記為失效測試項目類的所述芯片定義為指定芯片且將所述指定芯片的坐標(biāo)記錄在配置文件3中。
[0022]記錄在所述配置文件3中所述指定芯片的坐標(biāo)包括所述指定芯片在所述晶圓上的橫坐標(biāo)和縱坐標(biāo)，所述指定芯片的坐標(biāo)后還記錄有失效測試項目類。圖3中所示，晶圓2為顯示了各芯片坐標(biāo)的晶圓1的示意圖；標(biāo)記2a對應(yīng)于指定芯片，共顯示了 3個所述指定芯片2a，配置文件3中記錄了指定芯片2a的位置坐標(biāo)以及BIN類型，此處的BNI類型對應(yīng)于失效測試項目類。
[0023]步驟二、進(jìn)行晶圓測試。由于測試機(jī)臺的探針卡每次所能測試的被測試對象(device under test)的數(shù)目有限，故所述晶圓測試需要包括多個測試步才能完成，所以測試機(jī)臺需要按照選定的測試路徑對所述晶圓進(jìn)行分步測試。
[0024]本發(fā)明實施例中，在執(zhí)行當(dāng)前測試步的下降接觸前都對所述配置文件3中的所述指定芯片的信息做判斷，如果所述當(dāng)前測試步的下降接觸區(qū)域包括有對應(yīng)的所述指定芯片，則將需要將位于所述當(dāng)前測試步的下降接觸區(qū)域的所述指定芯片排除在所述當(dāng)前測試步的測試對象之外，之后進(jìn)行所述當(dāng)前測試步的下降接觸并對選定的測試對象進(jìn)行測試。如圖3所示，測試圖4a為第一個測試步的touch down之前所述測試機(jī)臺根據(jù)測試路徑所選定的測試對象分布圖；結(jié)合所述配置文件3，形成最后需要測試的測試圖5a，測試圖5a和測試圖4a相比，測試圖5a中將位置51處所對應(yīng)的指定芯片2a排除在測試對象之外，所以第一個測試步中將不會測試位置51處的指定芯片2a。這樣，不僅能減少測試對象芯片數(shù)量從而能有效減少測試時間，不測工藝問題的芯片還能有效保護(hù)測試硬件。
[0025]同樣，測試圖4b對應(yīng)于第二個測試步的touch down之前所述測試機(jī)臺根據(jù)測試路徑所選定的測試對象分布圖；測試圖5b對應(yīng)于第二個測試步中由測試圖4a結(jié)合所述配置文件3形成的第二個測試步所需要測試圖。其它后續(xù)各測試步的規(guī)律類似，圖3中沒有
不出。
[0026]在所述當(dāng)前測試步的測試完成之后，進(jìn)行所述當(dāng)前測試步的芯片狀態(tài)圖的打印，如果所述當(dāng)前測試步的下降接觸區(qū)域中包括了所述指定芯片則需要在所述當(dāng)前測試步的芯片狀態(tài)圖中將所包括的所述指定芯片的狀態(tài)打印為失效測試項目類。如圖3所示，BINMAP6a即為第一個測試步完成后打印的BINMAP，在BINMAP6a中將位置61所對應(yīng)的指定芯片的狀態(tài)打印為FAIL BIN類型。同理，BINMAP6b為第二個測試步完成后打印的BINMAP，在BINMAP6b也打印了一個FAIL BIN類型的指定芯片狀態(tài)。
[0027]步驟三、當(dāng)按照所述測試路徑對所述晶圓1全部測試完之后，將各步測試得到的所述芯片狀態(tài)圖生成整片所述晶圓1的BINMAP6。整個晶圓1的BINMAP6中，標(biāo)記61所對應(yīng)的都為FAIL BIN類型狀態(tài)，晶圓2中所示的3個指定芯片2a所對應(yīng)位置處在BINMAP6中都標(biāo)記為FAIL BIN類型狀態(tài)。BINMAP6中的標(biāo)記62對應(yīng)于其它正常類型的BIN狀態(tài)。所以本發(fā)明實施例方法僅通過一次合成就能形成整個晶圓1的BINMAP6，合成的BINMAP6中包括了指定芯片2a所對應(yīng)了 FAIL BIN類型狀態(tài)，不僅實現(xiàn)了 BIN分類，還能減少工序流程并有效減少出錯幾率，提高了工作效率。
[0028]以上通過具體實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種晶圓測試芯片狀態(tài)圖的分類方法，其特征在于，包括如下步驟: 步驟一、根據(jù)晶圓允收測試的結(jié)果判斷在晶圓的一個或多個特定區(qū)域的芯片在晶圓測試得到的芯片狀態(tài)圖中需要變更為失效測試項目類，將需要標(biāo)記為失效測試項目類的所述芯片定義為指定芯片且將所述指定芯片的坐標(biāo)記錄在配置文件中； 步驟二、進(jìn)行晶圓測試，所述晶圓測試包括多個測試步，測試機(jī)臺按照選定的測試路徑對所述晶圓進(jìn)行分步測試，在執(zhí)行當(dāng)前測試步的下降接觸前都對所述配置文件中的所述指定芯片的信息做判斷，如果所述當(dāng)前測試步的下降接觸區(qū)域包括有對應(yīng)的所述指定芯片，則將需要將位于所述當(dāng)前測試步的下降接觸區(qū)域的所述指定芯片排除在所述當(dāng)前測試步的測試對象之外，之后進(jìn)行所述當(dāng)前測試步的下降接觸并對選定的測試對象進(jìn)行測試；在所述當(dāng)前測試步的測試完成之后，進(jìn)行所述當(dāng)前測試步的芯片狀態(tài)圖的打印，如果所述當(dāng)前測試步的下降接觸區(qū)域中包括了所述指定芯片則需要在所述當(dāng)前測試步的芯片狀態(tài)圖中將所包括的所述指定芯片的狀態(tài)打印為失效測試項目類； 步驟三、當(dāng)按照所述測試路徑對所述晶圓全部測試完之后，將各步測試得到的所述芯片狀態(tài)圖生成整片所述晶圓的所述芯片狀態(tài)圖。
2.如權(quán)利要求1所述的晶圓測試芯片狀態(tài)圖的分類方法，其特征在于:記錄在所述配置文件中所述指定芯片的坐標(biāo)包括所述指定芯片在所述晶圓上的橫坐標(biāo)和縱坐標(biāo)，所述指定芯片的坐標(biāo)后還記錄有失效測試項目類。
【文檔編號】G01R31/26GK104483616SQ201410842263
【公開日】2015年4月1日 申請日期:2014年12月29日 優(yōu)先權(quán)日:2014年12月29日
【發(fā)明者】朱淵源 申請人:上海華虹宏力半導(dǎo)體制造有限公司