超聲波流量計(jì)換能器的諧振頻率測(cè)試方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及超聲波流量計(jì)換能器驅(qū)動(dòng)領(lǐng)域，尤其涉及一種超聲波流量計(jì)換能器的 諧振頻率測(cè)試方法。
【背景技術(shù)】
[0002] 超聲波流量計(jì)產(chǎn)品通常采用時(shí)差法測(cè)量流體流速，基本原理都是測(cè)量超聲波脈沖 在順?biāo)骱湍嫠髦械臅r(shí)間差來(lái)反應(yīng)流速，從而測(cè)出流量。圖8所示為超聲波流量計(jì)時(shí)差 法測(cè)流速的示意圖，從第一換能器開(kāi)始發(fā)送脈沖到第二換能器接收到脈沖信號(hào)的時(shí)間為 tl，從第二換能器發(fā)送脈沖到第一換能器接收到脈沖信號(hào)的時(shí)間為t2。 tl與t2之差為 Z t，其與管道內(nèi)流體流速關(guān)系如式1所示：
【主權(quán)項(xiàng)】
1. 一種超聲波流量計(jì)換能器的諧振頻率測(cè)試方法，其特征在于：采用了如下系統(tǒng)，該 系統(tǒng)包括DSP數(shù)據(jù)處理器、FPGA電路、發(fā)射換能器、接收換能器、DA轉(zhuǎn)換器、AD轉(zhuǎn)換器、功率 放大電路、存儲(chǔ)器，所述DSP數(shù)據(jù)處理器用于將測(cè)試命令傳遞給FPGA電路，所述FPGA電路 用于接收DSP數(shù)據(jù)處理器的測(cè)試命令，輸出驅(qū)動(dòng)信號(hào)傳遞給DA轉(zhuǎn)換器，所述DA轉(zhuǎn)換器用于 接收FPGA電路的驅(qū)動(dòng)信號(hào)輸出正弦波信號(hào)驅(qū)動(dòng)發(fā)射換能器，所述發(fā)射換能器用于發(fā)送超 聲脈沖信號(hào)給接收換能器，所述接收換能器用于接收發(fā)射換能器的超聲脈沖信號(hào)發(fā)生壓電 轉(zhuǎn)換，輸出一定峰值的正弦信號(hào)給AD轉(zhuǎn)換器，所述AD轉(zhuǎn)換器用于對(duì)接收換能器的正弦信號(hào) 進(jìn)行采樣，并傳遞給FPGA電路，所述FPGA電路用于將接收的AD轉(zhuǎn)換器的采樣值輸出給DSP 數(shù)據(jù)處理器，所述DSP數(shù)據(jù)處理器判斷出AD采樣值中峰值最大的點(diǎn)，并將該點(diǎn)所對(duì)應(yīng)的頻 率值寫(xiě)入存儲(chǔ)器； 采用上述系統(tǒng)實(shí)現(xiàn)超聲波流量計(jì)換能器的諧振頻率測(cè)試的方法，包括W下步驟： 1) 在DSP數(shù)據(jù)處理器中預(yù)先設(shè)定多個(gè)驅(qū)動(dòng)頻率，多個(gè)驅(qū)動(dòng)頻率呈等差數(shù)列； 2) 啟動(dòng)測(cè)試，DSP數(shù)據(jù)處理器根據(jù)預(yù)先設(shè)定的多個(gè)驅(qū)動(dòng)頻率按順序發(fā)送對(duì)應(yīng)頻率的測(cè) 試命令給FPGA電路，F(xiàn)PGA電路輸出對(duì)應(yīng)頻率的驅(qū)動(dòng)信號(hào)給DA轉(zhuǎn)換器，DA轉(zhuǎn)換器輸出對(duì)應(yīng) 頻率的正弦波信號(hào)經(jīng)功率放大后驅(qū)動(dòng)發(fā)射換能器發(fā)送對(duì)應(yīng)頻率的超聲波信號(hào)，接收換能器 接收到發(fā)射換能器的超聲波信號(hào)后產(chǎn)生壓電效應(yīng)，輸出對(duì)應(yīng)頻率的正弦波信號(hào)被AD轉(zhuǎn)換 器采樣，F(xiàn)PGA電路采樣各個(gè)發(fā)射頻率下接收換能器的AD采樣值并傳輸給DSP數(shù)據(jù)處理器， DSP數(shù)據(jù)處理器得到各個(gè)驅(qū)動(dòng)頻率下的接收換能器的正弦波信號(hào)峰值電壓，并判斷出正弦 波信號(hào)峰值電壓值最大的點(diǎn)，即為該超聲波流量計(jì)對(duì)應(yīng)該換能器的最佳頻率驅(qū)動(dòng)點(diǎn)，即該 換能器的諧振點(diǎn)； 3) 確定該頻率點(diǎn)后，將相對(duì)應(yīng)的DSP驅(qū)動(dòng)FPGA的頻率參數(shù)寫(xiě)入存儲(chǔ)器中，作為頻率常 數(shù)被DSP直接調(diào)用。
2. 根據(jù)權(quán)利要求1所述的超聲波流量計(jì)換能器的諧振頻率測(cè)試方法，其特征在于：所 述多個(gè)驅(qū)動(dòng)頻率中最低驅(qū)動(dòng)頻率為80化Hz,最高驅(qū)動(dòng)頻率為1200k Hz,頻率增量為10k Hz。
3. 根據(jù)權(quán)利要求1所述的超聲波流量計(jì)換能器的諧振頻率測(cè)試方法，其特征在于：所 述DSP數(shù)據(jù)處理器采用型號(hào)為T(mén)MS32(F28335的數(shù)據(jù)處理器。
4. 根據(jù)權(quán)利要求1所述的氣體超聲波流量計(jì)換能器接收信號(hào)強(qiáng)度自動(dòng)增益控制系統(tǒng)， 其特征在于；所述FPGA電路采用型號(hào)為EP4CE10的FPGA芯片。
5. 根據(jù)權(quán)利要求1所述的超聲波流量計(jì)換能器的諧振頻率測(cè)試方法，其特征在于：所 述DA轉(zhuǎn)換器采用型號(hào)為AD9760AR的數(shù)模轉(zhuǎn)換器。
6. 根據(jù)權(quán)利要求1所述的超聲波流量計(jì)換能器的諧振頻率測(cè)試方法，其特征在于：所 述AD轉(zhuǎn)換器采用型號(hào)為ADC12DL040CIVS的模數(shù)轉(zhuǎn)換器。
7. 根據(jù)權(quán)利要求1所述的超聲波流量計(jì)換能器的諧振頻率測(cè)試方法，其特征在于：功 率放大電路包括運(yùn)放（U24)、電流放大器（U25) W及若干電阻、電容，所述運(yùn)放（U24)的同相 輸入端與第76個(gè)電阻（R76)的一端連接，第76個(gè)電阻（R76)的另一端分別與第77個(gè)電阻 (R77)的一端、第85個(gè)電容（C85)的一端連接，第77個(gè)電阻（R77)的另一端接地，第85個(gè) 電容（C85)的另一端分別與DA轉(zhuǎn)換器的輸出端、第74個(gè)電阻（R74)的一端、第84個(gè)電容 (C84)的一端連接，第74個(gè)電阻（R74)的另一端、第84個(gè)電容（C84)的另一端均接地，所 述運(yùn)放（U24)的反相輸入端分別與第75個(gè)電阻（R75)的一端、第78個(gè)電阻（R78)的一端連 接，第75個(gè)電阻（R75)的另一端接地，第78個(gè)電阻（R78)的另一端與運(yùn)放（U24)的輸出端 連接，運(yùn)放（U24 )的輸出端經(jīng)第79個(gè)電阻（R79 )與電流放大器（U25 )的輸入端連接，電流放 大器（U25)的輸出端與發(fā)射換能器連接。
8. 根據(jù)權(quán)利要求1所述的超聲波流量計(jì)換能器的諧振頻率測(cè)試方法，其特征在于：所 述存儲(chǔ)器為邸存儲(chǔ)器。
9. 根據(jù)權(quán)利要求8所述的超聲波流量計(jì)換能器的諧振頻率測(cè)試方法，其特征在于：所 述邸存儲(chǔ)器的型號(hào)為FM25L04。
【專利摘要】一種超聲波流量計(jì)換能器的諧振頻率測(cè)試方法，采用了如下系統(tǒng)包括DSP、FPGA、發(fā)射換能器、接收換能器、DA轉(zhuǎn)換器、AD轉(zhuǎn)換器、功率放大電路、存儲(chǔ)器，DSP用于將測(cè)試命令傳遞給FPGA，F(xiàn)PGA用于接收DSP的測(cè)試命令，輸出驅(qū)動(dòng)信號(hào)傳遞給DA轉(zhuǎn)換器，用于接收FPGA的驅(qū)動(dòng)信號(hào)輸出正弦波信號(hào)驅(qū)動(dòng)發(fā)射換能器，所述接收換能器用于接收發(fā)射換能器的超聲脈沖信號(hào)發(fā)生壓電轉(zhuǎn)換，輸出一定峰值的正弦信號(hào)給AD轉(zhuǎn)換器，所述AD轉(zhuǎn)換器用于對(duì)接收換能器的正弦信號(hào)進(jìn)行采樣，并傳遞給FPGA，F(xiàn)PGA用于將接收的AD轉(zhuǎn)換器的采樣值輸出給DSP，DSP判斷出AD采樣值中峰值最大的點(diǎn)，并將該點(diǎn)所對(duì)應(yīng)的頻率值寫(xiě)入存儲(chǔ)器。
【IPC分類】G01F25-00
【公開(kāi)號(hào)】CN104535140
【申請(qǐng)?zhí)枴緾N201410808651
【發(fā)明人】趙俊奎, 王波, 張宇
【申請(qǐng)人】重慶川儀自動(dòng)化股份有限公司
【公開(kāi)日】2015年4月22日
【申請(qǐng)日】2014年12月23日