一種基于sopc的干擾決策裝置的制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于電子對(duì)抗技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]此種基于可編程片上系統(tǒng)(System-on-a-Programmable-Chip, SOPC)的干擾決策技術(shù)來(lái)源于干擾機(jī)的設(shè)計(jì)。干擾機(jī)可以實(shí)現(xiàn)對(duì)雷達(dá)的壓制、欺騙干擾，降低其對(duì)真實(shí)目標(biāo)的跟蹤、識(shí)別能力。傳統(tǒng)設(shè)計(jì)中采用干擾決策參數(shù)預(yù)先配置的方式，根據(jù)加載數(shù)據(jù)進(jìn)行參數(shù)計(jì)算，預(yù)先生成干擾決策參數(shù)表，實(shí)施干擾時(shí)按生成的參數(shù)表進(jìn)行配置。
[0003]此種方式中，由于干擾方式預(yù)先固定，不能滿(mǎn)足實(shí)時(shí)智能干擾的要求。因此，需要能夠根據(jù)雷達(dá)種類(lèi)以及外部環(huán)境智能實(shí)施干擾的干擾機(jī)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是為提高干擾機(jī)的智能化程度，對(duì)干擾決策裝置進(jìn)行改進(jìn)。
[0005]本發(fā)明是一種基于SOPC的干擾決策裝置，用于產(chǎn)生雷達(dá)干擾機(jī)的干擾決策，其中，使用FPGA構(gòu)建了可編程片上系統(tǒng)(S0PC)，實(shí)時(shí)進(jìn)行干擾決策，實(shí)現(xiàn)對(duì)雷達(dá)的干擾功能。
[0006]如上所述的基于SOPC的干擾決策裝置，其中，在所述FPGA實(shí)現(xiàn)如下模塊:軟核處理器、程序RAM、數(shù)據(jù)RAM、干擾算法模塊、IIC和GP1 ;通過(guò)GP1獲取包括雷達(dá)信號(hào)實(shí)時(shí)測(cè)量結(jié)果的數(shù)據(jù)，提供給軟核處理器進(jìn)行運(yùn)算；通過(guò)IIC獲取外部傳感器的信息，提供給軟核處理器進(jìn)行運(yùn)算；軟核處理器根據(jù)雷達(dá)信號(hào)實(shí)時(shí)測(cè)量結(jié)果以及外部傳感器的信息進(jìn)行干擾用參數(shù)計(jì)算，生成決策控制表，并對(duì)于干擾算法模塊輸出干擾用參數(shù)和決策控制表；干擾算法模塊根據(jù)軟核處理器輸入的干擾用參數(shù)和決策控制表，對(duì)外設(shè)進(jìn)行控制，實(shí)現(xiàn)對(duì)雷達(dá)的干擾功能。
[0007]如上所述的基于SOPC的干擾決策裝置，其中，所述模塊按照如下方式進(jìn)行干擾決策:
[0008]a) SOPC中GP1模塊接收外部加載數(shù)據(jù)，獲得干擾機(jī)及雷達(dá)的位置信息和速度信息，Microblaze軟核據(jù)此計(jì)算出干擾機(jī)與雷達(dá)的距離；
[0009]b) SOPC中IIC模塊接收溫度傳感器輸入的溫度信息，由Microblaze軟核與功放電路特性表映射，確定出此溫度下應(yīng)對(duì)功放電路給予的增益補(bǔ)償；
[0010]c) SOPC中干擾算法模塊實(shí)時(shí)測(cè)量出接收到的雷達(dá)信號(hào)功率，此功率值與距離參數(shù)一起，共同決策出此時(shí)干擾機(jī)應(yīng)發(fā)射的干擾功率；
[0011]d) SOPC中干擾算法模塊實(shí)時(shí)測(cè)量出接收到的雷達(dá)信號(hào)參數(shù)，結(jié)合存儲(chǔ)器中的預(yù)存參數(shù)進(jìn)行干擾決策，實(shí)施干擾過(guò)程。
[0012]本發(fā)明采用SOPC技術(shù)，實(shí)現(xiàn)干擾決策參數(shù)的實(shí)時(shí)生成和配置，使用Xilinx公司FPGA，構(gòu)建了可編程片上系統(tǒng)(S0PC)，采取硬件描述語(yǔ)言(HDL)與C語(yǔ)言相結(jié)合的協(xié)同設(shè)計(jì)方法，實(shí)現(xiàn)干擾機(jī)的干擾決策功能。該系統(tǒng)由MicroBlaze軟核處理器、干擾算法模塊、定時(shí)器模塊、外設(shè)接口模塊組成，處理器與各模塊采用外部總線(xiàn)接口和外部中斷接口進(jìn)行交互。處理器根據(jù)參數(shù)計(jì)算結(jié)果和信號(hào)測(cè)量結(jié)果，生成干擾決策參數(shù)并對(duì)干擾算法模塊相關(guān)寄存器進(jìn)行實(shí)時(shí)配置。
[0013]測(cè)試結(jié)果表明，此SOPC平臺(tái)達(dá)到了預(yù)想的功能，可實(shí)現(xiàn)干擾決策參數(shù)的實(shí)時(shí)配置，方案可行。目前，此種基于SOPC的干擾決策技術(shù)已在干擾機(jī)中得到應(yīng)用，雷達(dá)對(duì)接試驗(yàn)結(jié)果表明，該產(chǎn)品可實(shí)現(xiàn)對(duì)雷達(dá)的智能化干擾。
【附圖說(shuō)明】
[0014]圖1基于SOPC的設(shè)計(jì)架構(gòu)。
[0015]圖2軟件工作流程圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)行進(jìn)一步描述。
[0017]為提高干擾機(jī)的智能化程度，本發(fā)明采用SOPC技術(shù)，實(shí)現(xiàn)干擾決策參數(shù)的實(shí)時(shí)生成和配置。
[0018]SOPC為可編程的片上系統(tǒng)。它是一種特殊的嵌入式系統(tǒng)，不僅可由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能，而且由于其可編程的特性，使得設(shè)計(jì)方式更為靈活，可剪裁、擴(kuò)充、升級(jí)，并具備軟硬件系統(tǒng)可編程功能。
[0019]本發(fā)明選擇Xi I inx公司的FPGA芯片，使用嵌入式開(kāi)發(fā)套件(EDK，開(kāi)發(fā)工具)，通過(guò)在FPGA內(nèi)嵌入軟處理器核(MicroBlaze，由Xilinx公司提供的產(chǎn)品)的方式實(shí)現(xiàn)SOPC設(shè)計(jì)。此種設(shè)計(jì)方式可搭建出干擾決策技術(shù)的通用平臺(tái)，在需要擴(kuò)展時(shí)，可通過(guò)增加用戶(hù)自定義IP核，以及靈活構(gòu)造外設(shè)接口等方式進(jìn)行功能擴(kuò)展。
[0020]I基于SOPC的設(shè)計(jì)架構(gòu)
[0021]基于SOPC的設(shè)計(jì)架構(gòu)如圖1所示。SOPC通過(guò)Xilinx公司FPGA搭建，該系統(tǒng)由Microblaze軟處理器核、干擾模塊、定時(shí)器模塊、外設(shè)接口模塊等組成。軟處理器核與各模塊采用外部總線(xiàn)接口進(jìn)行交互。
[0022]軟處理器核內(nèi)主要完成1553B數(shù)據(jù)的接收與校驗(yàn)、參數(shù)計(jì)算、以及決策控制表的生成。干擾算法模塊根據(jù)由Microblaze輸入的決策信息進(jìn)行信號(hào)處理，并輸出至外設(shè)。傳感器通過(guò)IIC (Inter-1ntegrated Circuit,集成電路總線(xiàn))接口輸入外部傳感器數(shù)據(jù)(例如，溫度信息)，以供Microblaze調(diào)整不同環(huán)境下的決策控制信息。通過(guò)添加定時(shí)器及中斷服務(wù)程序，控制各模塊接口的信息交互。
[0023]作為接口的擴(kuò)展,系統(tǒng)設(shè)計(jì)留出GP10(General Purpose Input Output,通用輸入輸出)接口，用于外部通訊，例如，通過(guò)CPLD(Complex Programmable Logic Device,復(fù)雜可編程邏輯器件)進(jìn)行數(shù)據(jù)傳輸，例如可以傳輸1553B數(shù)據(jù)。一般，每個(gè)GP1可最多包含兩個(gè)通道，掛接到PLB (Pipeline Burst Cache，脈沖突發(fā)式緩存)總線(xiàn)上。PLB總線(xiàn)對(duì)GP1的讀寫(xiě)是通過(guò)訪(fǎng)問(wèn)寄存器來(lái)實(shí)現(xiàn)的。所有的數(shù)據(jù)都被先寫(xiě)入D觸發(fā)器，在通過(guò)三態(tài)端口控制輸入、輸出特性。通過(guò)添加GP1相關(guān)的底層文件，即可調(diào)用相應(yīng)的驅(qū)動(dòng)函數(shù)，完成GP1的初始化、方向設(shè)定、數(shù)據(jù)讀取與賦值等操作。
[0024]2軟件實(shí)現(xiàn)
[0025]硬件設(shè)計(jì)完成后，進(jìn)行比特流產(chǎn)生操作，可以將硬件設(shè)計(jì)輸出到SDK中，自動(dòng)產(chǎn)生硬件設(shè)計(jì)中相應(yīng)的庫(kù)文件，這是軟件設(shè)計(jì)的基礎(chǔ)。
[0026]在軟件設(shè)計(jì)完成后，將硬件網(wǎng)表與比特流文件，與軟件編譯生成的ELF格式的可執(zhí)行代碼合并，形成最終的二進(jìn)制比特文件，通過(guò)JTAG編程電纜燒寫(xiě)到程序存儲(chǔ)器中。即可實(shí)現(xiàn)所述的模塊化結(jié)構(gòu)。
[0027]上述燒寫(xiě)過(guò)程為公知常識(shí)。
[0028]其中，軟件工作流程如圖2所示。軟件進(jìn)行初始化后，進(jìn)行參數(shù)計(jì)算，參照外部傳感器數(shù)據(jù)(例如，溫度信息)與雷達(dá)信號(hào)的實(shí)時(shí)測(cè)量結(jié)果共同決策出此刻的干擾方式及發(fā)射功率，并以指定的算法對(duì)信號(hào)進(jìn)行調(diào)制。例如，壓制干擾模式與欺騙干擾模式之間可進(jìn)行切換，而切換的條件由MicroBlaze的計(jì)算結(jié)果決定。
[0029]一個(gè)具體的計(jì)算過(guò)程如下所述:
[0030]a) SOPC中GP1模塊接收外部加載數(shù)據(jù)，提取干擾機(jī)及雷達(dá)的位置信息和速度信息，Microblaze軟核據(jù)此計(jì)算出干擾機(jī)與雷達(dá)的距離；
[0031]b) SOPC中I2C模塊接收溫度傳感器輸入的溫度信息，經(jīng)Microblaze軟核與功放電路特性表映射，可確定出此溫度下應(yīng)對(duì)功放電路給予的增益補(bǔ)償，以確保干擾機(jī)的發(fā)射通道增益保持不變；功放電路特性表映射中存儲(chǔ)不同溫度下的功放電路特性、即發(fā)射通道增益特性；
[0032]c) SOPC中干擾算法模塊實(shí)時(shí)測(cè)量出接收到的雷達(dá)信號(hào)功率，此功率值與距離參數(shù)一起，共同決策出此時(shí)干擾機(jī)應(yīng)發(fā)射的干擾功率；
[0033]d) SOPC中干擾算法模塊實(shí)時(shí)測(cè)量出接收到雷達(dá)信號(hào)的頻率、脈沖寬度、重頻周期、帶寬等參數(shù)，結(jié)合鐵電存儲(chǔ)器中的預(yù)存參數(shù)進(jìn)行干擾決策，實(shí)施不同的干擾過(guò)程。
[0034]所述干擾過(guò)程可以包括常見(jiàn)的壓制干擾模式、欺騙干擾模式以及各種對(duì)抗模式等。預(yù)存參數(shù)可以對(duì)干擾模式進(jìn)行指定。并且，如果干擾決策數(shù)據(jù)加載不成功，即軟核處理器實(shí)時(shí)計(jì)算不成功，不能得到有用的干擾決策，則可以進(jìn)入自主干擾模式，通過(guò)預(yù)先設(shè)定的方式進(jìn)行干擾。
[0035]達(dá)到一定時(shí)間后，軟件發(fā)出干擾終止信號(hào)，程序運(yùn)行完畢。
[0036]應(yīng)予說(shuō)明，上述過(guò)程是為了說(shuō)明本發(fā)明能夠進(jìn)行的干擾決策過(guò)程中的一種，并不是限定，在本發(fā)明的基礎(chǔ)上，可以進(jìn)行各種決策過(guò)程。
[0037]本發(fā)明在簡(jiǎn)化硬件電路設(shè)計(jì)的同時(shí)，滿(mǎn)足系統(tǒng)低功耗、高可靠性的設(shè)計(jì)要求，符合嵌入式技術(shù)發(fā)展潮流。
[0038]上面對(duì)本發(fā)明的實(shí)施例作了詳細(xì)說(shuō)明，上述實(shí)施方式僅為本發(fā)明的最優(yōu)實(shí)施例，但是本發(fā)明并不限于上述實(shí)施例，在本領(lǐng)域普通技術(shù)人員所具備的知識(shí)范圍內(nèi)，還可以在不脫離本發(fā)明宗旨的前提下作出各種變化。
【主權(quán)項(xiàng)】
1.一種基于SOPC的干擾決策裝置，用于產(chǎn)生雷達(dá)干擾機(jī)的干擾決策，其特征在于，使用FPGA構(gòu)建了可編程片上系統(tǒng)(S0PC)，實(shí)時(shí)進(jìn)行干擾決策，實(shí)現(xiàn)對(duì)雷達(dá)的干擾功能。
2.如權(quán)利要求1所述的基于SOPC的干擾決策裝置，其特征在于，在所述FPGA實(shí)現(xiàn)如下模塊:軟核處理器、程序RAM、數(shù)據(jù)RAM、干擾算法模塊、IIC和GP1 ;通過(guò)GP1獲取包括雷達(dá)信號(hào)實(shí)時(shí)測(cè)量結(jié)果的數(shù)據(jù)，提供給軟核處理器進(jìn)行運(yùn)算；通過(guò)IIC獲取外部傳感器的信息，提供給軟核處理器進(jìn)行運(yùn)算；軟核處理器根據(jù)雷達(dá)信號(hào)實(shí)時(shí)測(cè)量結(jié)果以及外部傳感器的信息進(jìn)行干擾用參數(shù)計(jì)算，生成決策控制表，并對(duì)于干擾算法模塊輸出干擾用參數(shù)和決策控制表；干擾算法模塊根據(jù)軟核處理器輸入的干擾用參數(shù)和決策控制表，對(duì)外設(shè)進(jìn)行控制，實(shí)現(xiàn)對(duì)雷達(dá)的干擾功能。
3.如權(quán)利要求2所述的基于SOPC的干擾決策裝置，其特征在于，所述模塊按照如下方式進(jìn)行干擾決策: a)SOPC中GP1模塊接收外部加載數(shù)據(jù)，獲得干擾機(jī)及雷達(dá)的位置信息和速度信息，Microblaze軟核據(jù)此計(jì)算出干擾機(jī)與雷達(dá)的距離； b)SOPC中IIC模塊接收溫度傳感器輸入的溫度信息，由Microblaze軟核與功放電路特性表映射，確定出此溫度下應(yīng)對(duì)功放電路給予的增益補(bǔ)償； c)SOPC中干擾算法模塊實(shí)時(shí)測(cè)量出接收到的雷達(dá)信號(hào)功率，此功率值與距離參數(shù)一起，共同決策出此時(shí)干擾機(jī)應(yīng)發(fā)射的干擾功率； d)SOPC中干擾算法模塊實(shí)時(shí)測(cè)量出接收到的雷達(dá)信號(hào)參數(shù)，結(jié)合存儲(chǔ)器中的預(yù)存參數(shù)進(jìn)行干擾決策，實(shí)施干擾過(guò)程。
【專(zhuān)利摘要】本發(fā)明屬于電子對(duì)抗技術(shù)領(lǐng)域，具體是一種基于SOPC的干擾決策裝置。目的是為提高干擾機(jī)的智能化程度，對(duì)干擾決策裝置進(jìn)行改進(jìn)。其中，使用FPGA構(gòu)建了可編程片上系統(tǒng)（SOPC），實(shí)時(shí)進(jìn)行干擾決策，實(shí)現(xiàn)對(duì)雷達(dá)的干擾功能。在所述FPGA實(shí)現(xiàn)如下模塊：軟核處理器、程序RAM、數(shù)據(jù)RAM、干擾算法模塊、IIC和GPIO。測(cè)試結(jié)果表明，此SOPC平臺(tái)達(dá)到了預(yù)想的功能，可實(shí)現(xiàn)干擾決策參數(shù)的實(shí)時(shí)配置，方案可行。目前，此種基于SOPC的干擾決策技術(shù)已在干擾機(jī)中得到應(yīng)用，雷達(dá)對(duì)接試驗(yàn)結(jié)果表明，該產(chǎn)品可實(shí)現(xiàn)對(duì)雷達(dá)的智能化干擾。
【IPC分類(lèi)】G01S7-38
【公開(kāi)號(hào)】CN104635215
【申請(qǐng)?zhí)枴緾N201310547953
【發(fā)明人】張雪峰, 焦勝海, 劉郁笑, 韓一幟, 王鵬, 劉偉
【申請(qǐng)人】北京航天長(zhǎng)征飛行器研究所, 中國(guó)運(yùn)載火箭技術(shù)研究院
【公開(kāi)日】2015年5月20日
【申請(qǐng)日】2013年11月7日