具有同步信號(hào)自校準(zhǔn)功能的多通道邏輯分析儀的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種具有同步信號(hào)自校準(zhǔn)功能的多通道邏輯分析儀，在多通道邏輯分析儀中增加了校準(zhǔn)信號(hào)產(chǎn)生模塊、通路選擇模塊、邊沿檢測(cè)模塊和偏差計(jì)算模塊，其中校準(zhǔn)信號(hào)產(chǎn)生模塊用于產(chǎn)生校準(zhǔn)信號(hào)，校準(zhǔn)信號(hào)在一次采集的校準(zhǔn)數(shù)據(jù)存儲(chǔ)過(guò)程中僅出現(xiàn)一次信號(hào)沿的跳變；通路選擇模塊用于進(jìn)行校準(zhǔn)模式和正常采集模式間切換；邊沿檢測(cè)模塊對(duì)每個(gè)通道校準(zhǔn)信號(hào)的采集數(shù)據(jù)進(jìn)行邊沿檢測(cè)，檢測(cè)得到該通道存儲(chǔ)數(shù)據(jù)中跳變沿所在采樣點(diǎn)在存儲(chǔ)數(shù)據(jù)中的序號(hào)；偏差計(jì)算模塊根據(jù)跳變沿采樣點(diǎn)序號(hào)計(jì)算各個(gè)通道相對(duì)于參考通道的同步偏差值，發(fā)送給上位機(jī)用于對(duì)實(shí)際采集數(shù)據(jù)進(jìn)行同步。采用本發(fā)明可以準(zhǔn)確檢測(cè)各通道間的相對(duì)同步偏差并進(jìn)行修正，實(shí)現(xiàn)多通道間的精確同步。
【專利說(shuō)明】
具有同步信號(hào)自校準(zhǔn)功能的多通道邏輯分析儀
技術(shù)領(lǐng)域
[0001 ]本發(fā)明屬于邏輯分析儀技術(shù)領(lǐng)域，更為具體地講，涉及一種具有同步信號(hào)自校準(zhǔn) 功能的多通道邏輯分析儀。
【背景技術(shù)】
[0002] 數(shù)字電路的飛速發(fā)展，帶來(lái)數(shù)據(jù)域通用測(cè)試儀器一一邏輯分析儀采樣分析速率的 提高，意味著高速邏輯分析儀對(duì)通道數(shù)據(jù)的分析更加精細(xì)。同時(shí)作為多通道的測(cè)試儀器，邏 輯分析儀常用于同時(shí)觀測(cè)和分析多路數(shù)字信號(hào)之間的邏輯和時(shí)序關(guān)系，因此多通道間的同 步一直以來(lái)都作為衡量一臺(tái)邏輯分析儀分析性能好壞的關(guān)鍵指標(biāo)。多通道間同步效果越 好，那么對(duì)于多路信號(hào)的觀測(cè)和分析將會(huì)更加準(zhǔn)確，極高的準(zhǔn)確性正是通用測(cè)試的基本前 提。但是由于儀器自身通道設(shè)計(jì)和通道電路本身的細(xì)微差別;各通道間采樣時(shí)鐘不同步；啟 動(dòng)采集的時(shí)刻不相同；觸發(fā)和存儲(chǔ)相互獨(dú)立等原因，均會(huì)造成最終各通道采樣后的數(shù)據(jù)會(huì) 存在附加的同步偏差。
[0003] 圖1是16個(gè)通道同步偏差示意圖。如圖1所示，表示16個(gè)通道同時(shí)對(duì)相同的數(shù)字信 號(hào)進(jìn)行采樣，前面提到由于邏輯分析儀自身的原因使得最后16個(gè)通道出現(xiàn)某些通道相對(duì)超 前，而某些通道又相對(duì)滯后的情況。而這個(gè)同步偏差在邏輯分析儀分析速率較低的情況下 對(duì)儀器性能的影響不太明顯，例如一臺(tái)邏輯分析儀的最大定時(shí)分析速率為lGS/s，那么這臺(tái) 邏輯分析儀的取樣點(diǎn)間隔最小為1ns，也就是說(shuō)這種情況下欲影響儀器性能，同步偏差將為 ns級(jí)別。如果對(duì)于一臺(tái)最大定時(shí)分析速率為20GS/s的高速邏輯分析儀來(lái)說(shuō)，其最小取樣時(shí) 間間隔僅為50ps，顯然ns級(jí)別的偏差將大大降低其分析性能。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種具有同步信號(hào)自校準(zhǔn)功能的多 通道邏輯分析儀，準(zhǔn)確檢測(cè)各通道間的相對(duì)同步偏差并進(jìn)行修正，實(shí)現(xiàn)多通道間的精確同 步。
[0005] 為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明具有同步信號(hào)自校準(zhǔn)功能的多通道邏輯分析儀包括 探頭電路、比較器、電平轉(zhuǎn)換電路、采樣電路、觸發(fā)模塊、主控模塊、存儲(chǔ)模塊、接口模塊、門(mén) 限控制電路和DAC門(mén)限控制模塊，其中DAC門(mén)限控制模塊生成門(mén)限閾值發(fā)送給門(mén)限控制電 路，門(mén)限控制電路輸出門(mén)限閾值電平發(fā)送給比較器;探頭電路將采集數(shù)據(jù)送給比較器;比較 器根據(jù)探頭電路送入的采集數(shù)據(jù)和門(mén)限閾值電平完成模數(shù)轉(zhuǎn)換，得到電平邏輯；電平轉(zhuǎn)換 電路把電平邏輯轉(zhuǎn)換成低壓差分信號(hào);采樣電路根據(jù)觸發(fā)信號(hào)對(duì)低壓差分信號(hào)進(jìn)行采集和 串并轉(zhuǎn)換;觸發(fā)模塊對(duì)采集數(shù)據(jù)進(jìn)行觸發(fā)判斷，將滿足觸發(fā)條件的數(shù)據(jù)存入存儲(chǔ)模塊中；主 控模塊用于對(duì)各個(gè)模塊進(jìn)行控制;觸發(fā)模塊、主控模塊、存儲(chǔ)模塊通過(guò)接口模塊與上位機(jī)連 接，供上位機(jī)進(jìn)行觸發(fā)、存儲(chǔ)等參數(shù)設(shè)置和觸發(fā)采集數(shù)據(jù)讀取;此外還包括校準(zhǔn)信號(hào)產(chǎn)生模 塊、通路選擇模塊、邊沿檢測(cè)模塊和偏差計(jì)算模塊；
[0006] 在多通道邏輯分析儀初始化時(shí)，校準(zhǔn)信號(hào)產(chǎn)生模塊向通路選擇模塊發(fā)送校準(zhǔn)選通 信號(hào)，生成1路校準(zhǔn)信號(hào)，校準(zhǔn)信號(hào)的周期Ta滿足D/K<Ta<2D/K，D表示單個(gè)通道的存儲(chǔ)深 度，K表示單個(gè)通道的采集速率，然后將1路校準(zhǔn)信號(hào)分路成N路校準(zhǔn)信號(hào)進(jìn)行發(fā)送，N表示多 通道邏輯分析儀的通道數(shù)；
[0007] 通路選擇模塊接收到校準(zhǔn)信號(hào)產(chǎn)生模塊發(fā)送的校準(zhǔn)選通信號(hào)后，連通校準(zhǔn)信號(hào)產(chǎn) 生模塊和探頭電路，探頭電路接收校準(zhǔn)信號(hào)產(chǎn)生模塊發(fā)送的N路校準(zhǔn)信號(hào)；
[0008] 邊沿檢測(cè)模塊包括N個(gè)邊沿檢測(cè)器，在每次觸發(fā)采集時(shí)，每個(gè)邊沿檢測(cè)器分別實(shí)時(shí) 獲取采樣電路發(fā)送給存儲(chǔ)模塊的一個(gè)通道存儲(chǔ)數(shù)據(jù)，檢測(cè)得到該通道存儲(chǔ)數(shù)據(jù)中的跳變沿 所在采樣點(diǎn)在存儲(chǔ)數(shù)據(jù)中的序號(hào)，記第k次采集中第i個(gè)通道存儲(chǔ)數(shù)據(jù)中跳變沿采樣點(diǎn)序號(hào) 為M/ , A; = 1上…，[，K表示觸發(fā)采集次數(shù)，i = 0，1，…，N-1;邊沿檢測(cè)模塊將得到的N個(gè) 通道的跳變沿采樣點(diǎn)序號(hào)發(fā)送給偏差計(jì)算模塊；
[0009] 偏差計(jì)算模塊在接收到K次觸發(fā)采集的跳變沿采樣點(diǎn)序號(hào)后，計(jì)算每個(gè)通道相 對(duì)于參考通道i〇的同步偏差值Ci:
[0011] 其中，io表示預(yù)設(shè)的參考通道序號(hào)；
[0012] 偏差計(jì)算模塊將計(jì)算得到的N個(gè)通道的同步偏差值Q通過(guò)接口模塊發(fā)送給上位 機(jī)，然后向校準(zhǔn)信號(hào)產(chǎn)生模塊發(fā)送校準(zhǔn)結(jié)束信號(hào);校準(zhǔn)信號(hào)產(chǎn)生模塊接收到校準(zhǔn)結(jié)束信號(hào) 后，停止發(fā)送校準(zhǔn)信號(hào)，向通道選擇電路發(fā)送采集選通信號(hào);通道選擇電路在接收到采集選 通信號(hào)后，斷開(kāi)校準(zhǔn)信號(hào)產(chǎn)生模塊和探頭電路之間的連接，將數(shù)據(jù)信號(hào)源接入探頭電路，將 多通道邏輯分析儀切換到正常采集模式;上位機(jī)在讀取觸發(fā)采集數(shù)據(jù)時(shí)，根據(jù)N個(gè)通道的同 步偏差值(^將觸發(fā)采集數(shù)據(jù)進(jìn)行時(shí)移處理，對(duì)觸發(fā)采集數(shù)據(jù)進(jìn)行同步。
[0013] 本發(fā)明具有同步信號(hào)自校準(zhǔn)功能的多通道邏輯分析儀，在多通道邏輯分析儀中增 加了校準(zhǔn)信號(hào)產(chǎn)生模塊、通路選擇模塊、邊沿檢測(cè)模塊和偏差計(jì)算模塊，其中校準(zhǔn)信號(hào)產(chǎn)生 模塊用于產(chǎn)生校準(zhǔn)信號(hào)，校準(zhǔn)信號(hào)在一次采集的校準(zhǔn)數(shù)據(jù)存儲(chǔ)過(guò)程中僅出現(xiàn)一次信號(hào)沿的 跳變;通路選擇模塊用于進(jìn)行校準(zhǔn)模式和正常采集模式間切換;邊沿檢測(cè)模塊對(duì)每個(gè)通道 校準(zhǔn)信號(hào)的采集數(shù)據(jù)進(jìn)行邊沿檢測(cè)，檢測(cè)得到該通道存儲(chǔ)數(shù)據(jù)中跳變沿所在采樣點(diǎn)在存儲(chǔ) 數(shù)據(jù)中的序號(hào);偏差計(jì)算模塊根據(jù)跳變沿采樣點(diǎn)序號(hào)計(jì)算各個(gè)通道相對(duì)于參考通道的同步 偏差值，發(fā)送給上位機(jī)用于對(duì)實(shí)際采集數(shù)據(jù)進(jìn)行同步。
[0014] 本發(fā)明通過(guò)合理設(shè)置校準(zhǔn)信號(hào)，根據(jù)校準(zhǔn)信號(hào)的采集數(shù)據(jù)中跳變沿采樣點(diǎn)序號(hào)來(lái) 計(jì)算各通道相對(duì)于參考通道的同步偏差值，從而在上位機(jī)中根據(jù)同步偏差值對(duì)實(shí)際采集數(shù) 據(jù)進(jìn)行修正，實(shí)現(xiàn)多通道間的精確同步。
【附圖說(shuō)明】
[0015]圖1是16個(gè)通道同步偏差不意圖；
[0016] 圖2是本發(fā)明具有同步信號(hào)自校準(zhǔn)功能的多通道邏輯分析儀的結(jié)構(gòu)圖；
[0017] 圖3是本實(shí)施例中邊沿檢測(cè)器的結(jié)構(gòu)圖；
[0018] 圖4是本實(shí)施例中校準(zhǔn)信號(hào)波形圖；
[0019] 圖5是本實(shí)施例中某次同步偏差示意圖；
[0020]圖6是當(dāng)前通道相對(duì)于參考通道滯后的偏差調(diào)整示例圖；
[0021 ]圖7是當(dāng)前通道相對(duì)于參考通道提前的偏差調(diào)整示例圖。
【具體實(shí)施方式】
[0022] 下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行描述，以便本領(lǐng)域的技術(shù)人員更好地 理解本發(fā)明。需要特別提醒注意的是，在以下的描述中，當(dāng)已知功能和設(shè)計(jì)的詳細(xì)描述也許 會(huì)淡化本發(fā)明的主要內(nèi)容時(shí)，這些描述在這里將被忽略。
[0023] 經(jīng)過(guò)分析和實(shí)驗(yàn)得知，邏輯分析儀自身原因引起的同步偏差，在整個(gè)通道數(shù)據(jù)采 集分析過(guò)程的各環(huán)節(jié)不改變的情況下為一個(gè)固定不變的值，也即邏輯分析儀上電后正常工 作，每次采集分析時(shí)各通道間的同步偏差固定不變。因此發(fā)明在通道中引入同步信號(hào)自校 準(zhǔn)電路，使得邏輯分析儀在上電初始化完成后，能夠在正常采集之前就可以預(yù)先得到各通 道間的相對(duì)同步偏差。這樣在正常采集的時(shí)候?qū)㈩A(yù)先得到的偏差值修正到通道采集數(shù)據(jù) 中，從而實(shí)現(xiàn)多通道間的精確同步。
[0024] 圖2是本發(fā)明具有同步信號(hào)自校準(zhǔn)功能的多通道邏輯分析儀的結(jié)構(gòu)圖。如圖2所 示，與常用的多通道邏輯分析儀一樣，本發(fā)明具有同步信號(hào)自校準(zhǔn)功能的多通道邏輯分析 儀包括探頭電路3、比較器4、電平轉(zhuǎn)換電路5、采樣電路6、觸發(fā)模塊7、主控模塊8、存儲(chǔ)模塊 9、接口模塊10、門(mén)限控制電路11和DAC(Digital to analog converter，數(shù)字模擬轉(zhuǎn)換器） 門(mén)限控制模塊12,其中DAC門(mén)限控制模塊12生成門(mén)限閾值發(fā)送給門(mén)限控制電路11，門(mén)限控制 電路11輸出門(mén)限閾值電平發(fā)送給比較器4;探頭電路3用于采集數(shù)據(jù)發(fā)送給比較器4;比較器 4根據(jù)探頭電路3的采集數(shù)據(jù)和門(mén)限閾值電平完成模數(shù)轉(zhuǎn)換；電平轉(zhuǎn)換電路5把電平邏輯轉(zhuǎn) 換成LVDS(Low Voltage Differential Signal，低壓差分信號(hào)），便于FPGA能準(zhǔn)確接收數(shù) 據(jù)。FPGA中的采樣電路6、觸發(fā)模塊7、主控模塊8、存儲(chǔ)模塊9配合完成數(shù)據(jù)的采集與存儲(chǔ)。由 于現(xiàn)有多通道邏輯分析儀的采集速率都很高，即采集數(shù)據(jù)的速率較高，不適應(yīng)FPGA的處理， 因此采樣電路6在根據(jù)觸發(fā)信號(hào)對(duì)低壓差分信號(hào)進(jìn)行數(shù)據(jù)采集時(shí)，還需要對(duì)采集數(shù)據(jù)進(jìn)行 串并轉(zhuǎn)換，將采集數(shù)據(jù)轉(zhuǎn)換成低速數(shù)據(jù)。觸發(fā)模塊7對(duì)采集數(shù)據(jù)進(jìn)行觸發(fā)判斷，將滿足觸發(fā) 條件的數(shù)據(jù)存入存儲(chǔ)模塊9中。主控模塊8用于對(duì)FPGA中各個(gè)模塊進(jìn)行控制。觸發(fā)模塊7、主 控模塊8、存儲(chǔ)模塊9通過(guò)接口模塊10與上位機(jī)連接，供上位機(jī)進(jìn)行觸發(fā)、存儲(chǔ)等參數(shù)設(shè)置和 觸發(fā)采集數(shù)據(jù)讀取。在FPGA中還存在時(shí)鐘管理模塊，用于向其他模塊提供內(nèi)部運(yùn)行時(shí)鐘，為 了圖形簡(jiǎn)潔，圖2中未繪制時(shí)鐘管理模塊及其與其他模塊的內(nèi)部運(yùn)行時(shí)鐘連線。
[0025] 除了常規(guī)模塊以外，本發(fā)明的多通道邏輯分析儀還增加了校準(zhǔn)信號(hào)產(chǎn)生模塊1、通 路選擇模塊2、邊沿檢測(cè)模塊13和偏差計(jì)算模塊14,在多通道邏輯分析儀初始化時(shí)，由這4個(gè) 模塊聯(lián)同其他模塊一起實(shí)現(xiàn)多通道邏輯分析儀的同步信號(hào)自核準(zhǔn)。同步信號(hào)自校準(zhǔn)完成 后，這4個(gè)模塊則停止工作，由其他模塊進(jìn)行常規(guī)的數(shù)據(jù)采集與處理。
[0026] 在多通道邏輯分析儀初始化時(shí)，校準(zhǔn)信號(hào)產(chǎn)生模塊1向通路選擇模塊2發(fā)送校準(zhǔn)選 通信號(hào)，生成1路校準(zhǔn)信號(hào)，然后將1路校準(zhǔn)信號(hào)分路成N路校準(zhǔn)信號(hào)進(jìn)行發(fā)送，N表示多通道 邏輯分析儀的通道數(shù)。為了保證在每次采集的整個(gè)校準(zhǔn)數(shù)據(jù)存儲(chǔ)過(guò)程中僅出現(xiàn)一次信號(hào)沿 的跳變，需要根據(jù)存儲(chǔ)模塊9對(duì)于單通道的存儲(chǔ)深度(一次數(shù)據(jù)采集所能存儲(chǔ)的采樣點(diǎn)數(shù)） 對(duì)該校準(zhǔn)信號(hào)的周期進(jìn)行設(shè)置。記采樣電路8中單個(gè)通道的采集速率為K，存儲(chǔ)深度為D，那 么對(duì)于單個(gè)通道，其采樣點(diǎn)之間的時(shí)間間隔為1/K，一次數(shù)據(jù)采集所覆蓋的時(shí)長(zhǎng)為D/K。那么 校準(zhǔn)信號(hào)的周期Ta應(yīng)該大于D/K。同時(shí)為確?？倳?huì)出現(xiàn)沿，因此校準(zhǔn)信號(hào)的半周期應(yīng)小于D/ K，則校準(zhǔn)信號(hào)的周期Ta應(yīng)滿足D/K < Ta< 2D/K。
[0027]通路選擇模塊2接收到校準(zhǔn)信號(hào)產(chǎn)生模塊1發(fā)送的校準(zhǔn)選通信號(hào)后，連通校準(zhǔn)信號(hào) 產(chǎn)生模塊1和探頭電路3,探頭電路3接收校準(zhǔn)信號(hào)產(chǎn)生模塊1發(fā)送的N路校準(zhǔn)信號(hào)。經(jīng)由比較 器4、電平轉(zhuǎn)換電路5和采樣電路6進(jìn)行數(shù)據(jù)采集，由主控模塊8控制觸發(fā)模塊7采用觸發(fā)信 號(hào)，對(duì)采樣電路6采集的數(shù)據(jù)進(jìn)行觸發(fā)采集，觸發(fā)采集得到的數(shù)據(jù)存儲(chǔ)至存儲(chǔ)模塊9,共計(jì)進(jìn) 行K次觸發(fā)采集，K可以根據(jù)實(shí)際情況設(shè)置，其取值范圍為1。
[0028] 邊沿檢測(cè)模塊13包括N個(gè)邊沿檢測(cè)器，在每次觸發(fā)采集時(shí)，每個(gè)邊沿檢測(cè)器分別實(shí) 時(shí)獲取采樣電路6發(fā)送給存儲(chǔ)模塊9的一個(gè)通道存儲(chǔ)數(shù)據(jù)，檢測(cè)得到該通道存儲(chǔ)數(shù)據(jù)中的跳 變沿所在采樣點(diǎn)在存儲(chǔ)數(shù)據(jù)中的序號(hào)，記第k次采集中第i個(gè)通道存儲(chǔ)數(shù)據(jù)中跳變沿采樣點(diǎn) 序號(hào)為A/: 4，丨二…，人z，i = 0J,…，/V-1。邊沿檢測(cè)模塊13將得到的N個(gè)通道的跳變 沿采樣點(diǎn)序號(hào)發(fā)送給偏差計(jì)算模塊14。
[0029] 偏差計(jì)算模塊14在接收到K次觸發(fā)采集的跳變沿采樣點(diǎn)序號(hào)Mf后，計(jì)算每個(gè)通道 相對(duì)于參考通道i〇的同步偏差值Ci:
[0031 ]其中，i〇表示參考通道序號(hào)，根據(jù)實(shí)際需要選擇。
[0032]在同步偏差值計(jì)算中，由于要進(jìn)行平均，理論上來(lái)講可能得到非整數(shù)的同步偏差 值，但是因?yàn)槎嗤ǖ肋壿嫹治鰞x得到的是數(shù)字信號(hào)，同步偏差值只能是整數(shù)，而且在FPGA中 平均結(jié)果也只能是整數(shù)，因此同步偏差值G的計(jì)算公式中寫(xiě)為取整。
[0033]此時(shí)完成了校準(zhǔn)模式下的校準(zhǔn)數(shù)據(jù)記錄，如果G的值為正數(shù)，則表明第i個(gè)通道相 對(duì)于參考通道io采樣滯后，反之若匕的值為負(fù)數(shù)，則表明第i個(gè)通道相對(duì)于參考通道io采樣 超前。
[0034] 偏差計(jì)算模塊14將計(jì)算得到的N個(gè)通道的同步偏差值G通過(guò)接口模塊10發(fā)送給上 位機(jī)，然后向校準(zhǔn)信號(hào)產(chǎn)生模塊1發(fā)送校準(zhǔn)結(jié)束信號(hào)。
[0035] 校準(zhǔn)信號(hào)產(chǎn)生模塊1接收到校準(zhǔn)結(jié)束信號(hào)后，停止發(fā)送校準(zhǔn)信號(hào)，向通道選擇電路 2發(fā)送采集選通信號(hào)。通道選擇電路2在接收到采集選通信號(hào)后，斷開(kāi)校準(zhǔn)信號(hào)產(chǎn)生模塊1和 探頭電路3之間的連接，將數(shù)據(jù)信號(hào)源接入探頭電路3,從而將多通道邏輯分析儀切換到正 常采集模式，上位機(jī)在在讀取觸發(fā)采集數(shù)據(jù)時(shí)，就可以根據(jù)N個(gè)通道的同步偏差值G將觸發(fā) 采集數(shù)據(jù)進(jìn)行時(shí)移處理，對(duì)觸發(fā)采集數(shù)據(jù)進(jìn)行同步，從而恢復(fù)出高同步精度的通道數(shù)據(jù)。
[0036] 根據(jù)以上說(shuō)明可知，邊沿檢測(cè)模塊13用于對(duì)存儲(chǔ)數(shù)據(jù)的跳變沿進(jìn)行檢測(cè)，是實(shí)現(xiàn) 本發(fā)明目的的重要模塊。邊沿檢測(cè)模塊13中邊沿檢測(cè)器的具體實(shí)現(xiàn)方式可以根據(jù)需要來(lái)進(jìn) 行設(shè)計(jì)。圖3是本實(shí)施例中邊沿檢測(cè)器的結(jié)構(gòu)圖。如圖3所示，本實(shí)施例的邊沿檢測(cè)器包括上 升沿檢測(cè)模塊31、下降沿檢測(cè)模塊32、或門(mén)33、時(shí)鐘計(jì)數(shù)器34和跳變沿序號(hào)計(jì)算模塊35。
[0037] 在目前的多通道邏輯分析儀中，由于采集速率較高，采樣電路6會(huì)進(jìn)行串并轉(zhuǎn)換進(jìn) 行降速。假定并行數(shù)據(jù)有Q路，那么在內(nèi)部運(yùn)行時(shí)鐘的一個(gè)時(shí)鐘下將會(huì)有Q個(gè)數(shù)據(jù)同時(shí)到達(dá)， 在Q個(gè)數(shù)據(jù)中記第〇位為最先采集數(shù)據(jù)，第Q-1位為最后采集數(shù)據(jù)。本實(shí)施例中每個(gè)通道 20GS/s定時(shí)采樣后的數(shù)據(jù)，串并轉(zhuǎn)換得到64位并行數(shù)據(jù)，那么并行數(shù)據(jù)的速率312.5MHz，也 即一個(gè)時(shí)鐘下將同時(shí)有64位的數(shù)據(jù)進(jìn)行存儲(chǔ)，記并行數(shù)據(jù)datain[63:0]，可知并行數(shù)據(jù)總 跟隨內(nèi)部運(yùn)行時(shí)鐘clkin更新。
[0038]那么在并行數(shù)據(jù)下本實(shí)施例中邊沿檢測(cè)器各個(gè)模塊的工作過(guò)程為:上升沿檢測(cè)模 塊31對(duì)當(dāng)前時(shí)刻并行數(shù)據(jù)從低位到高位依次判斷是否存在從0到1的跳變，其中最低位數(shù)據(jù) 與前一時(shí)刻的最高位數(shù)據(jù)比較(也就是說(shuō)，上升沿檢測(cè)模塊31需要對(duì)每時(shí)刻的并行數(shù)據(jù)最 高位進(jìn)行緩存）。如果存在上升沿則將標(biāo)志P_Edge置1，鎖存上升沿出現(xiàn)的數(shù)據(jù)位序號(hào)B并發(fā) 送給跳變沿序號(hào)計(jì)算模塊35，否則將標(biāo)志P_Edge置0。
[0039]下降沿檢測(cè)模塊32對(duì)當(dāng)前時(shí)刻并行數(shù)據(jù)從低位到高位依次判斷是否存在從1到0 的跳變，其中最低位數(shù)據(jù)與前一時(shí)刻的最高位數(shù)據(jù)比較(同樣地，下降沿檢測(cè)模塊31需要對(duì) 每時(shí)刻的并行數(shù)據(jù)最高位進(jìn)行緩存）。如果存在下降沿則將標(biāo)志N_Edge置1，鎖存下降沿出 現(xiàn)的數(shù)據(jù)位序號(hào)B并發(fā)送給跳變沿序號(hào)計(jì)算模塊35,否則將標(biāo)志N_Edge置0。
[0040] 或門(mén)33將標(biāo)志P_Edge和標(biāo)志N_Edge進(jìn)行或操作，得到標(biāo)志Edge。根據(jù)本發(fā)明中校 準(zhǔn)信號(hào)的設(shè)置可知，整個(gè)邊沿檢測(cè)過(guò)程中僅有一次邊沿的跳變，因此一次采集進(jìn)程中？_ 有且僅有一個(gè)會(huì)被置1，置1后即標(biāo)志Edge為1。
[0041 ] 時(shí)鐘計(jì)數(shù)器34在邊沿檢測(cè)開(kāi)始時(shí)，對(duì)內(nèi)部運(yùn)行時(shí)鐘clkin進(jìn)行計(jì)數(shù)。在計(jì)數(shù)過(guò)程中 監(jiān)測(cè)標(biāo)志Edge，一旦標(biāo)志Edge為1時(shí)即停止計(jì)數(shù)，將當(dāng)前得到的時(shí)鐘數(shù)A發(fā)送給跳變沿序號(hào) 計(jì)算模塊35。
[0042]跳變沿序號(hào)計(jì)算模塊35根據(jù)接收的上升沿或下降沿的數(shù)據(jù)位序號(hào)B和時(shí)鐘數(shù)A計(jì) 算當(dāng)前通道的跳變沿采樣點(diǎn)序號(hào)為M=Q X A+B。
[0043] 實(shí)施例
[0044]為了驗(yàn)證本發(fā)明的技術(shù)效果，采用一個(gè)具體的實(shí)驗(yàn)例對(duì)本發(fā)明進(jìn)行實(shí)驗(yàn)驗(yàn)證。以 20GS/s定時(shí)分析速率的16通道邏輯分析儀為例，該邏輯分析儀數(shù)據(jù)采集中，數(shù)據(jù)總吞吐率 高達(dá)20GbpS*16 = 320Gbps，為保證采集的數(shù)據(jù)均能夠存儲(chǔ)，因此以犧牲存儲(chǔ)深度的方式，采 用FPGA內(nèi)部SRAM資源進(jìn)行數(shù)據(jù)的存儲(chǔ)，每個(gè)通道存儲(chǔ)深度為20Kpts(20480個(gè)存儲(chǔ)點(diǎn)）。而 FPGA內(nèi)部SRAM資源有限，尤其在高采樣率時(shí)，在較小的存儲(chǔ)空間內(nèi)，更難在校準(zhǔn)模式下完成 相對(duì)同步偏差的記錄，因此應(yīng)合理控制校準(zhǔn)信號(hào)的頻率。單個(gè)通道采樣存儲(chǔ)點(diǎn)間隔為50ps， 那么20K的存儲(chǔ)深度將存儲(chǔ)1.024US的校準(zhǔn)數(shù)據(jù)。根據(jù)本發(fā)明中對(duì)校準(zhǔn)信號(hào)周期的設(shè)置可 知，本實(shí)施例中校準(zhǔn)信號(hào)的周期1.024us<Ta<2.048us，設(shè)置Ta=1.25us。
[0045] 圖4是本實(shí)施例中校準(zhǔn)信號(hào)波形圖。如圖4所示，F(xiàn)PGA內(nèi)部運(yùn)行時(shí)鐘clkin的頻率為 40MHz，校準(zhǔn)信號(hào)生成模塊1通過(guò)計(jì)數(shù)分頻來(lái)得到校準(zhǔn)信號(hào)，即對(duì)內(nèi)部運(yùn)行時(shí)鐘clkin上升沿 計(jì)數(shù)，計(jì)滿25個(gè)時(shí)鐘clkin后，輸出時(shí)鐘clkout翻轉(zhuǎn)一次。這樣整個(gè)校準(zhǔn)信號(hào)clkout周期即 為:25ns*50 = 1.25us，且占空比為50%，滿足本發(fā)明對(duì)校準(zhǔn)信號(hào)的周期要求。
[0046] 圖5是本實(shí)施例中某次同步偏差示意圖。如圖5所示，以CH0(通道0)為參考通道，則 CH0、CHI、CH2. . . CHI 1、CH12、CH13、CH14、CH15這16個(gè)通道此次校準(zhǔn)模式下的同步偏差為0、 2、-1'"1、0、-2、1、2(其中正數(shù)表示相對(duì)010超前，負(fù)數(shù)表示相對(duì)010滯后）。本實(shí)施例中共計(jì) 進(jìn)行10次數(shù)據(jù)采集，然后平均得到同步偏差值為(0、2、-1'"1、0、-2、1、2)〇
[0047]校準(zhǔn)完成后通過(guò)設(shè)置采集選通信號(hào)將多通道邏輯分析儀切換至正常采集模式，上 位機(jī)根據(jù)同步偏差值對(duì)各通道的采集數(shù)據(jù)進(jìn)行時(shí)移調(diào)整。圖6是當(dāng)前通道相對(duì)于參考通道 滯后的偏差調(diào)整示例圖。圖7是當(dāng)前通道相對(duì)于參考通道提前的偏差調(diào)整示例圖。如圖6和 圖7所示，根據(jù)同步偏差值即可對(duì)各通道的采集數(shù)據(jù)進(jìn)行調(diào)整，從而實(shí)現(xiàn)各通道數(shù)據(jù)同步， 為后續(xù)處理提供同步性更好的數(shù)據(jù)。
[0048]盡管上面對(duì)本發(fā)明說(shuō)明性的【具體實(shí)施方式】進(jìn)行了描述，以便于本技術(shù)領(lǐng)域的技術(shù) 人員理解本發(fā)明，但應(yīng)該清楚，本發(fā)明不限于【具體實(shí)施方式】的范圍，對(duì)本技術(shù)領(lǐng)域的普通技 術(shù)人員來(lái)講，只要各種變化在所附的權(quán)利要求限定和確定的本發(fā)明的精神和范圍內(nèi)，這些 變化是顯而易見(jiàn)的，一切利用本發(fā)明構(gòu)思的發(fā)明創(chuàng)造均在保護(hù)之列。
【主權(quán)項(xiàng)】
1. 一種具有同步信號(hào)自校準(zhǔn)功能的多通道邏輯分析儀，包括探頭電路、比較器、電平轉(zhuǎn) 換電路、采樣電路、觸發(fā)模塊、主控模塊、存儲(chǔ)模塊、接口模塊、n限控制電路和DAC n限控制 模塊，其中DAC口限控制模塊生成口限闊值發(fā)送給口限控制電路，n限控制電路輸出口限闊 值電平發(fā)送給比較器;探頭電路將采集數(shù)據(jù)送給比較器；比較器根據(jù)探頭電路送入的采集 數(shù)據(jù)和口限闊值電平完成模數(shù)轉(zhuǎn)換，得到電平邏輯；電平轉(zhuǎn)換電路把電平邏輯轉(zhuǎn)換成低壓 差分信號(hào);采樣電路根據(jù)觸發(fā)信號(hào)對(duì)低壓差分信號(hào)進(jìn)行采集和串并轉(zhuǎn)換;觸發(fā)模塊對(duì)采集 數(shù)據(jù)進(jìn)行觸發(fā)判斷，將滿足觸發(fā)條件的數(shù)據(jù)存入存儲(chǔ)模塊中；主控模塊用于對(duì)各個(gè)模塊進(jìn) 行控制;觸發(fā)模塊、主控模塊、存儲(chǔ)模塊通過(guò)接口模塊與上位機(jī)連接，供上位機(jī)進(jìn)行觸發(fā)、存 儲(chǔ)等參數(shù)設(shè)置和觸發(fā)采集數(shù)據(jù)讀取；其特征在于，還包括校準(zhǔn)信號(hào)產(chǎn)生模塊、通路選擇模 塊、邊沿檢測(cè)模塊和偏差計(jì)算模塊； 在多通道邏輯分析儀初始化時(shí)，校準(zhǔn)信號(hào)產(chǎn)生模塊向通路選擇模塊發(fā)送校準(zhǔn)選通信 號(hào)，生成1路校準(zhǔn)信號(hào)，校準(zhǔn)信號(hào)的周期Ta滿足D/K<Ta<2D/K，D表示單個(gè)通道的存儲(chǔ)深度，K 表示單個(gè)通道的采集速率，然后將1路校準(zhǔn)信號(hào)分路成N路校準(zhǔn)信號(hào)進(jìn)行發(fā)送，N表示多通道 邏輯分析儀的通道數(shù)； 通路選擇模塊接收到校準(zhǔn)信號(hào)產(chǎn)生模塊發(fā)送的校準(zhǔn)選通信號(hào)后，連通校準(zhǔn)控制模塊和 探頭電路，探頭電路接收校準(zhǔn)信號(hào)產(chǎn)生模塊發(fā)送的N路校準(zhǔn)信號(hào)； 邊沿檢測(cè)模塊包括N個(gè)邊沿檢測(cè)器，在每次觸發(fā)采集時(shí)，每個(gè)邊沿檢測(cè)器分別實(shí)時(shí)獲取 采樣電路發(fā)送給存儲(chǔ)模塊的一個(gè)通道存儲(chǔ)數(shù)據(jù)，檢測(cè)得到該通道存儲(chǔ)數(shù)據(jù)中的跳變沿所在 采樣點(diǎn)在存儲(chǔ)數(shù)據(jù)中的序號(hào)，記第k次采集中第i個(gè)通道存儲(chǔ)數(shù)據(jù)中跳變沿采樣點(diǎn)序號(hào)為 姐f，k = 1，2，…，K，K表示觸發(fā)采集次數(shù)，i = O，1，…，N-I;邊沿檢測(cè)模塊將得到的N個(gè)通道的 跳變沿采樣點(diǎn)序號(hào)發(fā)送給偏差計(jì)算模塊； 偏差計(jì)算模塊在接收到K次觸發(fā)采集的跳變沿采樣點(diǎn)序號(hào)Mik后，計(jì)算每個(gè)通道相對(duì)于 參考通道io的同步偏差值Cl:其中，io表示預(yù)設(shè)的參考通道序號(hào)； 偏差計(jì)算模塊將計(jì)算得到的N個(gè)通道的同步偏差值Cl通過(guò)接口模塊發(fā)送給上位機(jī)，然后 向校準(zhǔn)信號(hào)產(chǎn)生模塊發(fā)送校準(zhǔn)結(jié)束信號(hào);校準(zhǔn)信號(hào)產(chǎn)生模塊接收到校準(zhǔn)結(jié)束信號(hào)后，停止 發(fā)送校準(zhǔn)信號(hào)，向通道選擇電路發(fā)送采集選通信號(hào);通道選擇電路在接收到采集選通信號(hào) 后，斷開(kāi)校準(zhǔn)信號(hào)產(chǎn)生模塊和探頭電路之間的連接，將數(shù)據(jù)信號(hào)源接入探頭電路，將多通道 邏輯分析儀切換到正常采集模式;上位機(jī)在讀取觸發(fā)采集數(shù)據(jù)時(shí)，根據(jù)N個(gè)通道的同步偏差 值Cl將觸發(fā)采集數(shù)據(jù)進(jìn)行時(shí)移處理，對(duì)觸發(fā)采集數(shù)據(jù)進(jìn)行同步。2. 根據(jù)權(quán)利要求1所述的多通道邏輯分析儀，其特征在于，所述邊沿檢測(cè)模塊包括上升 沿檢測(cè)模塊、下降沿檢測(cè)模塊、或口、時(shí)鐘計(jì)數(shù)器和跳變沿序號(hào)計(jì)算模塊，其中： 上升沿檢測(cè)模塊對(duì)當(dāng)前時(shí)刻并行數(shù)據(jù)從低位到高位依次判斷是否存在從O到1的跳變， 其中最低位數(shù)據(jù)與前一時(shí)刻的最高位數(shù)據(jù)比較，并行數(shù)據(jù)中數(shù)據(jù)位越低，采集時(shí)間越早;如 果存在上升沿則將標(biāo)志?_6(^6置1，鎖存上升沿出現(xiàn)的數(shù)據(jù)位序號(hào)B并發(fā)送給跳變沿序號(hào)計(jì) 算模塊，否則將標(biāo)志P_Edge置O; 下降沿檢測(cè)模塊32對(duì)當(dāng)前時(shí)刻并行數(shù)據(jù)從高位到低位依次判斷是否存在從I到O的跳 變，其中最低位數(shù)據(jù)與前一時(shí)刻的最高位數(shù)據(jù)比較;如果存在下降沿則將標(biāo)志N_Edge置1， 鎖存下降沿出現(xiàn)的數(shù)據(jù)位序號(hào)B并發(fā)送給跳變沿序號(hào)計(jì)算模塊，否則將標(biāo)志N_Edge置O; 或口將標(biāo)志P_Edge和標(biāo)志N_Edge進(jìn)行或操作，得到標(biāo)志Edge; 時(shí)鐘計(jì)數(shù)器在邊沿檢測(cè)開(kāi)始時(shí)，對(duì)內(nèi)部運(yùn)行時(shí)鐘進(jìn)行計(jì)數(shù)；在計(jì)數(shù)過(guò)程中監(jiān)測(cè)標(biāo)志 Edge,-旦標(biāo)志Edge為1時(shí)即停止計(jì)數(shù)，將當(dāng)前得到的時(shí)鐘數(shù)A發(fā)送給跳變沿序號(hào)計(jì)算模塊； 跳變沿序號(hào)計(jì)算模塊35根據(jù)接收的上升沿或下降沿的數(shù)據(jù)位序號(hào)B和時(shí)鐘數(shù)A計(jì)算當(dāng) 前通道的跳變沿采樣點(diǎn)序號(hào)為M=QXA+B。
【文檔編號(hào)】G01R31/3177GK105911460SQ201610455295
【公開(kāi)日】2016年8月31日
【申請(qǐng)日】2016年6月21日
【發(fā)明人】韓熙利, 楊萬(wàn)渝, 嚴(yán)浩, 彭雪嬌
【申請(qǐng)人】電子科技大學(xué)