模擬量輸入式合并單元的相位誤差測試裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及智能變電站技術(shù)領(lǐng)域，尤其涉及一種模擬量輸入式合并單元的相位誤差測試裝置。
【背景技術(shù)】
[0002]合并單元作為在過程層中的智能裝置，是整個(gè)數(shù)字化變電站的數(shù)據(jù)源頭，它的精度、可靠性、穩(wěn)定性對數(shù)字化變電站的運(yùn)行起到了非常重要的作用。原有的合并單元現(xiàn)場測試方法需要斷開模擬量輸入和同步信號，將檢測裝置接入構(gòu)成一個(gè)測試回路，改變了現(xiàn)場的接線結(jié)構(gòu)，必須停電測試，嚴(yán)重影響了測試工作的開展。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型所要解決的技術(shù)問題在于，提供一種模擬量輸入式合并單元的相位誤差測試裝置及方法，能夠在不改變現(xiàn)場接線結(jié)構(gòu)的方式下完成測試，不需要停電測試，測試結(jié)構(gòu)穩(wěn)定可靠。
[0004]為了解決上述技術(shù)問題，本實(shí)用新型提供了一種模擬量輸入式合并單元的相位誤差測試裝置，包括:
[0005]功率源、網(wǎng)卡、FPGA芯片、SAR ADC和CPU，所述功率源分別連接待測合并單元、所述SAR ADC和所述CPU，所述網(wǎng)卡分別連接所述待測合并單元和所述FPGA芯片，所述FPGA芯片還分別連接所述CPU和所述SAR ADC,所述SAR ADC也連接所述CPU。
[0006]實(shí)施本實(shí)用新型，具有如下有益效果:通過本實(shí)用新型實(shí)現(xiàn)了模擬量輸入合并單元在非同步條件下相位誤差的測試，能夠在不改變現(xiàn)場接線結(jié)構(gòu)的方式下完成測試，不需要停電測試，測試結(jié)構(gòu)穩(wěn)定可靠，由硬件造成的相位值抖動(dòng)誤差在2分以內(nèi)，提高了智能變電站檢修水平。
【附圖說明】
[0007]為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0008]圖1是本實(shí)用新型提供的模擬量輸入式合并單元的相位誤差測試裝置的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0009]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0010]圖1是本實(shí)用新型提供的模擬量輸入式合并單元的相位誤差測試裝置的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖，包括:功率源、網(wǎng)卡、FPGA芯片、SAR ADC (逐次逼近模數(shù)轉(zhuǎn)換器)和CPU，功率源分別連接待測合并單元、SAR ADC和CPU，網(wǎng)卡分別連接待測合并單元和FPGA芯片，F(xiàn)PGA芯片還分別連接CPU和SARADC，SAR ADC也連接CPU。
[0011]本實(shí)用新型的工作原理為:
[0012]功率源向待測合并單元和SAR ADC發(fā)送模擬量。其中，功率源也可以是現(xiàn)場真是負(fù)荷，功率源的精度對整個(gè)測試的準(zhǔn)確度沒有影響，模擬量具體是電壓、電流模擬信號。
[0013]待測合并單元將接收到的模擬量轉(zhuǎn)換為數(shù)字報(bào)文，并通過網(wǎng)卡、FPGA芯片轉(zhuǎn)發(fā)至CPU0其中，數(shù)字報(bào)文具體是IEC61850-9-2數(shù)字報(bào)文。待測合并單元發(fā)送IEC61850-9-2數(shù)字報(bào)文每秒鐘(以合并單元內(nèi)部的時(shí)鐘為基準(zhǔn))發(fā)送4000個(gè)，報(bào)文序號從O到3999。報(bào)文中包含數(shù)字報(bào)文傳輸時(shí)刻與模擬量實(shí)際采樣時(shí)刻相差稱作額定延時(shí)，這個(gè)延遲時(shí)間是一個(gè)常數(shù)，值為N倍的采樣間隔時(shí)間(N= 1，2，3...)。一般情況下，該常數(shù)為500，表示數(shù)字量傳輸時(shí)刻與模擬量實(shí)際米樣時(shí)刻相差500us。
[0014]FPGA芯片對接收的數(shù)字報(bào)文解碼，并向SAR ADC發(fā)送采樣脈沖信號，從而實(shí)現(xiàn)同步采樣。因此，待測合并單元與本發(fā)明之間不需要連接同步信號。具體的，F(xiàn)PGA芯片工作過程為:對數(shù)字報(bào)文解碼，判斷出數(shù)字報(bào)文的前導(dǎo)頭、序號字段，并根據(jù)FPGA內(nèi)芯片部時(shí)鐘，當(dāng)發(fā)現(xiàn)前一個(gè)包的序號為3999時(shí)，下一個(gè)包檢測到前導(dǎo)頭后，即序號為O的數(shù)字報(bào)文，它是待測合并單元在一秒鐘內(nèi)發(fā)送的第一個(gè)數(shù)字報(bào)文，獲取當(dāng)前數(shù)字報(bào)文的時(shí)標(biāo)；向SARADC發(fā)送帶有時(shí)標(biāo)的第一個(gè)采樣脈沖信號，并以數(shù)字報(bào)文的采樣間隔平均值作為A/D采樣間隔發(fā)送后續(xù)的采樣脈沖，從而實(shí)現(xiàn)同步采樣。一般情況下，數(shù)字報(bào)文的采樣間隔平均值為250uso
[0015]SAR ADC根據(jù)采樣脈沖信號對模擬量進(jìn)行采樣和模數(shù)轉(zhuǎn)換，獲得A/D報(bào)文，并發(fā)送至 CPU。
[0016]CPU根據(jù)FPGA芯片發(fā)送的數(shù)字報(bào)文和SAR ADC發(fā)送的A/D報(bào)文計(jì)算得到待測合并單元的相位誤差。
[0017]具體的，CPU包括:傅里葉變換模塊，用于對FPGA芯片發(fā)送的數(shù)字報(bào)文進(jìn)行傅里葉變換，獲取數(shù)字報(bào)文相位值；對SAR ADC發(fā)送的A/D報(bào)文進(jìn)行傅里葉變換，獲取A/D報(bào)文相位值；
[0018]總延遲時(shí)間計(jì)算模塊，用于計(jì)算A/D采樣時(shí)間比模擬量輸出時(shí)間的總延遲時(shí)間，其中，總延遲時(shí)間=額定延時(shí)+傳輸延時(shí)+A/D采樣延時(shí)，式中，額定延時(shí)表示待測合并單元傳輸數(shù)字報(bào)文的時(shí)刻與模擬量實(shí)際采樣時(shí)刻的差值，傳輸延時(shí)表示從待測合并單元發(fā)送數(shù)字報(bào)文，到FPGA芯片解碼獲取第一個(gè)數(shù)字報(bào)文時(shí)的延遲(這個(gè)延遲是固定常數(shù)，可從設(shè)計(jì)上確認(rèn)值在0.5us左右)，A/D采樣延時(shí)表示SAR ADC的采樣延時(shí)(A/D采樣延時(shí)為固定常數(shù)，可在A/D手冊上查閱，為1us左右)；
[0019]標(biāo)準(zhǔn)相位差值轉(zhuǎn)換模塊，用于將總延遲時(shí)間轉(zhuǎn)換為標(biāo)準(zhǔn)相位差值，其中，標(biāo)準(zhǔn)相位差值=總延遲時(shí)間*(A/D計(jì)算頻率)/1000000*360 ；
[0020]相位誤差計(jì)算模塊，用于根據(jù)數(shù)字報(bào)文相位值、A/D報(bào)文相位值和標(biāo)準(zhǔn)相位差值計(jì)算得到待測合并單元相位誤差，其中，待測合并單元相位誤差=A/D報(bào)文相位值-標(biāo)準(zhǔn)相位差值-數(shù)字報(bào)文相位值。
[0021]實(shí)施本實(shí)用新型，具有如下有益效果:通過本實(shí)用新型實(shí)現(xiàn)了模擬量輸入合并單元在非同步條件下相位誤差的測試，能夠在不改變現(xiàn)場接線結(jié)構(gòu)的方式下完成測試，不需要停電測試，測試結(jié)構(gòu)穩(wěn)定可靠，由硬件造成的相位值抖動(dòng)誤差在2分以內(nèi)，提高了智能變電站檢修水平
[0022]需要說明的是，在本文中，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句“包括一個(gè)……”限定的要素，并不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。
[0023]對所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本實(shí)用新型。對這些實(shí)施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實(shí)用新型的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本實(shí)用新型將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
【主權(quán)項(xiàng)】
1.一種模擬量輸入式合并單元的相位誤差測試裝置，其特征在于，包括功率源、網(wǎng)卡、FPGA芯片、SAR ADC和CPU，所述功率源分別連接待測合并單元、所述SAR ADC和所述CPU，所述網(wǎng)卡分別連接所述待測合并單元和所述FPGA芯片，所述FPGA芯片還分別連接所述CPU和所述SAR ADC,所述SAR ADC也連接所述CPU。
【專利摘要】本實(shí)用新型公開了一種模擬量輸入式合并單元的相位誤差測試裝置，包括：功率源、網(wǎng)卡、FPGA芯片、SAR？ADC和CPU，所述功率源分別連接待測合并單元、所述SAR？ADC和所述CPU，所述網(wǎng)卡分別連接所述待測合并單元和所述FPGA芯片，所述FPGA芯片還分別連接所述CPU和所述SAR？ADC，所述SAR？ADC也連接所述CPU。本實(shí)用新型能夠在不改變現(xiàn)場接線結(jié)構(gòu)的方式下完成測試，不需要停電測試，測試結(jié)構(gòu)穩(wěn)定可靠。
【IPC分類】G01R31/00
【公開號】CN204731339
【申請?zhí)枴緾N201520407224
【發(fā)明人】趙雙雙, 陳銘明, 盧樹峰, 楊世海, 戴太文, 徐敏銳, 李志新, 陳剛, 陳晶, 李濤
【申請人】國家電網(wǎng)公司, 江蘇省電力公司, 江蘇省電力公司電力科學(xué)研究院, 福建億榕信息技術(shù)有限公司
【公開日】2015年10月28日
【申請日】2015年6月12日