国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu)的制作方法

      文檔序號(hào):10974309閱讀:1114來(lái)源:國(guó)知局
      基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu)的制作方法
      【專利摘要】基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu),本實(shí)用新型涉及電特性測(cè)試技術(shù)領(lǐng)域,其旨在解決現(xiàn)有技術(shù)由單環(huán)、單時(shí)鐘檢測(cè)結(jié)構(gòu)導(dǎo)致的多次重復(fù)編程,使用成本高,重復(fù)頻率低、壽命短、成本高且通用性差等技術(shù)問(wèn)題。本實(shí)用新型主要包括主電性測(cè)試電路,其中包括用于構(gòu)成時(shí)鐘內(nèi)環(huán)的現(xiàn)場(chǎng)編程門陣列器件、與現(xiàn)場(chǎng)編程門陣列器件連接的第一脈沖發(fā)生器和第二脈沖發(fā)生器,第二脈沖發(fā)生器的時(shí)鐘源為第一脈沖發(fā)生器輸出脈沖的恢復(fù)時(shí)鐘;現(xiàn)場(chǎng)編程門陣列器件還設(shè)置有輸入接口和輸出接口;電壓鉗制電路,分別與輸入接口和輸出接口連接;低阻抗濾波電路;高阻抗濾波電路。本實(shí)用新型用于測(cè)試高壓控制設(shè)備的時(shí)鐘時(shí)序特征。
      【專利說(shuō)明】
      基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu)
      技術(shù)領(lǐng)域
      [0001]本發(fā)明涉及電特性測(cè)試技術(shù)領(lǐng)域,具體涉及基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu)。
      【背景技術(shù)】
      [0002]目前對(duì)電性待測(cè)裝置的時(shí)鐘序測(cè)量,廣泛采用單環(huán)單脈沖測(cè)量,而電性待測(cè)裝置特性廣泛,其輸出時(shí)鐘脈沖衍變復(fù)雜,對(duì)于接收反饋的處理裝置需要針對(duì)性再編程,由此增加后期使用成本;現(xiàn)有技術(shù)對(duì)不同的待測(cè)裝置還具有復(fù)雜、不可控的系統(tǒng)誤差。本發(fā)明通過(guò)第一時(shí)鐘加載外環(huán)電路,第二時(shí)鐘為衍變的第一時(shí)鐘進(jìn)行特征恢復(fù)后的時(shí)鐘,再利用現(xiàn)場(chǎng)編程門陣列器件比對(duì)第一時(shí)鐘和第二時(shí)鐘,從而由比對(duì)特征映射出電性待測(cè)裝置的時(shí)鐘序特征是否符合預(yù)設(shè),避免重復(fù)編程并提高通用性。
      [0003]高壓脈沖電源將脈沖能量在時(shí)間尺度上進(jìn)行壓縮,以獲得在極短時(shí)間內(nèi)的高峰值功率輸出。目前高壓脈沖電源主要應(yīng)用于環(huán)境污染處理、醫(yī)學(xué)殺菌和材料表面改性等領(lǐng)域。開關(guān)對(duì)于高壓脈沖電源十分重要,其性能將直接影響到輸出脈沖的參數(shù)。傳統(tǒng)的脈沖電源以火花間隙和閘流管等氣體開關(guān)為主開關(guān),這種開關(guān)重復(fù)頻率低,壽命短,成本高,所以逐漸被大功率半導(dǎo)體開關(guān)取代。半導(dǎo)體開關(guān)是用脈沖發(fā)生器產(chǎn)生的柵極脈沖觸發(fā)信號(hào)來(lái)控制的。高壓脈沖電源的輸出特性跟半導(dǎo)體開關(guān)觸發(fā)信號(hào)息息相關(guān)。

      【發(fā)明內(nèi)容】

      [0004]針對(duì)上述現(xiàn)有技術(shù),本發(fā)明目的在于提供基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu),其旨在解決現(xiàn)有技術(shù)由單環(huán)、單時(shí)鐘檢測(cè)結(jié)構(gòu)導(dǎo)致的多次重復(fù)編程,使用成本高,重復(fù)頻率低、壽命短、成本高且通用性差等技術(shù)問(wèn)題。
      [0005]為達(dá)到上述目的,本發(fā)明采用的技術(shù)方案如下:
      [0006]基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu),包括
      [0007]主電性測(cè)試電路,其中包括用于構(gòu)成時(shí)鐘內(nèi)環(huán)的現(xiàn)場(chǎng)編程門陣列器件、與現(xiàn)場(chǎng)編程門陣列器件連接的第一脈沖發(fā)生器和第二脈沖發(fā)生器,第二脈沖發(fā)生器的時(shí)鐘源為第一脈沖發(fā)生器輸出脈沖的恢復(fù)時(shí)鐘;
      [0008]現(xiàn)場(chǎng)編程門陣列器件還設(shè)置有輸入接口和輸出接口;
      [0009 ]電壓鉗制電路,分別與輸入接口和輸出接口連接;
      [0010]低阻抗濾波電路,與主電性測(cè)試電路連接;
      [0011 ]高阻抗濾波電路,與主電性測(cè)試電路連接;
      [0012]輸出接口通過(guò)電性待測(cè)裝置連接輸入接口,構(gòu)成時(shí)鐘外環(huán)。
      [0013]上述方案中,所述的第二脈沖發(fā)生器,包括構(gòu)成鎖相環(huán)電路結(jié)構(gòu)的相位檢測(cè)器,環(huán)路濾波器和壓控晶體振蕩器;相位檢測(cè)器接收時(shí)鐘外環(huán)的反饋時(shí)鐘;壓控晶體振蕩器連接有D觸發(fā)器。
      [0014]上述方案中,所述的電壓鉗制電路,包括上限電壓鉗制電路和下限電壓鉗制電路。
      [0015]上述方案中,所述的下限電壓鉗制電路,如圖3,包括接地的第一電壓降電路、第二電壓降電路和第三電壓降電路;第一三極管,其集電極連接第一電壓降電路且集電極還連接其基極;第二三極管,其集電極連接第二電壓降電路且基極連接第一三極管的基極;第三三極管,其集電極接地且發(fā)射極連接第一三極管的發(fā)射極;第四三極管,其集電極接地且發(fā)射極連接第二三極管的發(fā)射極;場(chǎng)效應(yīng)管,其柵極連接第二三極管的集電極且漏極連接第三電壓降電路;電壓升電路,連接第四三極管的基極。
      [0016]所述的第一脈沖發(fā)生器包括光電轉(zhuǎn)換電路、處理運(yùn)算電路、USB串口電路、數(shù)碼管顯示電路、鍵盤輸入電路、輸出電路和供電電路;所述的供電電路分別連接到光電轉(zhuǎn)換電路、處理運(yùn)算電路、USB串口電路、數(shù)碼管顯示電路和鍵盤輸入電路,為光電轉(zhuǎn)換電路、處理運(yùn)算電路、USB串口電路、數(shù)碼管顯示電路和鍵盤輸入電路供電;輸入觸發(fā)光信號(hào)的光纖接到光電轉(zhuǎn)換電路的輸入端,光電轉(zhuǎn)換電路的輸出端接到處理運(yùn)算電路的數(shù)據(jù)輸入端和輸出電路的同步信號(hào)輸入端,處理運(yùn)算電路的數(shù)據(jù)輸出端接到輸出電路的延時(shí)信號(hào)輸入端,USB串口電路的程序輸出端接到處理運(yùn)算電路的程序輸入端,數(shù)碼管顯示電路的輸入端接到處理運(yùn)算電路的顯示輸出端,鍵盤輸入電路的命令輸出端接到處理運(yùn)算電路的命令輸入端,供電電路的供電端接到光電轉(zhuǎn)換電路、處理運(yùn)算電路、USB串口電路、數(shù)碼管顯示電路和鍵盤輸入電路的供電端;光電轉(zhuǎn)換電路將經(jīng)過(guò)光纖輸入的光信號(hào)轉(zhuǎn)換成5v電信號(hào);處理運(yùn)算電路通過(guò)單片機(jī)將光電轉(zhuǎn)換電路傳輸來(lái)的電信號(hào)進(jìn)行延時(shí)和改變脈寬處理;USB串口電路對(duì)處理運(yùn)算電路中的單片機(jī)輸入程序;數(shù)碼管顯示電路顯示輸出延時(shí)電信號(hào)的延時(shí)與脈寬;鍵盤輸入電路對(duì)處理運(yùn)算電路中的單片機(jī)輸入指令;輸出電路輸出一路同步電信號(hào)和一路延時(shí)電信號(hào)。
      [0017]與現(xiàn)有技術(shù)相比,本發(fā)明的有益效果:實(shí)現(xiàn)了電性檢測(cè)電路的高通用性,不用多次重編程,顯著降低了使用成本;實(shí)現(xiàn)對(duì)電性檢測(cè)電路的電壓適用范圍進(jìn)行拓展,并同時(shí)通過(guò)下限電壓鉗制保證電性檢測(cè)電路正常工作電壓,并進(jìn)一步提升了電性檢測(cè)電路的通用性。
      【附圖說(shuō)明】
      [0018]圖1為本發(fā)明的模塊框圖;
      [0019]圖2為本發(fā)明的另一種模塊框圖;
      [0020]圖3為本發(fā)明的下限電壓鉗制電路具體實(shí)施例;
      [0021 ]圖4為主電性測(cè)試電路示意圖。
      【具體實(shí)施方式】
      [0022]本說(shuō)明書中公開的所有特征,或公開的所有方法或過(guò)程中的步驟,除了互相排斥的特征和/或步驟以外,均可以以任何方式組合。
      [0023]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步說(shuō)明:
      [0024]實(shí)施例1
      [0025]如圖4,所述的主電性測(cè)試電路,其中現(xiàn)場(chǎng)編程門陣列器件進(jìn)一步包括與輸入接口連接的輸入連接節(jié)點(diǎn)、與輸出接口連接的輸出連接節(jié)點(diǎn);輸出連接節(jié)點(diǎn)和輸入連接節(jié)點(diǎn)需設(shè)計(jì)有多路復(fù)用模塊和阻抗匹配模塊;其進(jìn)一步包括邏輯時(shí)序模塊以完成內(nèi)外環(huán)雙時(shí)鐘計(jì)算和邏輯判斷;邏輯時(shí)序模塊與輸入連接節(jié)點(diǎn)之間、邏輯時(shí)序模塊與輸出連接節(jié)點(diǎn)之間分別設(shè)置有第一編解碼器、第二編解碼器;邏輯時(shí)序模塊通過(guò)頻率匹配模塊接收第一脈沖發(fā)生器和第二脈沖發(fā)生器的輸出時(shí)鐘CK3、CK1;頻率匹配模塊包括第一緩沖寄存器Ul、第二緩沖寄存器U2和兩個(gè)反相器U3、U4,兩個(gè)反相器U3、U4構(gòu)成簡(jiǎn)單固定延時(shí)器;電性待測(cè)裝置包括電阻,控制器和處理器等需要測(cè)試時(shí)鐘時(shí)序工作狀態(tài)和脈沖處理能力的元件。
      [0026]實(shí)施例2
      [0027]如圖4,所述的第二脈沖發(fā)生器,包括構(gòu)成鎖相環(huán)電路結(jié)構(gòu)的相位檢測(cè)器,環(huán)路濾波器和壓控晶體振蕩器;相位檢測(cè)器輸入端連接第一脈沖發(fā)生器的輸出端;壓控晶體振蕩器連接有D觸發(fā)器。相位檢測(cè)器接收時(shí)鐘外環(huán)的反饋時(shí)鐘CK2,反饋時(shí)鐘CK2包含有電性待測(cè)裝置的時(shí)鐘時(shí)序特征,通過(guò)鎖相環(huán)恢復(fù)后,結(jié)合第一脈沖發(fā)生器的輸出時(shí)鐘CKl,并通過(guò)D觸發(fā)器得到第二脈沖發(fā)生器的輸出時(shí)鐘CK3;第一脈沖發(fā)生器的型號(hào)可選用MCP1631。
      [0028]實(shí)施例3
      [0029]所述的上限電壓鉗制電路,分段式電流源II,其連接有第一電阻R2;穩(wěn)壓二極管Dl,其正端接地且負(fù)端連接第一電阻R2;三極管Ql,其基極連接第一電阻R2且集電極連接輸入接口的第一輸入端子;第一場(chǎng)效應(yīng)管Q2,其漏極連接三極管Ql的發(fā)射極且源極接地;第二場(chǎng)效應(yīng)管Q3,其漏極連接輸入接口的第二輸入端子且源極接地;第二電阻Rl,其一端連接有第一場(chǎng)效應(yīng)管Q2的柵極和第二場(chǎng)效應(yīng)管Q3的柵極且另一端接地。
      [0030]實(shí)施例4
      [0031]所述的上限電壓鉗制電路,包括分段式電流源,其連接有第一電阻;穩(wěn)壓二極管,其正端接地且負(fù)端連接第一電阻;三極管,其基極連接第一電阻且集電極連接輸入接口的第一輸入端子;第一場(chǎng)效應(yīng)管,其漏極連接三極管的發(fā)射極且源極接地;第二場(chǎng)效應(yīng)管,其漏極連接輸入接口的第二輸入端子且源極接地;第二電阻,其一端連接有第一場(chǎng)效應(yīng)管的柵極和第二場(chǎng)效應(yīng)管的柵極且另一端接地。
      [0032]所述的分段式電流源,包括高五位電流源陣列,另設(shè)置依次連接的第一寄存器、第一譯碼器和第一鎖存器與高五位電流源陣列連接;中四位電流源陣列,另設(shè)置依次連接的第二寄存器、第二譯碼器和第二鎖存器與中四位電流源陣列連接;低五位電流源陣列,另設(shè)置依次連接的第三寄存器、延時(shí)電路和第三鎖存器與低五位電流源陣列連接;參考電壓源,它分別與高五位電流源陣列、中四位電流源陣列和低五位電流源陣列連接,參考電壓源為高五位電流源陣列、中四位電流源陣列和低五位電流源陣列提供基準(zhǔn)電壓。
      [0033]硬件出現(xiàn)未知的異變,技術(shù)的進(jìn)步只是選用標(biāo)準(zhǔn)的參考。但是出于改劣發(fā)明,或者成本考量,僅僅從實(shí)用性的技術(shù)方案選擇。以上所述,僅為本發(fā)明的【具體實(shí)施方式】,但本發(fā)明的保護(hù)范圍并不局限于此,任何屬于本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi),可輕易想到的變化或替換,都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
      【主權(quán)項(xiàng)】
      1.基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu),其特征在于,包括 主電性測(cè)試電路,其中包括用于構(gòu)成時(shí)鐘內(nèi)環(huán)的現(xiàn)場(chǎng)編程門陣列器件、與現(xiàn)場(chǎng)編程門陣列器件連接的第一脈沖發(fā)生器和第二脈沖發(fā)生器,第二脈沖發(fā)生器的時(shí)鐘源為第一脈沖發(fā)生器輸出脈沖的恢復(fù)時(shí)鐘; 現(xiàn)場(chǎng)編程門陣列器件還設(shè)置有輸入接口和輸出接口 ; 電壓鉗制電路,分別與輸入接口和輸出接口連接; 低阻抗濾波電路,與主電性測(cè)試電路連接; 高阻抗濾波電路,與主電性測(cè)試電路連接; 輸出接口通過(guò)電性待測(cè)裝置連接輸入接口,構(gòu)成時(shí)鐘外環(huán); 所述的第一脈沖發(fā)生器包括光電轉(zhuǎn)換電路、處理運(yùn)算電路、USB串口電路、數(shù)碼管顯示電路、鍵盤輸入電路、輸出電路和供電電路。2.根據(jù)權(quán)利要求1所述的基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu),其特征在于,所述的第二脈沖發(fā)生器,包括構(gòu)成鎖相環(huán)電路結(jié)構(gòu)的相位檢測(cè)器,環(huán)路濾波器和壓控晶體振蕩器;相位檢測(cè)器接收時(shí)鐘外環(huán)的反饋時(shí)鐘;壓控晶體振蕩器連接有D觸發(fā)器。3.根據(jù)權(quán)利要求1所述的基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu),其特征在于,所述的電壓鉗制電路,包括上限電壓鉗制電路和下限電壓鉗制電路。4.根據(jù)權(quán)利要求3所述的基于下限電壓鉗制的電性檢測(cè)電路結(jié)構(gòu),其特征在于,所述的下限電壓鉗制電路,包括 接地的第一電壓降電路、第二電壓降電路和第三電壓降電路; 第一三極管,其集電極連接第一電壓降電路且集電極還連接其基極; 第二三極管,其集電極連接第二電壓降電路且基極連接第一三極管的基極; 第三三極管,其集電極接地且發(fā)射極連接第一三極管的發(fā)射極; 第四三極管,其集電極接地且發(fā)射極連接第二三極管的發(fā)射極; 場(chǎng)效應(yīng)管,其柵極連接第二三極管的集電極且漏極連接第三電壓降電路; 電壓升電路,連接第四三極管的基極。
      【文檔編號(hào)】G01R31/00GK205665325SQ201620515364
      【公開日】2016年10月26日
      【申請(qǐng)日】2016年5月31日
      【發(fā)明人】歐飛
      【申請(qǐng)人】綿陽(yáng)市致勤電子科技有限公司
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1