專利名稱：一種提高測時分辨率的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時間測量技術(shù)領(lǐng)域，具體涉及一種提高測時分辨率的裝置。
背景技術(shù)：
時間測量領(lǐng)域的一般測時裝置中，用時間計數(shù)器測時存在一個時鐘周期分辨率。在提高該時間周期分辨率時主要有兩種方法:1、提高時間計數(shù)器時鐘頻率，2、采用電容充放電的內(nèi)插器。采用上述第一種方法容易受器件工作頻率制約，因此提升空間有限。采用上述第二種方法，轉(zhuǎn)換速度較慢，且對窄脈寬時間放大存在較大誤差，難以滿足快速準(zhǔn)確的測量要求。因此，亟待出現(xiàn)一種能夠較好地解決在提高時間分辨率的同時，又有較快的測量響應(yīng)時間的測時分辨率裝置。

發(fā)明內(nèi)容
為了滿足電信號頻率、脈寬和時間間隔快速準(zhǔn)確的測量要求，本發(fā)明實施例提供一種提高測時分辨率的裝置。所述裝置包括:同步單元、第一延時電路、第二延時電路、至少兩級取樣單元以及電平轉(zhuǎn)換譯碼單元；所述同步單元包括:第一同步器以及第二同步器；所述第一同步器的輸入端接收時鐘信號以及內(nèi)插信號；所述第一同步器的輸出端連接每級取樣單元的輸入端；所述第二同步器的輸入端連接第一延時電路的輸出端；所述第一延時電路的輸入端接收所述內(nèi)插信號；所述第二延時電路包括至少一級延時單元，第一級延時單元的輸入端連接所述第二同步器的輸出端；前一級延時單元的輸出端連接后一級延時單元的輸入端，每一級延時單元的輸出端分別連接每一級取樣單元的輸入端；最后一級延時單元的輸出端連接所述第二同步器的復(fù)位端。所述取樣單元包括同相輸出端以及反相輸出端，每一級取樣單元的同相輸出端與上一級所述取樣單元的反相輸出端通過線或電路連接；第一級取樣單元的同相輸出端以及最后一級取樣單元的反相輸出端懸空；所述電平轉(zhuǎn)換譯碼單元的輸入端連接每個線或電路。 上述的一種提高測時分辨率的裝置，其中，所述第一延時電路包括:第一延時線以及第一電位器；所述第一延時線的輸入端接收所述內(nèi)插信號，其輸出端連接所述第一電位器的輸入端；所述第一電位器的輸出端連接所述第二同步器的輸入端。上述的一種提高測時分辨率的裝置，其中，所述延時單元包括:第二延時線以及與其輸出端連接的第二電位器；所述第二延時線的輸入端連接所述第二同步器的輸出端；所述第二電位器的輸出連接所述取樣單元的輸入端。上述的一種提高測時分辨率的裝置，其中，所述電平轉(zhuǎn)換譯碼單元包括:至少一個電平轉(zhuǎn)換器以及與每個所述電平轉(zhuǎn)換器的輸出端均連接的譯碼器；每個所述電平轉(zhuǎn)換器的輸入端連接每個線或電路。上述的一種提高測時分辨率的裝置，其中，所述第一同步器包括:至少兩級觸發(fā)器；其中，第一觸發(fā)器的輸入端接收所述內(nèi)插信號以及時鐘信號；后一級觸發(fā)器的輸入端接收前一級觸發(fā)器的輸出信號以及所述時鐘信號，后一級觸發(fā)器的輸出端連接每級所述取樣單元的輸入端。上述的一種提高測時分辨率的裝置，其中，所述第二同步器包括:第三觸發(fā)器，所述第三觸發(fā)器的輸入端連接所述第一電位器的輸出端以及第一延時線的輸出端；所述第三觸發(fā)器的輸出端連接所述第二延時電路中第一級延時單元的輸入端。上述的一種提高測時分辨率的裝置，其中，所述延時線為微帶線，所述微帶線的阻抗為50 Ω。上述的一種提高測時分辨率的裝置，其中，所述微帶線的長度根據(jù)公式:L = 12.192* (0.475 + 0.67)〗/；Γρ￡)求得；其中，L為所述微帶線的長度，ε! 為印制電路介質(zhì)的介電常數(shù)，Tpd為延時時間。上述的一種提高測時分 辨率的裝置，其中，所述取樣單元包括:第四電位器以及第四觸發(fā)器；所述第四電位器的輸入端連接所述第二電位器的輸出端；所述第四觸發(fā)器的輸入端連接所述第一同步器的輸出端以及所述第四電位器的輸出端。上述的一種提高測時分辨率的裝置，其中，所述時鐘線和信號線的阻抗均為50Ω。本發(fā)明實施例提供的一種提高測時分辨率的裝置，基于時間轉(zhuǎn)化為電磁波傳播路程取樣的方式，提高時間測量分辨率，克服了提高計時器工作頻率或電容充放電內(nèi)插器的局限性。其與計數(shù)器電路配合，可以滿足電信號頻率、脈寬、時間間隔快速準(zhǔn)確測量要求。


此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，并不構(gòu)成對本發(fā)明的限定。在附圖中:圖1為本發(fā)明實施例中一種提高測時分辨率的裝置結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例中第一同步器的電路結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例中第二同步器的電路結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例中取樣單元的電路結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，下面結(jié)合附圖對本發(fā)明實施例作進(jìn)一步詳細(xì)說明。在此，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，但并不作為對本發(fā)明的限定。如圖1所示，為本發(fā)明實施例所提供的一種提高測時分辨率的裝置結(jié)構(gòu)示意圖，所述裝置包括:同步單元11、第一延時電路12、第二延時電路13、至少兩級取樣單元14以及電平轉(zhuǎn)換譯碼單元15。具體的，所述同步單元11包括:第一同步器111以及第二同步器112 ;較佳的實施方式中，同步單元以及取樣單元采用射極I禹合邏輯電路(ECL, Emitter Couple Logic),以具有相當(dāng)高的速度。具體的，第一同步器111作為時鐘同步器，其輸入端接收時鐘信號fr以及內(nèi)插信號IT，由于時鐘信號fr和內(nèi)插信號IT是來自不同源信號，即異步信號，為防止單一觸發(fā)器同步存在信號亞穩(wěn)定狀態(tài)，因此第一同步器主要將兩個不同源的時鐘信號fr以及內(nèi)插信號IT進(jìn)行同步后輸出取樣時鐘信號；所述第一同步器111的輸出端連接每級取樣單元14的輸入端。所述第二同步器112作為內(nèi)插同步器，主要用于在內(nèi)插信號IT前沿與時鐘信號fr前沿一致時，使第一同步器和第二同步器輸出時間起點一致，另外還能夠使得第二同步器輸出的脈寬在一定范圍內(nèi)滿足信號流過全路徑要求，防止內(nèi)插IT信號脈寬過窄或過寬，因此第二同步器主要是將內(nèi)插信號IT的脈沖經(jīng)過延時后的信號進(jìn)行自同步得到信號IT’，因此其輸入端連接第一延時電路12的輸出端；具體的，本發(fā)明實施例所提供的裝置包括第一延時電路與第二延時電路，第一延時電路與第二延時電路主要用于將時間計數(shù)器的一個時鐘周期分成若干等分，由每一等分中的延時線分別進(jìn)行相同時間的延時，用以提高時間分辨率。具體的，延時線所要延長的時間即為時間分辨率的值。較佳的，延時單元的個數(shù)與取樣單元的級數(shù)越高，時間分辨率越高。例如，采用10個延時線以及9級取樣單元，那么就等于將一個時鐘周期分成10等分，時間分辨率就提高到時鐘周期的十分之一。較佳的，由于級數(shù)過多會導(dǎo)致信號的衰減量大，因此本發(fā)明實施例采用10個延時線為宜，但具體個數(shù)并不以本發(fā)明實施例為限。所述第一延時電路12用于調(diào)整第一同步器111和第二同步器112產(chǎn)生相同的延時，其延時時間由第一同步器111與第二同步器112延時差值決定；因此第一延時電路12的輸入端接收所述內(nèi)插信號IT。所述第二延時電路13包括至少一級延時單元131。其中，第一級延時單元131的輸入端連接所述第二同步器112的輸出端；其中，前一級延時單元的輸出端連接后一級延時單元的輸入端，用以向后一級延時單元提供經(jīng)過自同步的信號IT’，每一級延時單元的輸出端分別連接每一級取樣單元的輸入端；較佳的，最后一級延時單元的輸出端連接所述第二同步器的復(fù)位端CLR，在此第二同步器的復(fù)位端是用于將第二同步器的輸出清零，因此采用將內(nèi)插信號IT經(jīng)最后一級延時單元的輸出作為復(fù)位信號。所述取樣單元14包括同相輸出端1410UT以及反相輸出端1420UT，每一級取樣單元14的同相輸出端與上一級所述取樣單元的反相輸出端通過線或電路連接；取樣單元主要用于比較取樣時鐘信號以及信號IT’的時間大小，以輸出不同的電平。在此，線或電路用于提供或運算。較佳的實施例中，第一級取樣單兀的同相輸出端和最后一級取樣單兀的反相輸出端不進(jìn)行任何連接，直接懸空。較佳的，當(dāng)取樣單元14比較取樣時鐘信號以及信號IT’，若相等則同相輸出端1410UT輸出高電平，若不相等則同相輸出端1410UT輸出低電平，以此類推，每個取樣單元分別輸出相應(yīng)的電平，該輸出的電平經(jīng)由線或電路提供給電平轉(zhuǎn)換譯碼單元。所述電平轉(zhuǎn)換譯碼單元15的輸入端連接每個線或電路。其將每級取樣單元14經(jīng)由線或線路輸出的電平進(jìn)行電平轉(zhuǎn)換及譯碼后，得到BCD碼格式便于后續(xù)電路處理。較佳的，所述取樣單元的輸出采用射極耦合邏輯線或形成類似水銀溫度計柱狀量值，以便電平轉(zhuǎn)換譯碼單元15進(jìn)行后續(xù)的電平轉(zhuǎn)換及譯碼，并輸出數(shù)值的量化結(jié)果。利用本發(fā)明實施例所提供的提高測時分辨率的裝置不僅能提高時間測量分辨率，把時間轉(zhuǎn)化為電磁波傳播路程量，即電信號在導(dǎo)線上傳播的距離，然后在導(dǎo)線上以一定距離間隔取樣，也就是以時鐘傳播路程為參考在傳輸線上增加一個時鐘周期時間信號傳播路程，并在傳輸線上以一定或等間隔距離取樣。該裝置不僅結(jié)構(gòu)簡單、易于實現(xiàn)，還能較好地解決在提高時間分辨率的同時，又有較快的測量響應(yīng)時間。本發(fā)明實施例提供的一種提高測時分辨率的裝置，較佳的，所述第一延時電路12包括:第一延時線121以及第一電位器122 ;其中，第一延時線121用于調(diào)整第一同步器111和第二同步器112產(chǎn)生相同的延時；較佳的，在此設(shè)置第一電位器122是用于因制造和器件延時差異而設(shè)延時微調(diào)。所述第一延時線121的輸入端接收所述內(nèi)插信號IT，其輸出端連接所述第一電位器122的輸入端；所述第一電位器122的輸出端連接所述第二同步器112的輸入端。本發(fā)明實施例提供的一種提高測時分辨率的裝置，較佳的，所述延時單元131包括:第二延時線1311以及與其輸出端連接的第二電位器1312 ;其中，第二電位器1312是用于因制造和器件延時差異而設(shè)延時微調(diào)。所述第二延時線1311的輸入端連接所述第二同步器112的輸出端；所述第二電位器1312的輸出連接所述取樣單元14的輸入端。本發(fā)明實施例提供的一種提高測時分辨率的裝置，較佳的，所述電平轉(zhuǎn)換譯碼單元15包括:至少一個電平轉(zhuǎn)換器151以及與每個所述電平轉(zhuǎn)換器的輸出端均連接的譯碼器152 ;每個所述電平轉(zhuǎn)換器151的輸入端連接一個線或電路。較佳的，由于取樣單元采用ECL電路，其輸出的電平信號為負(fù)值，因此在譯碼之前需用專門的電平位移電路，即電平轉(zhuǎn)換器進(jìn)行ECL至TTL的電平轉(zhuǎn)換。本發(fā)明實施例提供的一種提高測時分辨率的裝置，所述第一同步器111包括:所述第一同步器包括:至少兩級觸發(fā)器；其中，第一觸發(fā)器的輸入端接收所述內(nèi)插信號以及時鐘信號；后一級觸發(fā)器的輸入端接收前一級觸發(fā)器的輸出信號以及所述時鐘信號，后一級觸發(fā)器的輸出端連接每級所述取樣單元的輸入端。一較佳的實施例中，如圖2所示，為本發(fā)明實施例中第一同步器的電路結(jié)構(gòu)示意圖，所述第一同步器包括兩級觸發(fā)器，第一觸發(fā)器1111的D輸入端接收所述內(nèi)插信號IT，其時鐘輸入端CLK接收時鐘信號fr ;較佳的，內(nèi)插信號IT的脈沖寬度大于一個時鐘信號fr的周期，以保證當(dāng)內(nèi)插信號IT的前沿先到達(dá)或者與時鐘信號fr的前沿同時到達(dá)時，輸出一個高電平。第二觸發(fā)器1111的D輸入端接收所述第一觸發(fā)器1112的輸出信號，其時鐘輸入端CLK接收所述時鐘信號fr，所述第二觸發(fā)器1112的Q輸出端連接每級所述取樣單元14的輸入端14IN。較佳的，在其他實施例中第一同步器還可以由更多級的觸發(fā)器組成來進(jìn)行時鐘同
止/J/ O本發(fā)明實施例提供的一種提高測時分辨率的裝置，如圖3所示，所述第二同步器112包括:第三觸發(fā)器1121，所述第三觸發(fā)器1121的時鐘輸入端CLK連接所述第一電位器122的輸出端，以及第三觸發(fā)器1121的D輸入端連接第一延時線121的輸出端；所述第三觸發(fā)器1121的Q輸出端連接所述第二延時電路13中第一級延時單元131的輸入端131IN。本發(fā)明實施例提供的一種提高測時分辨率的裝置，較佳的，所述延時線為微帶線，所述微帶線的阻抗為50 Ω。較佳的，本發(fā)明實施例提供的一種提高測時分辨率的裝置中，第二延時電路中每級延時單元所要延長的時間即為時間分辨率的值，而采用微帶線作為延時單元中的延時線后，可以將延長的時間轉(zhuǎn)換為微帶線的長度進(jìn)行設(shè)計。具體的，即每一級取樣器的D輸入端和時鐘輸入端CLK與分別到上一級相應(yīng)端的信號路徑延時相等，即能夠相互抵消。較佳的，
所述微帶線的長度根據(jù)公式:L = 12.192*(0.475+0.67)^ /Tpd求得;其中，L為所述微帶線的長度，ε r為印制電路介質(zhì)的介電常數(shù)，Tpd為延時時間。本發(fā)明實施例提供的一種提高測時分辨率的裝置，較佳的，如圖4所示，所述取樣單元14包括:第四電位器141以及第四觸發(fā)器142 ;所述第四電位器141的輸入端連接所述第二電位器1312的輸出端；所述第四觸發(fā)器142的時鐘輸入端CLK連接所述第一同步器111的輸出端，其D輸入端連接所述第四電位器141的輸出端。在此，第四電位器的主要作用也是用于因加工路徑延時或器件延時存在較小變化時，調(diào)整延時時間。具體的，電位器是阻值可按某種變化規(guī)律調(diào)節(jié)的電阻元件。較佳的，取樣單元的同相輸出端即為第四觸發(fā)器的同相輸出端Q，取樣器的反相輸出端即為第四觸發(fā)器的反相輸出端較佳的，下一級取樣單元的同相輸出端Q通過線或電路16連接本級取樣單元的反相輸出端(Q ο 本發(fā)明實施例提供的一種提高測時分辨率的裝置，較佳的，所述時鐘線和信號線的阻抗均為50 Ω。較佳的，本發(fā)明實施例所提供的一種提高測時分辨率的裝置，還包括用于電路的傳輸線終端匹配的負(fù)載。在此，本發(fā)明提供一具體的實施例，以時鐘為1000MHz，即周期為1ns，利用10個延時線將Ins時鐘周期的時間分為10等份，即每一個延時線延時設(shè)置為0.1ns時，測時分辨率為0.1ns為例對本發(fā)明所提供裝置的輸出結(jié)果加以說明。具體的，來自時間計數(shù)器的鎖存內(nèi)插信號IT前沿與時鐘信號fr前沿的時間相差I(lǐng)ns時鐘周期內(nèi)，即直接計數(shù)測時結(jié)果存在一個時鐘周期分辨率。其中，如表一所不，為輸入內(nèi)插信號IT與時鐘信號fr前沿時間差為不同的差值時，電平轉(zhuǎn)換譯碼單元中電平器的輸出結(jié)果A1-A9，其中，譯碼器為輸入9線至輸出4線編碼譯碼器，其輸出的結(jié)果為E3 E0，當(dāng)E3 EO的輸出結(jié)果為0000時，表示內(nèi)插信號IT與時鐘信號fr的時間差為0ns。通過下述表一，就可以得出將測時分辨率精確到0.1ns0表一
權(quán)利要求
1.一種提高測時分辨率的裝置，其特征在于，所述裝置包括: 同步單元、第一延時電路、第二延時電路、至少兩級取樣單元以及電平轉(zhuǎn)換譯碼單元；所述同步單元包括:第一同步器以及第二同步器； 所述第一同步器的輸入端接收時鐘信號以及內(nèi)插信號；所述第一同步器的輸出端連接每級取樣單元的輸入端；所述第二同步器的輸入端連接第一延時電路的輸出端； 所述第一延時電路的輸入端接收所述內(nèi)插信號； 所述第二延時電路包括至少一級延時單元，第一級延時單元的輸入端連接所述第二同步器的輸出端；前一級延時單元的輸出端連接后一級延時單元的輸入端，每一級延時單元的輸出端分別連接每一級取樣單元的輸入端；最后一級延時單元的輸出端連接所述第二同步器的復(fù)位端； 所述取樣單元包括同相輸出端以及反相輸出端，每一級取樣單元的同相輸出端與上一級所述取樣單元的反相輸出端通過線或電路連接；第一級取樣單元的同相輸出端以及最后一級取樣單兀的反相輸出端懸空； 所述電平轉(zhuǎn)換譯碼單元的輸入端連接每個線或電路。
2.根據(jù)權(quán)利要求1所述的一種提高測時分辨率的裝置，其特征在于，所述第一延時電路包括:第一延時線以及第一電位器；所述第一延時線的輸入端接收所述內(nèi)插信號，其輸出端連接所述第一電位器的輸入端；所述第一電位器的輸出端連接所述第二同步器的輸入端。
3.根據(jù)權(quán)利要求1所述的一種提高測時分辨率的裝置，其特征在于，所述延時單元包括:第二延時線以及與其輸出端連接的第二電位器；所述第二延時線的輸入端連接所述第二同步器的輸出端；所述第二電位器的輸出連接所述取樣單元的輸入端。
4.根據(jù)權(quán)利要求1所述的一種提高測時分辨率的裝置，其特征在于，所述電平轉(zhuǎn)換譯碼單元包括:至少一個電平轉(zhuǎn)換器以及與每個所述電平轉(zhuǎn)換器的輸出端均連接的譯碼器；每個所述電平轉(zhuǎn)換器的輸入端連接每個線或電路。
5.根據(jù)權(quán)利要求1所述的一種提高測時分辨率的裝置，其特征在于，所述第一同步器包括:至少兩級觸發(fā)器；其中，第一觸發(fā)器的輸入端接收所述內(nèi)插信號以及時鐘信號； 后一級觸發(fā)器的輸入端接收前一級觸發(fā)器的輸出信號以及所述時鐘信號，后一級觸發(fā)器的輸出端連接每級所述取樣單元的輸入端。
6.根據(jù)權(quán)利要求2所述的一種提高測時分辨率的裝置，其特征在于，所述第二同步器包括:第三觸發(fā)器，所述第三觸發(fā)器的輸入端連接所述第一電位器的輸出端以及第一延時線的輸出端；所述第三觸發(fā)器的輸出端連接所述第二延時電路中第一級延時單元的輸入端。
7.根據(jù)權(quán)利要求2或3所述的一種提高測時分辨率的裝置，其特征在于，所述延時線為微帶線，所述微帶線的阻抗為50 Ω。
8.根據(jù)權(quán)利要求7所述的一種提高測時分辨率的裝置，其特征在于，所述微帶線的長度根據(jù)公式= 12.192*(0.475*+0.67)^ /Tpd求得;其中，L為所述微帶線的長度，ε r為印制電路介質(zhì)的介電常數(shù)，Tpd為延時時間。
9.根據(jù)權(quán)利要求1所述的一種提高測時分辨率的裝置，其特征在于，所述取樣單元包括:第四電位器以及第四觸發(fā)器；所述第四電位器的輸入端連接所述第二電位器的輸出端；所述第四觸發(fā)器的輸入端連接所述第一同步器的輸出端以及所述第四電位器的輸出端。
10.根據(jù)權(quán)利要求1所述的一種提高測時分辨率的裝置，其特征在于，時鐘線和信號線的阻抗均為50 Ω。 ·
全文摘要
本發(fā)明涉及時間測量技術(shù)領(lǐng)域，具體涉及一種提高測時分辨率的裝置。所述裝置包括同步單元、第一延時電路、第二延時電路、取樣單元以及電平轉(zhuǎn)換譯碼單元；同步單元包括第一同步器以及第二同步器；第一同步器的輸入端接收時鐘信號以及內(nèi)插信號，其輸出端連接每級取樣單元的輸入端；第二同步器的輸入端連接第一延時電路的輸出端；第一延時電路的輸入端接收內(nèi)插信號；第二延時電路包括延時單元，延時單元的輸入端連接第二同步器的輸出端；其輸出端分別連接取樣單元的輸入端。取樣單元包括同相輸出端以及反相輸出端，其同相輸出端與上一級取樣單元的反相輸出端通過線或電路連接；電平轉(zhuǎn)換譯碼單元的輸入端連接取樣單元的同相輸出端。
文檔編號G04F10/00GK103197530SQ20131009781
公開日2013年7月10日 申請日期2013年3月26日 優(yōu)先權(quán)日2013年3月26日
發(fā)明者游福初 申請人:北京振興計量測試研究所