用于使用時間-數(shù)字轉(zhuǎn)換器來檢測電壓變化的電路的制作方法
【專利摘要】描述了用于檢測電壓變化的電路。該電路包括生成脈沖信號的供電不敏感脈沖發(fā)生器。該電路還包括耦合到供電不敏感脈沖發(fā)生器的時間-數(shù)字轉(zhuǎn)換器。該時間-數(shù)字轉(zhuǎn)換器基于該脈沖信號和電壓來生成數(shù)字信號。該電路還包括耦合到時間-數(shù)字轉(zhuǎn)換器的控制器，該控制器基于該數(shù)字信號來檢測電壓變化。
【專利說明】用于使用時間-數(shù)字轉(zhuǎn)換器來檢測電壓變化的電路

【技術(shù)領(lǐng)域】
[0001]本公開一般涉及電子設(shè)備。本公開尤其涉及用于使用時間-數(shù)字轉(zhuǎn)換器來檢測電壓變化的電路。
[0002]直量
[0003]電子設(shè)備已經(jīng)成為日常生活的一部分。電子設(shè)備的示例包括電路、集成電路、蜂窩電話、智能電話、無線調(diào)制解調(diào)器、計算機(jī)、數(shù)字音樂播放器、全球定位系統(tǒng)(GPS)單元、個人數(shù)字助理、游戲設(shè)備等。電子設(shè)備能夠在各種各樣的環(huán)境中使用。例如，電子設(shè)備能夠用在從汽車到家用鎖的每件事物中。
[0004]在過去的幾年里電子設(shè)備的復(fù)雜度有了急劇的上升。例如，許多電子設(shè)備具有一個或多個幫助控制該設(shè)備的處理器、以及支持該處理器及該設(shè)備的其他部件的數(shù)個數(shù)字電路。某些電子設(shè)備還在提高速度和效率的同時減小了尺寸。
[0005]電子設(shè)備中的工作情況可以變化。例如，當(dāng)電子設(shè)備正在操作時，電壓、電流、溫度和/或過程可以變化。如本文所解說的，幫助在工作情況變化下確保電子設(shè)備的操作的系統(tǒng)和方法可能是有益的。
[0006]概沭
[0007]描述了用于檢測電壓變化的電路。該電路包括生成脈沖信號的供電不敏感脈沖發(fā)生器。該電路還包括耦合到供電不敏感脈沖發(fā)生器的時間-數(shù)字轉(zhuǎn)換器。該時間-數(shù)字轉(zhuǎn)換器基于該脈沖信號和電壓來生成數(shù)字信號。該電路還包括耦合到時間-數(shù)字轉(zhuǎn)換器的控制器，該控制器基于該數(shù)字信號來檢測電壓變化。供電不敏感脈沖發(fā)生器可基于分頻時鐘信號來生成該脈沖信號。該數(shù)字信號可包括溫度計碼。
[0008]控制器可只在電壓變化是電壓下降時生成跌落碼。如果在一時段內(nèi)未發(fā)生附加電壓下降，則控制器可以重置跌落碼。
[0009]控制器可以耦合到生成用于處理器的時鐘信號的鎖相環(huán)?？刂破骺苫陔妷鹤兓瘉碚{(diào)整時鐘信號的頻率?？刂破骺赏ㄟ^切斷來自從壓控振蕩器的注入信號并調(diào)整可變電流源來調(diào)整時鐘信號的頻率?？刂破骺缮捎糜谡{(diào)整來自供電不敏感脈沖發(fā)生器的脈沖信號的校準(zhǔn)碼?？刂破骺赏ㄟ^遞增校準(zhǔn)碼直到數(shù)字信號在一范圍內(nèi)來生成校準(zhǔn)碼?？刂破骺砂▽囟扔嫶a解碼成4位數(shù)的解碼器。
[0010]還描述了一種用于通過電路檢測電壓變化的方法。該方法包括由供電不敏感脈沖發(fā)生器來生成脈沖信號。該方法還包括由時間-數(shù)字轉(zhuǎn)換器基于該脈沖信號和電壓來生成數(shù)字信號。該方法還包括基于該數(shù)字信號來檢測電壓變化。
[0011]還描述了用于檢測電壓變化的計算機(jī)程序產(chǎn)品。該計算機(jī)程序產(chǎn)品包括具有指令的非瞬態(tài)有形計算機(jī)可讀介質(zhì)。這些指令包括用于使得電路由供電不敏感脈沖發(fā)生器來生成脈沖信號的代碼。這些指令還包括用于使得電路由時間-數(shù)字轉(zhuǎn)換器基于該脈沖信號和電壓來生成數(shù)字信號的代碼。這些指令還包括用于使得電路基于該數(shù)字信號來檢測電壓變化的代碼。
[0012]還描述了用于檢測電壓變化的設(shè)備。該設(shè)備包括用于生成對供電電壓的變化不敏感的脈沖信號的裝置。該設(shè)備還包括用于基于該脈沖信號和電壓來生成數(shù)字信號的裝置。該設(shè)備還包括用于基于該數(shù)字信號來檢測電壓變化的裝置。
[0013]附圖簡沭
[0014]圖1是解說用于使用時間-數(shù)字轉(zhuǎn)換器(TDC)來檢測電壓變化的電路的一個配置的框圖；
[0015]圖2是解說用于檢測電壓變化的方法的一個配置的流程圖；
[0016]圖3是解說供電不敏感脈沖發(fā)生器的一個配置的框圖；
[0017]圖4是解說供電不敏感脈沖發(fā)生器的一個配置的功能的圖表；
[0018]圖5是解說延遲塊的一個配置的電路圖；
[0019]圖6是解說時間-數(shù)字轉(zhuǎn)換器(TDC)的一個配置的電路圖；
[0020]圖7是解說時間-數(shù)字轉(zhuǎn)換器(TDC)功能的一個示例的時序圖；
[0021]圖8是解說用于校準(zhǔn)供電不敏感脈沖發(fā)生器的方法的一個配置的流程圖；
[0022]圖9是解說相對于校準(zhǔn)碼的數(shù)字信號值對比供電電壓的一個示例的圖表；
[0023]圖10是解說校準(zhǔn)供電不敏感脈沖發(fā)生器的一個示例的時序圖；
[0024]圖11是解說控制器的一個配置的框圖；
[0025]圖12是解說檢測電壓變化的一個示例的圖表；
[0026]圖13是解說鎖相環(huán)(PLL)和供電跌落傳感器的一個配置的框圖；
[0027]圖14是解說用于檢測電壓變化的方法的一個更具體的配置的流程圖；以及
[0028]圖15解說了可在電子設(shè)備中使用的各種組件。
[0029]詳細(xì)描沭
[0030]除非明確地由其上下文所限，否則術(shù)語“信號”在本文用于指示其普通含義中的任何含義，包括如在線纜、總線、或其他傳輸介質(zhì)上表達(dá)的存儲器位置(或存儲器位置集)的狀態(tài)。除非明確地由其上下文所限，否則術(shù)語“生成”在本文用于指示其普通含義中的任何含義，諸如計算或以其他方式產(chǎn)生。除非明確地由其上下文所限，術(shù)語“計算”在本文用于指示其普通含義中的任何含義，諸如計算、求值和/或從一組值中進(jìn)行選擇。除非明確地由其上下文所限，術(shù)語“獲得”用于指示其普通含義中的任何含義，諸如計算、推導(dǎo)、(例如，從外部設(shè)備)接收、和/或(例如，從存儲元件陣列)檢索。在術(shù)語“包括”在本說明書和權(quán)利要求書中使用的情形中，它并不排除其他元素或操作。術(shù)語“基于”(如在“A基于B”中)用于指示其普通含義中的任何含義，包括以下情形:⑴“至少基于”(例如，“A至少基于B”)，以及(如果合適)在特定上下文中(ii) “等于”(例如，“A等于B”)。類似地，術(shù)語“響應(yīng)于”用于指示其普通含義中的任何含義，包括“至少響應(yīng)于”。
[0031]除非以另外方式指示，具有特定特征的裝置的操作的任何公開還明確地旨在公開具有類似特征的方法(并且反之亦然)，并且根據(jù)特定配置的裝置的操作的任何公開還明確地旨在公開根據(jù)類似配置的方法(并且反之亦然)。術(shù)語“配置”可用于指代由其特定上下文所指示的方法、裝置或系統(tǒng)。術(shù)語“方法”、“進(jìn)程”、“過程”和“技術(shù)”通用且可互換地使用，除非由特定上下文以另外方式指示。術(shù)語“裝置”和“設(shè)備”也通用且可互換地使用，除非由特定上下文以另外方式指示。術(shù)語“元件”和“模塊”通常用于指示較大配置的一部分。通過引用文檔的一部分的任何援引加入應(yīng)當(dāng)被理解為援引加入了在該部分中被引用的術(shù)語或變量的定義(當(dāng)這些定義出現(xiàn)在該文檔中別處的情況下)以及在被援引部分中引用的任何附圖。
[0032]如本文所使用的，術(shù)語“塊/模塊”可被用于指示特定要素可以用硬件、軟件或兩者組合的形式來實現(xiàn)。術(shù)語“耦合”及其變型可用于指示一個實體被直接或間接地連接到另一實體。例如，如果第一實體耦合到第二實體，則第一實體可直接連接到第二實體或者可通過另一實體間接連接到第二實體。
[0033]本文公開的系統(tǒng)和方法描述了用于使用時間-數(shù)字轉(zhuǎn)換器(TDC)來檢測電壓變化的電路。例如，本文公開的系統(tǒng)和方法可用于用TDC(時間-數(shù)字轉(zhuǎn)換器)來實現(xiàn)電源電壓跌落傳感器。電源電壓跌落傳感器可監(jiān)視電源的電壓變化并且可生成對應(yīng)于當(dāng)前電壓電平的數(shù)字碼。例如，電壓跌落傳感器或電壓感測電路可使用具有控制塊(例如，控制器)的時間-數(shù)字轉(zhuǎn)換器(TDC)來實現(xiàn)，該控制塊只在供電電壓下降時(以及例如重置時)生成(改變了的)數(shù)字碼。在一個配置中，鎖相環(huán)(PLL)頻率可能需要隨著供電電壓變化而調(diào)整。例如，使PLL響應(yīng)供電電壓下降可能是有益的。由此，PLL可以不斷地從電源電壓跌落傳感器接收數(shù)字碼，并且能夠在存在電源電壓下降時(例如，在由較大的數(shù)字碼變化指示時)調(diào)整其工作頻率。
[0034]本領(lǐng)域內(nèi)的其它辦法已被用來跟蹤電壓。在一種辦法(例如，自適應(yīng)相移PLL架構(gòu))中，電壓供電跟蹤通過用供電電壓的經(jīng)濾波版本調(diào)制壓控振蕩器(VCO)控制電壓來完成。在該辦法中，從供電電壓到控制電壓的傳遞函數(shù)具有一個零點和一個極點(例如產(chǎn)生高通濾波器)。通過調(diào)整電容和某些晶體管，控制電壓對供電電壓的幅度和相位響應(yīng)是可配置的。該辦法提供了用于供電跟蹤的模擬辦法。這可能只提供取決于電源噪聲分布的對控制電壓的有限控制。
[0035]在另一種現(xiàn)有辦法中，線性電壓調(diào)節(jié)器(LVR)生成與供電電壓相當(dāng)?shù)腜LL電壓。通過PLL電壓的控制環(huán)路，PLL電壓跟蹤供電電壓。該辦法提供了一階供電跟蹤。PLL輸出頻率響應(yīng)于處理器數(shù)字電源的變化而被調(diào)制。例如，處理器可以在其變?yōu)楦呋顒幽Ｊ綍r汲取高電流(導(dǎo)致較大的供電跌落)，并且PLL可響應(yīng)于供電跌落而降低其頻率以防止處理器故障。
[0036]在本文所公開的系統(tǒng)和方法的一個配置中，供電跌落傳感器使用時間-數(shù)字轉(zhuǎn)換器(TDC)和供電不敏感脈沖發(fā)生器來檢測供電電壓變化。該配置允許在實現(xiàn)校準(zhǔn)和控制電路時的靈活性。該辦法可以不對供電電壓過沖提供響應(yīng)。如果在給定時間內(nèi)電壓電平?jīng)]有改變，則可重置參考電壓電平?？尚?zhǔn)到碼的供電電壓映射。
[0037]在該配置中，(供電不敏感)脈沖發(fā)生器生成電壓不敏感脈沖寬度。時間-數(shù)字轉(zhuǎn)換器(TDC)可將該脈沖寬度轉(zhuǎn)換成隨著供電電壓變化的數(shù)字碼或信號。數(shù)字信號(例如，TDC解碼器輸出)可由控制器處理。
[0038]控制器中的校準(zhǔn)邏輯可基于TDC輸出來校準(zhǔn)該電壓不敏感脈沖寬度的過程和溫度變化效應(yīng)。例如，可調(diào)整脈沖寬度生成設(shè)置以便將TDC輸出置于特定范圍內(nèi)(例如，在判定邏輯使用范圍從‘0000’到‘1111’的四位來表示值0-15的情況下)。每當(dāng)控制邏輯改變其參考電壓電平時，就可開始校準(zhǔn)。
[0039]下文給出本系統(tǒng)和方法的一個實現(xiàn)的示例。例如，電路可被實現(xiàn)為電壓跌落傳感器。電壓跌落傳感器的總平面圖可包括參考時鐘分頻器、脈沖發(fā)生器、時間-數(shù)字轉(zhuǎn)換器(TDC)解碼器以及判定邏輯(例如，控制器)。時鐘分頻器提供了以低頻率來操作電壓跌落傳感器的選項。時鐘分頻器的輸出可用作用于電壓跌落傳感器的全局時鐘。
[0040]脈沖發(fā)生器在每一個時鐘循環(huán)處生成電壓不敏感脈沖寬度。脈沖及其補脈沖可驅(qū)動時間-數(shù)字轉(zhuǎn)換器(TDC)解碼器。時間-數(shù)字轉(zhuǎn)換器(TDC)解碼器將當(dāng)前電壓電平轉(zhuǎn)換成26位“溫度計”碼。判定邏輯可以持續(xù)監(jiān)視溫度計碼并且在發(fā)生電壓跌落接著溫度計碼變化時生成跌落信號以及3位跌落碼。
[0041]時間-數(shù)字轉(zhuǎn)換器(TDC)可用于感測電壓跌落。換言之，時間-數(shù)字轉(zhuǎn)換器(TDC)可作為電壓跌落傳感器來操作。應(yīng)注意，時間-數(shù)字轉(zhuǎn)換器(TDC)結(jié)構(gòu)已經(jīng)在數(shù)字鎖相環(huán)(PLL)中被用來比較兩個輸入信號的相位并生成對應(yīng)于相位差的數(shù)字碼。
[0042]從脈沖發(fā)生器中生成的電壓不敏感脈沖可被分成兩個信號。輸入信號之一傳播通過(TDC中的)延遲鏈，并且另一信號被反相并用作鎖存時鐘。為了作為電壓跌落傳感器來操作，脈沖及其反相被用作兩個時間-數(shù)字轉(zhuǎn)換器(TDC)輸入信號。因此，時間-數(shù)字轉(zhuǎn)換器(TDC)將生成I序列，之后是O序列。I到O的轉(zhuǎn)變位置出現(xiàn)在反相器鏈延遲的總和(近似地)變成輸入脈沖寬度的地方。
[0043]時間-數(shù)字轉(zhuǎn)換器(TDC)的響應(yīng)可基于供電電壓電平而變化。例如，來自處于兩個不同的電源電壓電平的時間-數(shù)字轉(zhuǎn)換器(TDC)的數(shù)字碼輸出可以是不同的。例如，當(dāng)電源電壓較高時，反相器單元的延遲較小。因此，需要更多的反相器單元以使得反相器延遲的總和變成輸入脈沖寬度。然而，當(dāng)電源電壓較低時，反相器的延遲較大，并且只需要少量反相器單元以具有相同的延遲量(根據(jù)脈沖寬度)。因此，“溫度計”碼的差異指示電源電壓的變化。電源電壓的變化可被解釋為由判定邏輯(例如，控制器)生成的跌落碼。在一個配置中，跌落碼可具有值4(例如，位‘100’)。PLL可將跌落碼用作電源電壓下降的指示并相應(yīng)地調(diào)整其工作頻率。
[0044]在一些配置中，(供電電壓不敏感)脈沖發(fā)生器可根據(jù)校準(zhǔn)規(guī)程被校準(zhǔn)。在一個配置中，判定邏輯(例如，控制器)在內(nèi)部使用對應(yīng)于值0-15的4位數(shù)字。校準(zhǔn)邏輯(例在如控制器中)嘗試通過調(diào)整脈沖寬度發(fā)生器的配置來將時間-數(shù)字轉(zhuǎn)換器(TDC)解碼器輸出維持在該范圍中。例如，為了較低數(shù)字側(cè)的余量，校準(zhǔn)規(guī)程嘗試排除O和I。校準(zhǔn)邏輯可使得校準(zhǔn)碼循環(huán)直到時間-數(shù)字轉(zhuǎn)換器(TDC)解碼器輸出在2到15內(nèi)。關(guān)于校準(zhǔn)規(guī)程的更多細(xì)節(jié)在下文中給出。
[0045]如上所述，時間-數(shù)字轉(zhuǎn)換器(TDC)可用作供電跌落傳感器。當(dāng)電壓變化時，時間-數(shù)字轉(zhuǎn)換器(TDC)解碼器生成數(shù)字信號或“溫度計”碼，該數(shù)字信號或“溫度計”碼與其I到O轉(zhuǎn)變位置相對應(yīng)。溫度計碼可以在供電電壓下降時增大(指示例如較長延遲)。判定邏輯可只在供電電壓下降時(例如，在時間-數(shù)字轉(zhuǎn)換器(TDC)解碼器碼增大時)生成跌落碼。在一些配置中，如果電壓提高，則跌落碼不變并且可維持其先前的碼。如果在特定時間(例如，時段)內(nèi)不存在另一供電電壓下降(例如，附加的電壓下降)，則判定邏輯可重置跌落碼。以此方式，PLL可以只對供電電壓下降做出反應(yīng)，而不對供電電壓瞬態(tài)作出反應(yīng)。
[0046]在一些配置中，跌落碼可被應(yīng)用于鎖相環(huán)(PLL)。例如，PLL可包括兩個壓控振蕩器(VCO)?！爸鳌盫CO可被包括在由PLL控制的環(huán)路中。在本文所公開的系統(tǒng)和方法的一個示例中，當(dāng)?shù)浯a為‘000’時，“從” VCO通過來自主VCO的注入(例如，注入信號)而處于與主VCO相同的頻率。如果跌落碼變成非零，則來自主VCO的注入(例如，注入信號)可被禁用(切斷)并且從VCO的頻率可由該跌落碼來控制。
[0047]與其它辦法相比，由本文所公開的系統(tǒng)和方法提供的架構(gòu)可只在供電跌落的情況下降低PLL頻率，而不在過沖的情況下降低PLL頻率。這可以是有益的，因為PLL可用于為多個數(shù)字塊計時，這些數(shù)字塊全都針對特定最大頻率調(diào)速，而這些塊中的某一些可以處在不同的供電上(例如，與高性能中央處理單元(CPU)不同)。因此，當(dāng)PLL響應(yīng)于CPU供電上的跌落而使其頻率下降時，這些塊可以不受影響。然而，如果PLL響應(yīng)CPU供電上的過沖并將其頻率猛增至該最大頻率以上，則這些其它塊可能失效。本文所公開的系統(tǒng)和方法還可與TDC跌落檢測器相結(jié)合地使用注入鎖定主-從VCO安排來確保在跌落事件過去后從振蕩器在沒有過沖的情況下重新鎖定到主振蕩器。在其辦法中，一旦供電瞬態(tài)已經(jīng)逝去，PLL就將嘗試重新鎖定到參考時鐘，并且可能存在基于PLL環(huán)路動態(tài)的PLL頻率過沖。
[0048]現(xiàn)在參照附圖描述各種配置，附圖中相同的參考標(biāo)號可指示功能上相似的要素。本文一般性地描述的和在附圖中解說的系統(tǒng)和方法可以廣泛地以各種不同配置來安排和設(shè)計。因此，對如附圖中表示的若干配置的以下更詳細(xì)的描述無意限定所要求保護(hù)的范圍，而是僅僅代表這些系統(tǒng)和方法。
[0049]圖1是解說用于使用時間-數(shù)字轉(zhuǎn)換器(TDC)來檢測電壓變化的電路102的一個配置的框圖。電路102可包括分頻器106、供電不敏感脈沖發(fā)生器108、時間-數(shù)字轉(zhuǎn)換器(TDC) 114和控制器118中的一個或多個。電路102和/或電路102的一個或多個組件(例如，分頻器106、供電不敏感脈沖發(fā)生器108、時間-數(shù)字轉(zhuǎn)換器(TDC) 114和/或控制器118)可以用硬件、軟件或其組合來實現(xiàn)。例如，電路102和/或其組件中的一個或多個可包括電路組件(例如，電阻器、電容器、電感器、晶體管、放大器、緩沖器等)、存儲器單元、鎖存器、寄存器、邏輯門等。另外地或替換地，電路102可被實現(xiàn)為集成電路、實現(xiàn)為專用集成電路(ASIC)和/或使用處理器和指令來實現(xiàn)在一些配置中，電路102可被包括在電子設(shè)備(例如，蜂窩電話、智能電話、音頻播放器、電視機(jī)、計算機(jī)等)中。
[0050]電路102可接收或獲得時鐘信號A 104a。時鐘信號A 104a可以從壓控振蕩器(VCO)或某一其它時鐘生成器接收。在一個配置中，分頻器106可對時鐘信號A 104a的頻率進(jìn)行分頻以產(chǎn)生時鐘信號B 104b。換言之，時鐘信號B104b可以是分頻時鐘信號。在這種情況下，時鐘信號B 104b可具有與時鐘信號A 104a相比降低的頻率。在其它配置中，電路102可以不包括分頻器106，或者分頻器106可以不降低時鐘信號A 104a的頻率或者可被繞過。在這種情況下，時鐘信號B 104b與時鐘信號A 104a是相同的。時鐘信號B 104b可以是由例如電路102的其它組件(例如，供電不敏感脈沖發(fā)生器108和控制器118)使用的時鐘信號。
[0051]時鐘信號B 104b可被提供給供電不敏感脈沖發(fā)生器108和控制器118。供電不敏感脈沖發(fā)生器108可基于時鐘信號B 104b來生成脈沖信號110。例如,供電不敏感脈沖發(fā)生器108可以在時鐘信號B 104b的每一個循環(huán)處生成脈沖信號110中的脈沖寬度。由供電不敏感脈沖發(fā)生器108生成的脈沖信號110可以對供電電壓變化不敏感。例如，供電電壓變化可以不顯著地影響供電不敏感脈沖發(fā)生器108的操作或者可以比其它塊更小地影響供電不敏感脈沖發(fā)生器108。換言之，甚至在供電電壓變化時，脈沖信號110仍可保持相對一致或規(guī)律。在一些配置中，脈沖信號110的脈沖寬度可基于校準(zhǔn)碼122來調(diào)整或校準(zhǔn)。關(guān)于此調(diào)整或校準(zhǔn)的更多細(xì)節(jié)在下文中給出。
[0052]脈沖信號110可被提供給時間-數(shù)字轉(zhuǎn)換器(TDC)114。時間-數(shù)字轉(zhuǎn)換器(TDC) 114可基于脈沖信號110和供電電壓112來生成數(shù)字信號116。數(shù)字信號116可基于供電電壓112的變化而變化。例如，時間-數(shù)字轉(zhuǎn)換器(TDC)可包括電壓敏感緩沖器鏈。供電電壓112越高，電壓敏感緩沖器響應(yīng)得越快。例如，在供電電壓112較高時，脈沖信號110可以更快地傳播通過電壓敏感緩沖器鏈。
[0053]數(shù)字信號116可以反映或提供對供電電壓112電平的指示。在一個配置中，數(shù)字信號116是“溫度計”信號或碼。例如，數(shù)字信號116可包括26位。在一個示例中，這些位可包括一系列“I”位，之后是一系列“O”位。數(shù)字信號116中從I到O的轉(zhuǎn)變位置可反映供電電壓112電平。例如，當(dāng)供電電壓112較高時，時間-數(shù)字轉(zhuǎn)換器(TDC)中的反相器單元的延遲較小。因此，需要更多的反相器單元以使得反相器延遲的總和變成脈沖信號110的脈沖寬度。然而，當(dāng)供電電壓112較低時，反相器的延遲較大，并且只需要少量反相器單元以具有相同的延遲量(根據(jù)脈沖寬度)。因此，“溫度計”信號(例如，數(shù)字信號116)的差異指示供電電壓112的變化。
[0054]數(shù)字信號116被提供給控制器118?？刂破?18可基于數(shù)字信號116來生成變化檢測信號120。例如，控制器118可監(jiān)視數(shù)字信號116并且在數(shù)字信號116指示供電電壓112的變化時產(chǎn)生變化檢測信號120。在一些配置中，變化檢測信號120可只在已經(jīng)發(fā)生供電電壓112下降時(以及例如發(fā)生重置時)進(jìn)行指示。例如，變化檢測信號120可以在數(shù)字信號116指示供電電壓112下降時指示由控制器118生成的“跌落碼”。如果在特定時段內(nèi)未發(fā)生另一次(例如，附加的)供電電壓112下降、如果供電電壓112下降未持續(xù)達(dá)特定時段和/或如果供電電壓112返回到特定電壓達(dá)特定時段，則控制器118可重置變化檢測信號120。這可指示供電電壓112跌落已經(jīng)結(jié)束。
[0055]在本文所公開的系統(tǒng)和方法的一個示例中，變化檢測信號120 (例如，跌落碼)可被提供給鎖相環(huán)(PLL)。例如，跌落碼可使得壓控振蕩器(VCO)基于供電電壓112下降而降低其循環(huán)頻率。這樣做是為了確保由供電電壓112供電的電路系統(tǒng)在供電電壓112下降時仍然可以正確地運行。例如，供電電壓112可以為處理器供電。當(dāng)供電電壓112下降時，處理器可能無法以特定(較高)頻率正確地運行。因此，變化檢測信號120可用于降低向處理器提供時鐘信號的PLL的頻率。這可允許處理器在發(fā)生供電電壓112下降時以較低的頻率正確地運行。
[0056]在一些配置中，控制器118還可生成校準(zhǔn)碼122以校準(zhǔn)供電不敏感脈沖發(fā)生器108。例如，控制器118可以在內(nèi)部使用4位數(shù)字來執(zhí)行操作。4位數(shù)字可對應(yīng)于范圍在O到15之間的值。控制器118可嘗試通過調(diào)整或校準(zhǔn)供電不敏感脈沖發(fā)生器108來將數(shù)字信號116維持在該范圍內(nèi)。在一個配置中，控制器118可嘗試排除較低數(shù)字側(cè)的值O和I。例如，控制器118可使得校準(zhǔn)碼122循環(huán)直到數(shù)字信號116在2到15的值范圍內(nèi)。每當(dāng)控制器118改變參考電壓電平時，控制器118就可校準(zhǔn)供電不敏感脈沖發(fā)生器108。
[0057]圖2是解說用于檢測電壓變化的方法200的一個配置的流程圖。電路102可基于時鐘信號104來生成(202)脈沖信號110。例如，供電不敏感脈沖發(fā)生器108可以在時鐘信號B 104b的每一個循環(huán)處生成脈沖信號110中的脈沖寬度。
[0058]電路102可基于脈沖信號110和電壓112來生成(204)數(shù)字信號116。例如，時間-數(shù)字轉(zhuǎn)換器(TDC) 114可基于脈沖信號110和供電電壓112來生成數(shù)字信號116(例如，“溫度計”信號或碼)。如上所述，數(shù)字信號116可指示或反映供電電壓112的變化。
[0059]電路102可基于數(shù)字信號116來檢測(206)電壓變化(例如，供電電壓112的變化)。例如，控制器118可以檢測數(shù)字信號116何時表示比先前所指示的更長的延遲(并因此表示更低的供電電壓112)。例如，如果數(shù)字信號116在當(dāng)前循環(huán)中提供了與前一循環(huán)中的較低數(shù)字相比而言更高的數(shù)字，則控制器118可檢測到已經(jīng)發(fā)生供電電壓112下降。在一些配置中，電路102可基于檢測到的電壓變化來提供變化檢測信號120(例如，跌落信號或碼)。
[0060]圖3是解說供電不敏感脈沖發(fā)生器308的一個配置的框圖。圖3所示的供電不敏感脈沖發(fā)生器308可以是圖1所示的供電不敏感脈沖發(fā)生器108的一個示例。如圖3所示，供電不敏感脈沖發(fā)生器308可包括延遲塊324和與(AND)門328。
[0061]供電不敏感脈沖發(fā)生器308可接收時鐘信號304。時鐘信號304可被提供給延遲塊324和與門328。延遲塊324可延遲時鐘信號304以產(chǎn)生被延遲信號326。被延遲信號326可以是時鐘信號304的在時間上延遲的版本。該被延遲信號326可以在被提供給與門328之前被反相。
[0062]與門328可基于時鐘信號304和反相的被延遲信號326來產(chǎn)生脈沖信號310。脈沖信號310可具有對應(yīng)于由延遲塊324提供的延遲量的脈沖寬度。由延遲塊324提供的延遲量可被調(diào)整或校準(zhǔn)。應(yīng)注意，脈沖信號310可以不基于供電而變化(或者可以比其它電路102組件相對更少地變化)。
[0063]圖4是解說供電不敏感脈沖發(fā)生器的一個配置的功能的圖表。具體而言，圖4解說隨時間432的相對于脈沖信號410的時鐘信號404。在一個示例中，脈沖信號410的脈沖寬度可以是2000皮秒(ps)時段中的50ps。時鐘信號404可被提供給供電不敏感脈沖發(fā)生器(例如，供電不敏感脈沖發(fā)生器108、308)，該供電不敏感脈沖發(fā)生器作為響應(yīng)可提供脈沖信號410。
[0064]如圖4所示，脈沖信號410的脈沖寬度可以對應(yīng)于延遲430a_b。例如，延遲430a-b (由例如延遲塊324提供)的量決定脈沖信號410的寬度。脈沖信號410 “寬度”可以指脈沖信號410的每一個階躍升高部分的歷時。
[0065]圖5是解說延遲塊524的一個配置的電路圖。在該配置中，延遲塊524包括p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET) 538a-g (例如，“PMOS晶體管”538a_g)、n溝道MOSFET 540a-g (例如，“NMOS晶體管”540a_g)、電阻器546、反相器542a_f以及復(fù)用器548。
[0066]可以在PMOS晶體管538a_g的源極施加第一電壓534。在一些配置中，第一電壓534可以是被供應(yīng)給處理器(例如，CPU)的相同電壓。PMOS晶體管538a-g的源極可以耦合在一起。可以在NMOS晶體管540a-g的源極施加第二電壓536。在一些配置中，第二電壓536可以是接地或O伏(V)。NMOS晶體管540a_g的源極可以耦合在一起。
[0067]第一 PMOS晶體管538a的漏極可以耦合到電阻器546和第一 NMOS晶體管540a的柵極。第一 NMOS晶體管540a的漏極可以稱合到電阻器546和第二 NMOS晶體管540b的柵極。第一 PMOS晶體管538a的柵極可以耦合到其它PMOS晶體管538b_g的柵極、第二 PMOS晶體管538b的漏極以及第二 NMOS晶體管540b的漏極。
[0068]第三NMOS晶體管540c的柵極可以耦合到第四至第七NMOS晶體管540d_g的柵極、第三NMOS晶體管540c的漏極以及第三PMOS晶體管538c的漏極。反相器A 542a可以耦合到第四PMOS晶體管538d的漏極以及第四NMOS晶體管540d的漏極。反相器B 542b可以耦合到第五PMOS晶體管538e的漏極以及第五NMOS晶體管540e的漏極。反相器C 542c可以耦合到第六PMOS晶體管538f的漏極以及第六NMOS晶體管540f的漏極。反相器D 542d可以耦合到第七PMOS晶體管538g的漏極以及第七NMOS晶體管540g的漏極。
[0069]反相器A 542a的輸入端可接收時鐘信號504。反相器A 542a的輸出端544a可以耦合到復(fù)用器548以及反相器B 542b的輸入端。反相器B 542b的輸出端544b可以耦合到反相器C 542c的輸入端以及反相器E 542e,反相器E 542e進(jìn)而稱合到復(fù)用器548。反相器C 542c的輸出端544c可以耦合到復(fù)用器548以及反相器D 542d的輸入端。反相器D 542d的輸出端544d可以耦合到反相器F542f，反相器F 542f進(jìn)而耦合到復(fù)用器548。
[0070]復(fù)用器548可以接收控制信號550a_b。控制信號550a_b可以是圖1所示的校準(zhǔn)碼122的一個不例。控制信號550a-b可用于選擇(基于反相器輸出544a_d的)復(fù)用器548輸入之一以產(chǎn)生被延遲信號526。圖5所示的被延遲信號526可以是圖3中的被延遲信號326的一個不例。每一個復(fù)用器548輸入都可具有不同的延遲量。由此,控制信號550a_b可用于調(diào)整或校準(zhǔn)脈沖信號(例如，脈沖信號110、310、410)的寬度。
[0071]如圖5所不，四個晶體管538a_b、540a_b和電阻器546可包括向四個反相器542a_d提供供電不敏感電流的供電不敏感偏置。這導(dǎo)致較少供電敏感延遲。這由此可使得供電不敏感脈沖發(fā)生器108、308能夠提供對例如供電電壓變化不敏感的脈沖。
[0072]圖6是解說時間-數(shù)字轉(zhuǎn)換器(TDC)614的一個配置的電路圖。圖6所示的時間-數(shù)字轉(zhuǎn)換器(TDC)614可以是圖1所示的時間-數(shù)字轉(zhuǎn)換器(TDC) 114的一個示例。時間-數(shù)字轉(zhuǎn)換器(TDC)614可用于感測電壓跌落。
[0073]時間-數(shù)字轉(zhuǎn)換器(TDC) 614可包括電壓敏感緩沖器650a_n、D觸發(fā)器656c_n以及反相器652。時間-數(shù)字轉(zhuǎn)換器(TDC) 614可接收脈沖信號610并提供數(shù)字信號616c-n。脈沖信號610可由電壓供電不敏感脈沖發(fā)生器(例如，供電不敏感脈沖發(fā)生器108)生成。
[0074]脈沖信號610可被提供給電壓敏感緩沖器650a_n鏈和反相器652。反相器652產(chǎn)生鎖存信號654，該鎖存信號是脈沖信號610的反相版本。鎖存信號654被提供給D觸發(fā)器656c_n。
[0075]脈沖信號610傳播通過(電壓敏感緩沖器650a_n的)延遲鏈，而鎖存信號654被用來鎖存D觸發(fā)器656c-n。與在被提供高供電電壓時的更快響應(yīng)相比，電壓敏感緩沖器650a-n在被提供較低的供電電壓時(未在圖6中解說)可以更慢地響應(yīng)脈沖信號610。由此，脈沖信號610可以在供電電壓下降、跌落或減小時更慢地傳播通過電壓敏感緩沖器650a-n的延遲鏈。
[0076]基于脈沖信號610的脈沖寬度以及提供給電壓敏感緩沖器650a_n的供電電壓(例如，供電電壓112), D觸發(fā)器656c可以在數(shù)字信號616c-n中生成I序列，之后是O序列。I到O的轉(zhuǎn)變位置出現(xiàn)在電壓敏感緩沖器650a-n鏈延遲的總和變成脈沖信號610的近似寬度的地方。
[0077]圖7是解說時間-數(shù)字轉(zhuǎn)換器(TDC)功能的一個示例的時序圖。更具體而言，圖7解說隨時間732在兩個不同的供電電壓的時間-數(shù)字轉(zhuǎn)換器(TDC)功能的一個示例。該示例解說隨時間732的鎖存信號754、輸入A 710a、輸出A 716a、輸入B 710b和輸出B 716b。輸入710a-b可以表示傳播通過時間-數(shù)字轉(zhuǎn)換器(TDC)中的電壓敏感緩沖器時的脈沖信號，而輸出716a-b可表不從時間-數(shù)字轉(zhuǎn)換器(TDC)中的D觸發(fā)器輸出的數(shù)字信號。
[0078]當(dāng)如在輸入A 710a的標(biāo)繪中電源電壓較高時，電壓敏感緩沖器(或例如反相器單元)的延遲較小。因此，需要更多的電壓敏感緩沖器來使得緩沖器延遲的總和變成輸入A 710a的脈沖寬度。在該示例中，輸出A 716a中從I到O的第一轉(zhuǎn)變758a可以出現(xiàn)在位置或值9處。然而，當(dāng)如在輸入B 710b的標(biāo)繪中所示的那樣電源電壓降低760時，電壓敏感緩沖器的延遲較大，并且只需要少量緩沖器來具有相同的延遲量(脈沖寬度)。在該示例中，輸出B 716b中從I到O的第二轉(zhuǎn)變758b可以出現(xiàn)在位置或值13處。因此，輸出716a-b(例如，數(shù)字信號或“溫度計”碼)的差異指示電源電壓的變化(例如，下降)。可使用輸出716a-b的差異來生成由控制器(例如，控制器118)生成的跌落碼(例如，變化檢測信號120)。在該示例中，跌落碼將會是4且PLL可將該跌落碼用作電源電壓下降的指示并相應(yīng)地調(diào)整其工作頻率。
[0079]在一個示例中，在1.05V處，TDC輸出可以是6(例如，‘11111111111111111111000000，)。在 0.95V 處，該 TDC 輸出可以變?yōu)?10(例如，‘11111111111111110000000000，)。在該示例中，鎖存信號(類似于鎖存信號754)的上升沿可以出現(xiàn)在切換點(例如在位從I變?yōu)镺之處)。
[0080]圖8是解說用于校準(zhǔn)供電不敏感脈沖發(fā)生器108的方法800的一個配置的流程圖。在一個配置中，電路102中的校準(zhǔn)邏輯(例如，控制器118)可基于時間-數(shù)字轉(zhuǎn)換器(TDC) 114輸出來校準(zhǔn)電壓不敏感脈沖寬度的過程和溫度變化效應(yīng)。例如，可調(diào)整供電不敏感脈沖發(fā)生器108脈沖寬度設(shè)置以便將時間-數(shù)字轉(zhuǎn)換器(TDC) 114輸出置于特定范圍內(nèi)。
[0081]在一個配置中，電路102的判定邏輯(例如，控制器118)在內(nèi)部使用對應(yīng)于值0-15的4位數(shù)字。校準(zhǔn)邏輯嘗試通過調(diào)整供電不敏感脈沖發(fā)生器108的配置來將時間-數(shù)字轉(zhuǎn)換器(TDC) 114值維持在該范圍內(nèi)。在一個示例中，為了較低數(shù)字側(cè)的余量，方法800嘗試排除O和I。電路102(例如，控制器118)可使得校準(zhǔn)碼122循環(huán)直到時間-數(shù)字轉(zhuǎn)換器(TDC) 114數(shù)字信號116輸出值在2到15內(nèi)。
[0082]每當(dāng)電路102改變參考電壓電平時，就可開始校準(zhǔn)。參考電壓可以是在內(nèi)部計數(shù)器溢出時的供電電壓。每當(dāng)計數(shù)器溢出時，就可改變參考電壓。當(dāng)參考電壓電平改變時，電路102可重置(802)校準(zhǔn)碼(例如，供電不敏感脈沖發(fā)生器108脈沖寬度設(shè)置)。例如，控制器118可將2位校準(zhǔn)碼122設(shè)為兩個‘I’位(例如，‘11’)。
[0083]電路102可遞增(804)校準(zhǔn)碼122。在一個配置中，校準(zhǔn)碼122可循環(huán)遍歷2位碼‘00，、‘01，、‘10，、‘11，。例如，控制器118在重置后將校準(zhǔn)碼122從‘11’遞增(804)到‘00，。
[0084]電路102可確定(806)數(shù)字信號116是否在范圍內(nèi)。在一個配置中，控制器118在內(nèi)部使用4位邏輯。因此，控制器118可嘗試將數(shù)字信號116值帶到0-15的范圍內(nèi)。例如，控制器118可確定是否1〈數(shù)字信號值〈16。如果數(shù)字信號116值不在該范圍內(nèi)，則電路102可返回以遞增(804)校準(zhǔn)碼122。如果數(shù)字信號116在該范圍內(nèi)，則方法800 (例如，校準(zhǔn)規(guī)程)可結(jié)束(808)。應(yīng)注意，可取決于配置而使用不同的范圍。
[0085]圖9是解說相對于校準(zhǔn)碼922的數(shù)字信號值962對比供電電壓912的一個示例的圖表。數(shù)字信號值962可以是時間-數(shù)字轉(zhuǎn)換器(TDC) 114輸出的值的一個示例。如可以從該圖表中觀察到，特定供電電壓912處的數(shù)字信號值962可基于校準(zhǔn)碼922而變化。在校準(zhǔn)期間，例如電路102 (例如，控制器118)可以循環(huán)遍歷校準(zhǔn)碼922直到數(shù)字信號值962在特定范圍內(nèi)(例如，I〈數(shù)字信號值〈16)。
[0086]在一個示例中，在校準(zhǔn)之前(例如在為‘00’的校準(zhǔn)碼922處)，供電電壓912為
1.05V且給出數(shù)字信號值962為24。在校準(zhǔn)后(例如校準(zhǔn)碼922為‘10’)，在1.05V的供電電壓912處，數(shù)字信號值962可以是10。
[0087]圖10是解說校準(zhǔn)供電不敏感脈沖發(fā)生器108的一個示例的時序圖。具體而言，圖10解說隨時間1032的校準(zhǔn)前的脈沖信號1010a、解碼器網(wǎng)格1064以及校準(zhǔn)后的脈沖信號1lOb0例如，電路102(例如，控制器118)可校準(zhǔn)供電不敏感脈沖發(fā)生器108以使得來自時間-數(shù)字轉(zhuǎn)換器(TDC)的數(shù)字信號116在4位范圍1066內(nèi)。
[0088]在該示例中，校準(zhǔn)前的脈沖信號1lOa可具有對應(yīng)于在4位范圍1066之外的數(shù)字信號116值(針對特定供電電壓112)的脈沖寬度。例如，校準(zhǔn)前的脈沖信號1lOa可具有對應(yīng)于數(shù)字信號116值為22的脈沖寬度。在這種情況下，電路102 (例如，控制器118)可遞增校準(zhǔn)碼122直到脈沖信號1010寬度對應(yīng)于在4位范圍1066內(nèi)的數(shù)字信號116值(在特定供電電壓112處)。在圖10所示的示例中，校準(zhǔn)后的脈沖信號1lOb具有對應(yīng)于數(shù)字信號116值為9的脈沖寬度。
[0089]圖11是解說控制器1118的一個配置的框圖。圖11所示的控制器1118可以是圖1所示的控制器118的一個示例?？刂破?118可包括校準(zhǔn)器1168、解碼器1170和變化檢測器1174?？刂破?118可接收數(shù)字信號1116并且可作為響應(yīng)而生成校準(zhǔn)碼1122和/或變化檢測信號1120。應(yīng)注意，控制器1118和/或控制器1118的各個元件(例如，校準(zhǔn)器1168、解碼器1170和變化檢測器1174)可基于來自時鐘信號(未在圖11中示出)的時鐘循環(huán)來操作。
[0090]在一個配置中，數(shù)字信號1116可以是“溫度計”碼。例如，數(shù)字信號1116可包括多個位。這些位可包括一系列‘I’位，之后是一些列‘0’位或相反。數(shù)字信號1116的值可由位的轉(zhuǎn)變位置(例如，從‘I’位變成‘0’位或相反)表示。另外地或替換地，數(shù)字信號1116的值可基于特定位的數(shù)量(例如，‘I’位的數(shù)量或‘0’位的數(shù)量)來解釋。例如，數(shù)字信號1116的值可以是總位數(shù)減去‘I’位的數(shù)量。例如，如果使用26位來表示數(shù)字信號1116且其中17位是‘I’位，則該數(shù)字信號的值可以是9。繼續(xù)該示例，數(shù)字信號1116的值可以替換地是‘0’位的數(shù)量。例如，如果數(shù)字信號1116中存在9個‘0’位，則數(shù)字信號1116的值可以是9。在一些配置中，控制器1118可以按并行格式接收數(shù)字信號1116。例如，數(shù)字信號1116可以在來自時間-數(shù)字轉(zhuǎn)換器(TDC) 114中的26個D觸發(fā)器的26根導(dǎo)線上提供。
[0091]校準(zhǔn)器1168可基于數(shù)字信號1116來生成校準(zhǔn)碼1122。例如，校準(zhǔn)器1168可以在校準(zhǔn)期間遞增2位校準(zhǔn)碼1122，直到數(shù)字信號1116值在特定范圍(例如，2到15)內(nèi)。
[0092]解碼器1170可將數(shù)字信號1116解碼成經(jīng)解碼信號1172。在一個配置中，控制器1118可使用4位來表示數(shù)字信號1116(例如，供電電壓112)。例如，解碼器1170可將數(shù)字信號1116從26位信號轉(zhuǎn)換成4位經(jīng)解碼信號1172，以供控制器1118的內(nèi)部邏輯使用。經(jīng)解碼信號1172可被提供給變化檢測器1174。
[0093]變化檢測器1174可基于經(jīng)解碼信號1172來生成變化檢測信號1120。例如，變化檢測器1174可基于來自先前時鐘循環(huán)的經(jīng)解碼信號1172與當(dāng)前時鐘循環(huán)處的經(jīng)解碼信號1172之間的差異來生成3位變化檢測信號1120。例如，如果先前的經(jīng)解碼信號1172是‘1000’ (例如具有值8)且當(dāng)前經(jīng)解碼信號1172是‘1100’ (例如具有值12)，則變化檢測信號120(例如，“跌落碼”)可以是位‘100’(具有值4)。如果在特定時段內(nèi)未發(fā)生經(jīng)解碼信號1172的另一下降、如果經(jīng)解碼信號1172的變化未持續(xù)達(dá)特定時段和/或如果經(jīng)解碼信號1172返回到特定值達(dá)特定時段，則變化檢測器可重置變化檢測信號1120。
[0094]在一些配置中，變化檢測器1174可以只指示供電電壓112下降(例如，經(jīng)解碼信號1172的值增大)和重置。例如，在經(jīng)解碼信號1172的增大后，如果經(jīng)解碼信號1172值減小(由此指示供電電壓112增大)，則變化檢測器1174最終可以重置變化檢測信號1120。例如，如果經(jīng)解碼信號1172值減小(例如指示供電電壓112增大)且在特定時段內(nèi)未(再次)增至高于特定閾值(例如對應(yīng)于特定供電電壓112)，則可重置變化檢測信號120。在一些配置中，變化檢測器1174可指示經(jīng)解碼信號1172的值的增大和/或減小(指示供電電壓112的減小和/或增大)。
[0095]圖12是解說檢測電壓變化的一個示例的圖表。具體而言，圖12解說隨時間1232的數(shù)字信號I到O轉(zhuǎn)變位置1276的標(biāo)繪(上面的標(biāo)繪)以及變化檢測信號1220的標(biāo)繪(下面的標(biāo)繪)。數(shù)字信號I到O轉(zhuǎn)變位置1276是按照一系列‘I’位何時轉(zhuǎn)變?yōu)椤?’位(例如，數(shù)字信號116中的‘0’位的數(shù)量減去I)來解說的。
[0096]在該示例中，上面的標(biāo)繪解說隨時間1232出現(xiàn)的經(jīng)解碼信號部分A1272a、經(jīng)解碼信號部分B 1272b以及經(jīng)解碼信號部分C 1272c。經(jīng)解碼信號部分1272a_c各自可具有一個或多個時鐘循環(huán)的歷時。例如，經(jīng)解碼信號部分A1272a可以在若干時鐘循環(huán)上保持相同，直到信號變?yōu)榻?jīng)解碼信號部分B1272b。在一些配置中，經(jīng)解碼信號部分1272a-c可使用四位來表達(dá)。例如，經(jīng)解碼信號部分A 1272a可包括對應(yīng)于轉(zhuǎn)變位置1276中的3的位‘0011’ (例如可對應(yīng)于供電電壓112的I伏(V))。另外，經(jīng)解碼信號部分B 1272b可包括對應(yīng)于轉(zhuǎn)變位置1276中的10的位‘1010’ (例如可對應(yīng)于供電電壓112的0.85V)。此外，經(jīng)解碼信號部分C 1272c可包括對應(yīng)于轉(zhuǎn)變位置1276中的6的位‘0110’ (例如可對應(yīng)于供電電壓112的0.9V)。
[0097]在該示例中，下面的標(biāo)繪解說隨時間1232出現(xiàn)的變化檢測信號部分A1220a、變化檢測信號部分B 1220b以及變化檢測信號部分C 1220c。變化檢測信號部分1220a_c各自可具有一個或多個時鐘循環(huán)的歷時。在一些配置中，變化檢測信號部分1220a-c可包括3位碼。例如，變化檢測信號部分A 1220a可以是位‘000’，而變化檢測信號部分B 1220b可以是位‘111’。在一些配置中，除了‘000’以外的任何位序列可被認(rèn)為是指示供電電壓112下降的“跌落碼”。
[0098]如圖所示，數(shù)字信號I到O轉(zhuǎn)變位置1276可以從3變?yōu)?0，以指示供電電壓112從IV降至0.85V(如通過值從經(jīng)解碼信號部分A 1272a位‘0011’增至經(jīng)解碼信號部分B1272b位‘1010’所指示的)。當(dāng)電壓下降時，可生成(1278)碼(例如，跌落碼)。例如，控制器118可生成(1278)由變化信號部分B 1220b所示的‘111’碼。
[0099]經(jīng)解碼信號部分C 1272c(例如，位‘0110’ )可指示在時段1280期間未發(fā)生電壓下降。一旦該時段1280期滿，就可以在未發(fā)生電壓下降的情況下重置(1282)該碼。例如，控制器118可包括計時器(例如，計數(shù)器)?？刂破?18可以在存在電壓下降(例如，經(jīng)解碼信號1272值增大)時啟動計時器。如果在時段1280結(jié)束之前(例如，在特定時長或特定數(shù)量的時鐘循環(huán)之前)發(fā)生另一電壓下降，則控制器118可重啟計時器。然而，如果在沒有電壓下降的情況下達(dá)到時段1280的長度(如圖12所示)，則控制器118可重置變化檢測信號1220。例如，變化檢測信號部分B 1220b(例如，碼‘111’)可被重置(1282)為變化檢測信號部分A 1220a (例如，碼‘000’)。
[0100]在一些配置中，變化檢測信號1220可指示供電電壓112下降的幅度。如圖12所示，例如從經(jīng)解碼信號部分A 1272a(例如，3)到經(jīng)解碼信號部分B1272b (例如，10)的值變化可由變化檢測信號指示為‘111’(例如，7)。如果值變化(例如，供電電壓122下降)的其它幅度在可由用于例如變化檢測信號1220的位數(shù)表示的范圍內(nèi)，則可由變化檢測信號1220來指示這些值變化幅度。
[0101]如圖12所示，在一些配置中，變化檢測信號1220可以不指示供電電壓112的增大(例如，經(jīng)解碼信號1272值增大)。這可允許只基于供電電壓112下降而不基于供電電壓112瞬態(tài)的控制(例如對PLL的控制)。
[0102]圖13是解說鎖相環(huán)(PLL) 1311和供電跌落傳感器1302的一個配置的框圖。圖13所示的供電跌落傳感器1302可以是圖1所示的電路102的一個示例。具體而言，圖13解說如何可將供電跌落傳感器1302應(yīng)用于鎖相環(huán)(PLL)1311。鎖相環(huán)(PLL) 1311耦合到供電跌落傳感器1302和處理器1309。在一些配置中，供電跌落傳感器1302可被包括在鎖相環(huán)(PLL) 1311中。在其它配置中，供電跌落傳感器1302可以與鎖相環(huán)(PLL) 1311分開。
[0103]在該配置中，鎖相環(huán)(PLL) 1311包括相頻檢測器、電荷泵和環(huán)路濾波器1386、分頻器1396、主壓控振蕩器(VCO) 1388、從壓控振蕩器1398、注入緩沖器1303、反相器1394g以及或(OR)門1305。鎖相環(huán)(PLL) 1311可接收參考信號1384。參考信號1384可以從振蕩源(諸如晶體)導(dǎo)出。相頻檢測器、電荷泵和環(huán)路濾波器1386可基于參考信號和來自分頻器1396的經(jīng)分頻反饋信號來生成被提供給主壓控振蕩器(VCO) 1388的輸出信號。
[0104]主壓控振蕩器(VCO) 1388可包括電流源1392和反相器1394a_c。主壓控振蕩器(VCO) 1388可以耦合到注入緩沖器1303、分頻器1396以及相頻檢測器、電荷泵和環(huán)路濾波器1386。主壓控振蕩器(VCO) 1388可基于電壓1390a以及來自相頻檢測器、電荷泵和環(huán)路濾波器1386的輸出信號來生成被提供給供電跌落傳感器1302的主時鐘信號1304。主時鐘信號1304還被提供給分頻器1396和注入緩沖器1303。主壓控振蕩器(VCO) 1388還可生成被提供給從壓控振蕩器(VCO) 1398的輸出信號。
[0105]從壓控振蕩器(VCO) 1398可包括可變電流源1301和反相器1394d_f。從壓控振蕩器(VCO) 1398可以耦合到處理器1309。從壓控振蕩器(VCO) 1398可任選地經(jīng)由開關(guān)耦合到注入緩沖器1303。從壓控振蕩器(VCO) 1398可基于電壓1390b以及來自主壓控振蕩器(VCO) 1388的輸出信號來生成被提供給處理器1309的從時鐘信號1307。從時鐘信號1307可控制處理器1309的工作頻率。
[0106]如圖所示，供電跌落傳感器1302和處理器1309兩者都耦合到供電電壓1312。應(yīng)注意，供電電壓1312可以不同于用于為壓控振蕩器(VCO) 1388、1398供電的電壓1390a_b(例如，可以來自不同的電壓源)。供電跌落傳感器1302(例如，電路102)可以在供電電壓1312下降時生成跌落碼1320(例如，變化檢測信號120)。
[0107]如上所述，當(dāng)供電電壓1312下降時，處理器1309可能不能夠勝任地在特定(較高)頻率下執(zhí)行操作。例如，如果供電電壓1312下降特定量，則處理器1309可提供錯誤輸出或者可能無法以特定(較高)頻率工作。由供電跌落傳感器1302提供的跌落碼1320可包括被提供給與門1305和可變電流源1301的三位。在供電電壓1312尚未下降(例如，跌落碼為‘000’)的情況下，與門1305和反相器1394g可控制開關(guān)以閉合注入緩沖器1303處的開關(guān)。注入緩沖器1303向從壓控振蕩器1398提供注入信號以使得從時鐘信號1307等同于主時鐘信號1304。然而，如果跌落碼1320指示供電電壓1312已下降(例如，跌落碼1320包含一個或多個‘I’位)，則該開關(guān)可斷開。這切斷了注入信號。在這種情況下，跌落碼1320還控制可變電流源1301以降低從時鐘信號1307的頻率。由此，處理器1309可以按較慢的頻率操作。以此方式，甚至在供電電壓1312下降(例如由于增加的負(fù)荷)時，處理器1309也可以正確地工作。
[0108]本文所公開的系統(tǒng)和方法可允許只在供電電壓1312下降的情況下而不在過沖的情況下降低處理器時鐘(例如，從時鐘信號1307)頻率。這可以是有利的，因為鎖相環(huán)(PLL) 1311可用于為全都針對特定最大頻率調(diào)速的多個數(shù)字塊計時。這些數(shù)字塊中的某一些可以在與處理器1309不同的供電上。因此，當(dāng)鎖相環(huán)(PLL) 1311響應(yīng)于供電電壓下降而降低從時鐘信號1307頻率時，這些數(shù)字塊可以不受影響。否則(例如在鎖相環(huán)(PLL) 1311響應(yīng)供電電壓1312上的過沖并將時鐘頻率增至最大頻率以上的情況下)，這些其它數(shù)字塊可能失效。本文所公開的系統(tǒng)和方法的另一有益特征是注入鎖定主-從壓控振蕩器(VCO) 1388、1398與供電跌落傳感器的組合可確保在跌落事件已經(jīng)過去后從時鐘信號1307在沒有過沖的情況下重新鎖定到主時鐘信號1304。在其它現(xiàn)有技術(shù)方案中，一旦供電瞬態(tài)已經(jīng)過去，PLL就可嘗試重新鎖定，并且可能存在基于PLL環(huán)路動態(tài)的PLL頻率過沖。
[0109]圖14是解說用于檢測電壓變化的方法1400的一個更具體的配置的流程圖。供電跌落傳感器1302可基于主時鐘信號1304來生成(1402)脈沖信號。例如,供電跌落傳感器1302中的供電不敏感脈沖發(fā)生器可以在主時鐘信號1304(或者例如主時鐘信號1304的分頻版本)的每一循環(huán)處生成脈沖信號中的脈沖寬度。
[0110]供電跌落傳感器1302可基于脈沖信號和電壓1312來生成(1404)數(shù)字信號。例如，供電跌落傳感器1302中的時間-數(shù)字轉(zhuǎn)換器(TDC)可基于脈沖信號和供電電壓1312來生成(1404)數(shù)字信號(例如，“溫度計信號”)。如上所述，該數(shù)字信號可指示或反映供電電壓1312的變化。
[0111]供電跌落傳感器1302可基于該數(shù)字信號來檢測(1406)電壓下降(例如，供電電壓1312的下降)。例如，供電跌落傳感器1302可以檢測數(shù)字信號何時表示比先前所指示的更長的延遲(并因此表示更低的供電電壓1312)。
[0112]供電跌落傳感器1302可生成(1408)跌落碼1320。例如，供電跌落傳感器1302可以在檢測(1406)到電壓下降時生成3位跌落碼1320。
[0113]供電跌落傳感器1302可基于跌落碼1320來調(diào)整(1410)時鐘頻率(例如，從時鐘1307頻率)。例如，跌落碼1320可使得注入緩沖器1303斷開主壓控振蕩器1388與從壓控振蕩器1398之間的開關(guān)。跌落碼1320還可控制可變電流源1301以降低從時鐘1307(例如，處理器時鐘)的頻率。所得的從時鐘1307頻率可基于跌落碼1320的幅度。例如，較小的供電電壓1312跌落可導(dǎo)致較小的跌落碼1320幅度，這可以比較大的供電電壓1312跌落更少地降低從時鐘1307的頻率。
[0114]圖15解說了可在電子設(shè)備1502中使用的各種組件。所解說的各組件可位于相同的物理結(jié)構(gòu)中或者位于分別的外殼或結(jié)構(gòu)中。電子設(shè)備1502的示例可包括蜂窩電話、智能電話、計算機(jī)、電視機(jī)等。電子設(shè)備1502可以與電路102類似地和/或與上述供電跌落傳感器1302類似地配置(可任選地結(jié)合鎖相環(huán)1311和/或處理器1309)。電子設(shè)備1502包括處理器1531。處理器1531可以是通用單芯片或多芯片微處理器(例如，ARM)、專用微處理器(例如，數(shù)字信號處理器(DSP))、微控制器、可編程門陣列等。處理器1531可被稱為中央處理單元(CPU)。盡管在圖15的電子設(shè)備1502中僅示出了單個處理器1531，但在替換配置中，可以使用處理器的組合(例如，ARM和DSP)。
[0115]電子設(shè)備1502還包括與處理器1531進(jìn)行電子通信的存儲器1513。S卩，處理器1531可從存儲器1513讀取信息和/或向存儲器1513寫入信息。存儲器1513可以是能夠存儲電子信息的任何電子組件。存儲器1513可以是隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、磁盤存儲介質(zhì)、光學(xué)存儲介質(zhì)、RAM中的閃存設(shè)備、隨處理器包括的板載存儲器、可編程只讀存儲器(PROM)、可擦除可編程只讀存儲器(EPROM)、電可擦除PROM(EEPROM)、寄存器等等，包括其組合。
[0116]數(shù)據(jù)1517a和指令1515a可被存儲在存儲器1513中。指令1515a可包括一個或多個程序、例程、子例程、函數(shù)、規(guī)程等。指令1515a可包括單個計算機(jī)可讀語句或許多計算機(jī)可讀語句。指令1515a可由處理器1531執(zhí)行以實現(xiàn)上述方法200、800、1400中的一種或多種。執(zhí)行指令1515a可涉及使用存儲在存儲器1513中的數(shù)據(jù)1517a。圖15示出了被加載到處理器1531中的一些指令1515b和數(shù)據(jù)1517b (其可以來自指令1515a和數(shù)據(jù)1517a)。
[0117]電子設(shè)備1502還可包括用于與其他電子設(shè)備通信的一個或多個通信接口 1519。通信接口 1519可基于有線通信技術(shù)、無線通信技術(shù)或者這兩者。不同類型的通信接口 1519的示例包括，串行端口、并行端口、通用串行總線(USB)、以太網(wǎng)適配器、IEEE 1394總線接口、小型計算機(jī)系統(tǒng)接口(SCSI)總線接口、紅外(IR)通信端口、藍(lán)牙無線通信適配器、IEEE802.11無線通信適配器等等。
[0118]電子設(shè)備1502還可包括一個或多個輸入設(shè)備1521以及一個或多個輸出設(shè)備1523。不同種類的輸入設(shè)備1521的示例包括鍵盤、鼠標(biāo)、話筒、遙控設(shè)備、按鈕、操縱桿、跟蹤球、觸摸墊、光筆等。不同類型的輸出設(shè)備1523的示例包括揚聲器、打印機(jī)等。通?？杀话ㄔ陔娮釉O(shè)備1502中的一種特定類型的輸出設(shè)備是顯不設(shè)備1525。與本文所公開的各配置聯(lián)用的顯示設(shè)備1525可利用任何合適的圖像投影技術(shù)，諸如陰極射線管(CRT)、液晶顯示器(IXD)、發(fā)光二極管(LED)、氣體等離子體、電致發(fā)光或類似技術(shù)等等。還可提供顯示器控制器1527，其用于將存儲在存儲器1513中的數(shù)據(jù)轉(zhuǎn)變成顯示設(shè)備1525上示出的文本、圖形、和/或移動的圖像(在適當(dāng)場合)。
[0119]電子設(shè)備1502的各個組件可通過一條或多條總線耦合在一起，總線可包括電源總線、控制信號總線、狀態(tài)信號總線、數(shù)據(jù)總線等。為簡單化起見，圖15中將各種總線解說為總線系統(tǒng)1529。應(yīng)該注意，圖15僅解說了電子設(shè)備1502的一種可能的配置?？梢允褂酶鞣N其他架構(gòu)和組件。
[0120]術(shù)語“確定”廣泛涵蓋各種各樣的動作，并且因此“確定”可包括演算、計算、處理、推導(dǎo)、調(diào)研、查找(例如，在表、數(shù)據(jù)庫或其他數(shù)據(jù)結(jié)構(gòu)中查找)、探明、和類似動作。另外，“確定”還可包括接收(例如，接收信息)、訪問(例如，訪問存儲器中的數(shù)據(jù))、和類似動作。另外，“確定”可包括解析、選擇、選取、建立、和類似動作等等。
[0121 ] 除非明確另行指出，否則短語“基于”并非意味著“僅基于”。換言之，短語“基于”描述“僅基于”和“至少基于”兩者。
[0122]術(shù)語“處理器”應(yīng)被寬泛地解讀為涵蓋通用處理器、中央處理單元(CPU)、微處理器、數(shù)字信號處理器(DSP)、控制器、微控制器、狀態(tài)機(jī)，等等。在某些情況下，“處理器”可以是指專用集成電路(ASIC)、可編程邏輯器件(PLD)、現(xiàn)場可編程門陣列(FPGA)，等等。術(shù)語“處理器”可以是指處理設(shè)備的組合，例如DSP與微處理器的組合、多個微處理器、與DSP核心協(xié)作的一個或更多個微處理器、或任何其他這類配置。
[0123]術(shù)語“存儲器”應(yīng)被寬泛地解讀為涵蓋能夠存儲電子信息的任何電子組件。術(shù)語存儲器可以是指各種類型的處理器可讀介質(zhì)，諸如隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、非易失性隨機(jī)存取存儲器(NVRAM)、可編程只讀存儲器(PROM)、可擦式可編程只讀存儲器(EPROM)、電可擦式PROM (EEPROM)、閃存、磁或光學(xué)數(shù)據(jù)存儲、寄存器等等。如果處理器能從存儲器讀信息和/或向存儲器寫信息，則認(rèn)為該存儲器與該處理器正處于電子通信中。整合到處理器的存儲器與該處理器處于電子通信中。
[0124]術(shù)語“指令”和“代碼”應(yīng)被寬泛地解讀為包括任何類型的(諸)計算機(jī)可讀語句。例如，術(shù)語“指令”和“代碼”可以是指一個或多個程序、例程、子例程、函數(shù)、規(guī)程等?！爸噶睢焙汀按a”可包括單條計算機(jī)可讀語句或許多條計算機(jī)可讀語句。
[0125]本文中所描述的功能可以在正由硬件執(zhí)行的軟件或固件中實現(xiàn)。各功能可以作為一條或多條指令存儲在計算機(jī)可讀介質(zhì)上。術(shù)語“計算機(jī)可讀介質(zhì)”或“計算機(jī)程序產(chǎn)品”是指能被計算機(jī)或處理器訪問的任何非瞬態(tài)有形存儲介質(zhì)。作為示例而非限定，計算機(jī)可讀介質(zhì)可包括RAM、ROM、EEPROM、CD-ROM或其他光盤儲存、磁盤儲存或其他磁儲存設(shè)備、或任何其他能夠用于攜帶或存儲指令或數(shù)據(jù)結(jié)構(gòu)形式的期望程序代碼且能由計算機(jī)訪問的介質(zhì)。如本文中所使用的盤(disk)和碟(disc)包括壓縮碟(CD)、激光碟、光碟、數(shù)字多用碟(DVD)、軟盤和藍(lán)光⑧碟，其中盤常常磁性地再現(xiàn)數(shù)據(jù)，而碟用激光來光學(xué)地再現(xiàn)數(shù)據(jù)。
[0126]本文所公開的方法包括用于達(dá)成所描述的方法的一個或多個步驟或動作。這些方法步驟和/或動作可以相互互換而不會脫離權(quán)利要求的范圍。換言之，除非所描述的方法的正確操作要求步驟或動作的特定次序，否則便可改動具體步驟和/或動作的次序和/或使用而不會脫離權(quán)利要求的范圍。
[0127]此外，應(yīng)領(lǐng)會用于執(zhí)行本文中所描述的諸如圖2、圖8和圖14所解說那樣的方法和技術(shù)的模塊和/或其他恰適裝置可以由設(shè)備下載和/或以其他方式獲得。例如，可以將設(shè)備耦合至服務(wù)器以便于轉(zhuǎn)送用于執(zhí)行本文中所描述的方法的裝置。替換地，本文中所描述的各種方法可經(jīng)由存儲裝置(例如，隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、諸如壓縮碟(CD)或軟盤等物理存儲介質(zhì))來提供，以使得一旦將該存儲裝置耦合至或提供給設(shè)備，該設(shè)備就可獲得各種方法。
[0128]應(yīng)該理解的是，權(quán)利要求并不被限定于以上所解說的精確配置和組件。可在本文中所描述的系統(tǒng)、方法、和裝置的布局、操作及細(xì)節(jié)上作出各種改動、變化和變型而不會脫離權(quán)利要求的范圍。
【權(quán)利要求】
1.一種用于檢測電壓變化的電路，包括: 生成脈沖信號的供電不敏感脈沖發(fā)生器； 耦合到所述供電不敏感脈沖發(fā)生器的時間-數(shù)字轉(zhuǎn)換器，其中所述時間-數(shù)字轉(zhuǎn)換器基于所述脈沖信號和電壓來生成數(shù)字信號；以及 耦合到所述時間-數(shù)字轉(zhuǎn)換器的控制器，所述控制器基于所述數(shù)字信號來檢測電壓變化。
2.如權(quán)利要求1所述的電路，其特征在于，所述控制器只在所述電壓變化是電壓下降時生成跌落碼。
3.如權(quán)利要求2所述的電路，其特征在于，如果在一時段內(nèi)未發(fā)生附加電壓下降，則所述控制器重置所述跌落碼。
4.如權(quán)利要求1所述的電路，其特征在于，所述控制器耦合到生成用于處理器的時鐘信號的鎖相環(huán)，并且其中所述控制器基于所述電壓變化來調(diào)整所述時鐘信號的頻率。
5.如權(quán)利要求4所述的電路，其特征在于，所述控制器通過切斷來自從壓控振蕩器的注入信號并調(diào)整可變電流源來調(diào)整所述時鐘信號的頻率。
6.如權(quán)利要求1所述的電路，其特征在于，所述控制器生成用于調(diào)整來自所述供電不敏感脈沖發(fā)生器的所述脈沖信號的校準(zhǔn)碼。
7.如權(quán)利要求6所述的電路，其特征在于，所述控制器通過遞增所述校準(zhǔn)碼直到所述數(shù)字信號在一范圍內(nèi)來生成所述校準(zhǔn)碼。
8.如權(quán)利要求1所述的電路，其特征在于，所述供電不敏感脈沖發(fā)生器基于分頻時鐘信號來生成所述脈沖信號。
9.如權(quán)利要求1所述的電路，其特征在于，所述數(shù)字信號包括溫度計碼。
10.如權(quán)利要求9所述的電路，其特征在于，所述控制器包括將所述溫度計碼解碼成4位數(shù)字的解碼器。
11.一種用于通過電路檢測電壓變化的方法，包括 由供電不敏感脈沖發(fā)生器來生成脈沖信號； 由時間-數(shù)字轉(zhuǎn)換器基于所述脈沖信號和電壓來生成數(shù)字信號；以及 基于所述數(shù)字信號來檢測電壓變化。
12.如權(quán)利要求11所述的方法，其特征在于，還包括只在所述電壓變化是電壓下降時生成跌落碼。
13.如權(quán)利要求12所述的方法，其特征在于，還包括如果在一時段內(nèi)未發(fā)生附加電壓下降，則重置所述跌落碼。
14.如權(quán)利要求11所述的方法，其特征在于，還包括基于所述電壓變化來調(diào)整用于處理器的時鐘信號的頻率。
15.如權(quán)利要求14所述的方法，其特征在于，調(diào)整所述時鐘信號的頻率包括切斷來自從壓控振蕩器的注入信號并調(diào)整可變電流源。
16.如權(quán)利要求11所述的方法，其特征在于，還包括生成用于調(diào)整來自所述供電不敏感脈沖發(fā)生器的所述脈沖信號的校準(zhǔn)碼。
17.如權(quán)利要求16所述的方法，其特征在于，生成所述校準(zhǔn)碼包括遞增所述校準(zhǔn)碼直到所述數(shù)字信號在一范圍內(nèi)。
18.如權(quán)利要求11所述的方法，其特征在于，所述脈沖信號是基于分頻時鐘信號來生成的。
19.如權(quán)利要求11所述的方法，其特征在于，所述數(shù)字信號包括溫度計碼。
20.如權(quán)利要求19所述的方法，其特征在于，還包括將所述溫度計碼解碼成4位數(shù)字。
21.一種用于檢測電壓變化的計算機(jī)程序產(chǎn)品，包括其上具有指令的非瞬態(tài)有形計算機(jī)可讀介質(zhì)，所述指令包括: 用于使得電路由供電不敏感脈沖發(fā)生器來生成脈沖信號的代碼； 用于使得所述電路由時間-數(shù)字轉(zhuǎn)換器基于所述脈沖信號和電壓來生成數(shù)字信號的代碼；以及 用于使得所述電路基于所述數(shù)字信號來檢測電壓變化的代碼。
22.如權(quán)利要求21所述的計算機(jī)程序產(chǎn)品，其特征在于，所述指令還包括用于使得所述電路只在所述電壓變化是電壓下降時生成跌落碼的代碼。
23.如權(quán)利要求22所述的計算機(jī)程序產(chǎn)品，其特征在于，所述指令還包括用于使得所述電路如果在一時段內(nèi)未發(fā)生附加電壓下降，則重置所述跌落碼的代碼。
24.如權(quán)利要求21所述的計算機(jī)程序產(chǎn)品，其特征在于，所述指令還包括用于使得所述電路基于所述電壓變化來調(diào)整用于處理器的時鐘信號的頻率的代碼。
25.如權(quán)利要求21所述的計算機(jī)程序產(chǎn)品，其特征在于，所述指令還包括用于使得所述電路生成用于調(diào)整來自所述供電不敏感脈沖發(fā)生器的所述脈沖信號的校準(zhǔn)碼的代碼。
26.一種用于檢測電壓變化的設(shè)備，包括: 用于生成對供電電壓的變化不敏感的脈沖信號的裝置； 用于基于所述脈沖信號和電壓來生成數(shù)字信號的裝置；以及 用于基于所述數(shù)字信號來檢測電壓變化的裝置。
27.如權(quán)利要求26所述的設(shè)備，其特征在于，還包括用于只在所述電壓變化是電壓下降時生成跌落碼的裝置。
28.如權(quán)利要求27所述的設(shè)備，其特征在于，還包括用于如果在一時段內(nèi)未發(fā)生附加電壓下降，則重置所述跌落碼的裝置。
29.如權(quán)利要求26所述的設(shè)備，其特征在于，還包括用于基于所述電壓變化來調(diào)整用于處理器的時鐘信號的頻率的裝置。
30.如權(quán)利要求26所述的設(shè)備，其特征在于，還包括用于生成用于調(diào)整所述脈沖信號的校準(zhǔn)碼的裝置。
【文檔編號】G04F10/00GK104136928SQ201380010028
【公開日】2014年11月5日 申請日期:2013年2月21日 優(yōu)先權(quán)日:2012年2月21日
【發(fā)明者】S-W·樸, A·拉古納丹, M·佩德拉利-諾伊 申請人:高通股份有限公司