專利名稱：基準電路的制作方法
技術領域：
本發(fā)明涉及電壓和電流基準電路。本發(fā)明可應用于，但不限于，提供獨立于溫度的、曲率補償子帶隙電壓和電流基準的基準電路和布置。
背景技術：
在多種電子電路中需要電壓基準電路，以提供可靠的電壓值。特別地，這種電路通常被設計為確保使得可靠的電壓值基本獨立于電子電路中的任何溫度變化或?qū)﹄娮与娐分性臏囟茸兓饔?。值得注意的是，電壓基準的溫度穩(wěn)定性因此成為關鍵因素。在某些電子電路中這是特別關鍵的，例如對于未來通信產(chǎn)品和技術，例如芯片上系統(tǒng)技術，其中要求所有數(shù)據(jù)獲取函數(shù)的精確度。
在本發(fā)明的領域中，已知帶隙電壓基準用于產(chǎn)生非常接近于半導體帶隙電壓的輸出電壓。對于硅，該值約為1.2V。因此，可以理解對于硅的子帶隙電壓低于1.2V。
一般地，存在兩個公知的基本要件(component)用于產(chǎn)生帶隙電壓基準輸出。這種電子電路的第一要件通常是具有負溫度系數(shù)的直接偏置二極管，例如雙極型結(jié)型晶體管(BJT)裝置的基極-發(fā)射極電壓。這種電子電路的第二要件是直接偏置二極管的電壓差，用于提供與絕對溫度電壓成比例的輸出。這樣，通過以合適的比例布置這些元件的輸出，這些輸出的總和能夠提供幾乎與溫度無關的電壓差。值得注意的，在當前的電子電路中，這種情況下的帶隙電壓基準的輸出電壓約為1.2V。
不幸的是，雙極型晶體管的基極-發(fā)射極電壓不隨晶體管溫度線性地改變。因此，以上述方式僅將兩個元件相加的簡單的帶隙電路具有輸出拋物線曲率響應和二階溫度相關性是公知的。因此，為了增加電壓基準的溫度穩(wěn)定性，通常應用二階補償電路。
在正向偏置(forward-biased)的雙極型晶體管的基極-發(fā)射極電壓的溫度相關性中可以看到電壓基準的溫度相關性，如方程式(1)所示Vbe=Vg0-(Vg0-VbeR)TTR-(n-x)·k·Tq·ln(TTR)---(1)]]>其中Vg0是硅的帶隙電壓，外推至開氏“0”度，VbeR是溫度Tr下的基極-發(fā)射極電壓，T是工作溫度，TR是基準溫度，n是取決于過程但不取決于溫度的參數(shù)，x如果偏置電流為PTAT且在該電流與溫度無關時變?yōu)椤?”，則x等于1，即，如果流經(jīng)二極管的電流與溫度無關，則Vbe根據(jù)其自身的溫度參數(shù)而改變。在流經(jīng)二極管的電流取決于溫度的情況下，則Vbe根據(jù)其自身以及電流溫度參數(shù)而改變。這樣，如果偏置電流與溫度成線性比例，則x＝1，如果偏置電流與溫度無關，則x＝0。
k玻爾茲曼(Boltzmann)常數(shù)，q電子電荷。
可以看到，(1)中的第一項是常量，第二項是溫度的線性函數(shù)，最后一項是非線性函數(shù)。在一階帶隙基準電路中，通常僅(1)中的線性(第二)項得以補償。(1)中的非線性項不被補償，從而產(chǎn)生輸出拋物線曲率。
圖1示出常規(guī)的一階帶隙基準電路的示意圖100，其中假定輸出電壓Vref 125具有準確的一階溫度補償。該電路由基于Q1 120、Q2 122、m4 124、r1 126和電流鏡110、112的具有正和負溫度相關性的電流發(fā)生器組成。該電路進一步包括基于電阻器r2和作為二極管的Q3的輸出級130。Q1 120產(chǎn)生具有負溫度相關性的電流。Q1 120和Q2 122間的Vbe的差施加于電阻器r1 126。結(jié)果Q2的發(fā)射極電流與delta Vbe成比例，除以r1 126，并具有正溫度相關性。
電流鏡m1 110、m2 112和晶體管Q1 120、Q2 122以及m4 124產(chǎn)生負反饋，以補償Q1 120的集電極電流和m1 110的漏極電流。電流鏡m2 112和m3 114產(chǎn)生與Q2 122的集電極電流成比例的m3漏極電流。晶體管m4 124和電流鏡m5 116、m6 118形成與Q1 120和Q2 122的基極電流成比例的m6漏極電流。m3 114和m6 118的漏極電流流經(jīng)輸出級，從而在具有負的溫度相關性的二極管Q3和具有正的溫度相關性的電阻器r2上產(chǎn)生電壓降。在其溫度系數(shù)彼此相等的情況下，則對輸出電壓(125)進行溫度補償。
準確的一階溫度補償由下式表示VrefBG=Vg0-(n-x)·k·Tq·ln(TTR)---(2)]]>其中VrefBG是帶隙基準的輸出電壓。
因此，常規(guī)帶隙基準輸出電壓125約為Vgo，Vgo約為1.2V，具有式(2)中的非線性項引起的幾毫伏(mV)的拋物線曲率。
但是，高性能電子設備特別是便攜式通信設備的趨勢是，需要使用1.5V或更低的電源電壓。這樣，在本發(fā)明的內(nèi)容中，對于使用電池供電的便攜式設備，例如音頻播放器或照相機，1.5V是用于電池電壓源(例如“A”型)的初始電壓。如果電池是不能充電的，則該電壓降至1V以下。
美國專利6157245描述了一種一起使用具有不同溫度相關性的三電流的產(chǎn)生并使用準確曲率補償方法的電路。美國專利6157245指出了該電路的顯著缺陷，即它提出了五個“精確(critically)匹配”kohm電阻器-22.35，244.0，319.08，937.1和99.9。大電阻比率(達1∶42)和大范圍的比率(從1∶4.5直到1∶42)是會有問題的，且預期會發(fā)生電阻器的過度誤匹配。
此外，試圖準確并精確匹配五個電阻器的修整(trimming)處理對于要實際使用的電路而言變得過于昂貴。因此，這種電路對批量生產(chǎn)的裝置是非常不實用的。
P.Malcovati等人的題為“Curvature-Compensated BiCMOSBandgap with 1-V Supply Voltage(具有1V電源電壓的曲率補償?shù)腂iCMOS帶隙)”的論文，載于IEEE Solid-State Circuits(固態(tài)電路)期刊第36卷第7期，2001年7月出版，第1076-1081頁，也提出了一種復雜的電路，該電路包括運算放大器、五個精確匹配的電阻器以及三個精確匹配的雙極型晶體管組。
這樣，在本發(fā)明的領域中，需要這樣的子帶隙電壓基準，其能夠產(chǎn)生1.2V的若干分之幾帶隙，特別是與目前的子帶隙電壓基準相比具有溫度穩(wěn)定性。

發(fā)明內(nèi)容
因此，本發(fā)明的優(yōu)選實施例意圖以單獨的或任意組合的方式更好地減輕、緩和或消除一個或多個上述缺陷。
根據(jù)本發(fā)明，提供了一種如所附權利要求書所述的基準電路。


圖1示出了常規(guī)的一階帶隙電壓基準電路的公知的示意圖。
下面將參照附圖詳細描述本發(fā)明的典型實施例，其中圖2示出采用根據(jù)本發(fā)明實施例的發(fā)明概念的一階子帶隙電壓基準電路的示意圖；圖3示出采用根據(jù)本發(fā)明的增強實施例的發(fā)明概念的二階(準確曲率補償?shù)?子帶隙電壓基準電路的示意圖；圖4示出一階子帶隙電壓基準對準確曲率補償?shù)淖訋峨妷夯鶞实牡湫颓€圖；圖5示出使用本發(fā)明的電路的基準電壓分布圖；圖6示出對于利用本發(fā)明的電路測量的兩個不同樣本的基準電壓對溫度的圖；以及圖7示出對于利用本發(fā)明的電路測量的兩個不同樣本的修整的基準電壓對溫度的圖。
具體實施例方式
參照改進子帶隙電壓基準電路的設計和操作描述本發(fā)明的優(yōu)選實施例。但是，這里描述的發(fā)明點同樣適用于子帶隙電流基準電路，這也在本發(fā)明的考慮范圍內(nèi)。
特別地，在圖1的現(xiàn)有技術的電路中，輸出電壓受二極管Q3上的電壓降的限制，該輸出電壓不能減小到由二極管尺寸和流經(jīng)的電流確定的值(通常為0.6V-0.8V)。但是，本發(fā)明的優(yōu)選實施例提出了一種電路，該電路提供與電阻器r2和電流值I1、I2成比例的輸出電壓。以這種方式，通過對r2、I1和I2選擇合適的值，可調(diào)整輸出電壓低于0.6V。
本發(fā)明的優(yōu)選實施例由雙極型和CMOS晶體管電路組成，以獲得子帶隙基準的直接(straightforward)曲率補償。特別地，這些子電路以這樣的方式組合，即基準的輸出電壓變成基本線性并與工作溫度無關?？梢栽O想這里描述的發(fā)明概念可同樣應用于純雙極型電路配置，因為其基本上基于雙極型二極管的指數(shù)溫度相關性Vbe。
本發(fā)明的優(yōu)選實施例提出了產(chǎn)生三電流的各個子電路。第一電流與絕對溫度成比例。第二電流與雙極型晶體管的基極-發(fā)射極電壓成比例。第三電流與基極-發(fā)射極電壓中的非線性項成比例并取決于溫度。特別地，以這樣的比率提供這些電流，即其總和在一階方式和二階方式兩者中皆與溫度無關。三電流的總和用于通過輸出電阻器提供與溫度無關的輸出電壓。
圖2示出所提出的子帶隙電壓基準電路200的簡化布局圖。圖2所示的電路包括PTAT電流發(fā)生器和Vbe/R電流發(fā)生器220、222，電流鏡210-218以及具有接地的電阻器r2 230的輸出級。PTAT電流發(fā)生器包括NPN晶體管Q1 220和Q2 222，電阻器r1 226，NMOS晶體管m4 224和有源電流鏡電路CM1 210、212和214。
電阻器r3 228產(chǎn)生與Q1 220的Vbe除以電阻器r3 228的值成比例的電流。結(jié)果m4 224的漏極電流I2為Q1 220、Q2 222和電阻器r3 228的基極的總和。因此電流I1和I2具有正和負的溫度相關性。流經(jīng)電阻器r2 230的電流I1和I2均產(chǎn)生在帶隙范圍內(nèi)成比例的輸出電壓225。
電流鏡電路CM1迫使晶體管Q1和Q2的集電極電流相等(通常，Q1和Q2的集電極電流的關系為M∶K)。PTAT電流的表達式是從基極-發(fā)射極電壓對集電極電流的相關性得出的。
特別地，圖2的電流布局圖比圖1的公知電路相比提供了一些新的和增強的特征(i)通過改變電阻器r2的值而不影響電路的溫度穩(wěn)定性，基準電壓可自由調(diào)整至從零(地電位)直到Vcc(電源電壓電位)的任意方便的值。
(ii)可容易地獲得簡單的溫度補償電流基準。如果移除電阻器r2，則可以在該電路的輸出端獲得源電流。有利的是，利用NPN或NMOS電流鏡可產(chǎn)生灌電流(sink current)。
(iii)圖2的子帶隙電壓基準可通過準確的曲率補償網(wǎng)絡容易地“升級”，如下所述。這樣可基本改善電路的溫度穩(wěn)定性。
下面提出應用于本發(fā)明優(yōu)選實施例的準確的曲率補償?shù)拿枋觥?br> 常規(guī)的一階帶隙基準的輸出電壓可表示如下Ic=Ics·([expVbem·Vt]-1)≈Ics·expVbem·Vt;(Vbe>>Vt)---(3)]]>其中Ics是集電極飽和電流，“m”是非理想因子，Vt是熱電壓，Vt＝kT/q，并可表示為(假定Icqi＝IcQ2＝I1)I1=1r1·k·Tq·lnN,---(4)]]>其中I1是PTAT電流，N是Q2和Q1的發(fā)射極面積比。
根據(jù)圖2，Vbe/R電流發(fā)生器包括帶有電阻器r1 226、電阻器r3228、NMOS晶體管m4 224和電流鏡電路CM2 216、218的NPN晶體管Q1 220和Q2 222。這樣，Vbe/R電流發(fā)生器產(chǎn)生如下輸出電流I2=VbeQ1r3+IbQ1+IbQ2---(5)]]>其中I2為Vbe/R電流，VbeQ1為晶體管Q1 220的基極-發(fā)射極電壓，IbQ1和IbQ2分別為為晶體管Q1 220和Q2 222的基極電流。
比較圖1和圖2的電路，可以看到圖1的晶體管m4 124僅用作“betahelper(電流增益輔助)”，向Q1 120和Q2 122提供基極驅(qū)動。但是，有利的是，圖2電路中的晶體管m4 224提供了附加的功能，即Vbe/R電流產(chǎn)生。這樣，圖2的晶體管m4 224執(zhí)行兩個功能
(i)產(chǎn)生負溫度電流；(ii)提供Q1、Q2基極電流以同時補償非線性。
因此，功能集成，即優(yōu)選實施例中m4增加的功能性，是產(chǎn)生該裝置性能的新性質(zhì)的關鍵因素，且不會使電路設計過于復雜。特別地，圖2中的電流I1和I2以這樣的比例相加，即在一階中其總和與溫度無關。假定(VbeQ1/r3)＞＞(IbQ1+IbQ2)，則溫度無關性的條件由方程式(1)、(4)、(5)得出，如方程式(6)所示r3=r1·e·qk·lnN,e=Vg0-VbeQ1RTR---(6)]]>其中“e”是基極-發(fā)射極電壓的線性化溫度系數(shù)，VbeQ1R是溫度TR下晶體管Q1的基極-發(fā)射極電壓。
電流I1和I2的總和流經(jīng)輸出電阻器r2，產(chǎn)生與溫度無關的電壓降(一階)VrefSBG=r2r3·(Vg0-(n-x)k·Tqln(TTR))---(7)]]>其中VrefsBG是子帶隙基準的輸出電壓。
這樣，所提出的一階子帶隙基準的輸出電壓為VrefsBG*r2/r3，具有類似的由方程式(7)的非線性項引起的拋物線曲率。一階子帶隙基準的輸出電壓的典型的溫度相關性如圖4所示。
下面參考圖3，圖中示出了本發(fā)明的二階補償電路的增強實施例的簡化示意圖?？偟膩碚f，圖3所示的電路類似于圖2所示的電路，但具有附加的補償網(wǎng)絡。附加的網(wǎng)絡包括PMOS晶體管m7和m8 340，二極管連接的雙極型晶體管Q3 330和電阻器r4 350。為了實現(xiàn)準確的曲率補償，所有這些附加的元件以圖3所示的方式組合，如前面所述。
根據(jù)方程式(1)，被方程式(4)的PTAT電流I1偏置的圖2的晶體管Q1的基極-發(fā)射極電壓，如下式給出VbeQ1=VA=Vg0-(Vg0-VbeQ1R)·TTR-(n-1)·k·Tq·ln(TTR)---(8)]]>其中由于偏置電流是PTAT，故“x”等于“1”。
在該增強實施例中，二極管連接的雙極型晶體管Q3被三電流I1、I2、I3的總和偏置。I1和I2的總和在一階與溫度無關(如方程式(4)、(5)、(6)所示)。如下所述，電流I3增加了三電流I1、I2、I3的總和的溫度相關性。這樣，晶體管Q3的基極-發(fā)射極電壓以下式給出VbeQ3=VB=Vg0-(Vg0-VbeQ3R)·TTR-n·k·Tq·ln(TTR)---(9)]]>其中由于偏置電流與溫度無關，故“x”等于“0”。
Q1和Q3的基極-發(fā)射極電壓之差可由方程式(8)、(9)得出VA-VB=(VbeQ1R-VbeQ3R)·TTR+k·Tq·ln(TTR)---(10)]]>其中VbeQ1R是溫度TR下晶體管Q1的基極-發(fā)射極電壓，VbeQ3R是溫度TR下晶體管Q3的基極-發(fā)射極電壓。
如果方程式(10)的第一項等于零，Q1和Q3的基極-發(fā)射極電壓之差僅與必須補償?shù)那孰妷撼杀壤?br> 為了使VbeQ1R和VbeQ3R的值相等，Q1和Q3在基準溫度下的發(fā)射極電流密度必須相等。流經(jīng)Q1的電流為I1。流經(jīng)Q3的電流為I1+I2(一階)。但是，T＝TR時I2＝I1。這樣，使VbeQ1R和VbeQ3R的值相等的最簡單的方式是將Q3用作兩個并聯(lián)的Q1晶體管，如圖3所示。
這樣，VA-VB=k·Tq·ln(TTR)---(11)]]>方程式(11)所示的電壓差施加于電阻器r4管腳，從而產(chǎn)生非線性電流I3I3=1r4·k·Tq·ln(TTR)---(12)]]>在圖2中，由于電流鏡電路CM2，非線性電流I3和Vbe/R電流I2的總和流經(jīng)晶體管m4和輸出電阻器r2。這樣，由于晶體管m4也參與非線性電流的產(chǎn)生，因此產(chǎn)生新的附加功能。
利用方程式(1)、(4)、(5)、(6)、(12)，現(xiàn)在可以得出基準電壓的表達式Vref=r2·(I1+I2+I3)]]>=r2·(Vg0r3-1r3·(n-1)·k·Tq·ln(TTR)+1r4·k·Tq·ln(TTR))---(13)]]>特別地，在方程式(13)中存在兩個非線性項。根據(jù)本發(fā)明的優(yōu)選實施例，當方程式(13)中的兩個非線性項被消去時，可得到準確的曲率補償1r3·(n-1)·k·Tq·ln(TTR)=1r4·k·Tq·ln(TTR)→]]>1r3·(n-1)=1r4→r4=r3(n-1)---(14)]]>方程式(14)的表達式描述了對圖3所示的子帶隙電壓基準的準確直接的曲率補償?shù)臈l件。如前面所述，“n”為與溫度無關的過程參數(shù)，典型地具有“3.6”至“4.0”的范圍內(nèi)的值。
在方程式(14)中定義的條件下，基準電壓的表達式因此變?yōu)閂ref=r2r3·Vg0---(15)]]>其中Vref為曲率補償?shù)淖訋痘鶞实妮敵鲭妷骸?br> 因此，從方程式(15)可以看到準確的曲率補償技術，如本發(fā)明所提議的，在理論水平上基本消除了所有溫度相關項和對數(shù)項。基準電壓通過電阻器比率確定，有利地最低限度地受到該電阻實際值的影響。
下面參照圖4至圖7，從實現(xiàn)所述準確曲率補償?shù)姆椒ǖ碾娐帆@得實驗結(jié)果。該結(jié)果從以亞微米BiCMOS技術(SmartMOS 5HV+)實現(xiàn)的電路中獲得。有利地，所提出的電路的實際實現(xiàn)達到2.9ppm/K的溫度系數(shù)和-76dB的電源拒絕率(power supply rejection ratio)，而不需要用于曲率補償?shù)倪\算放大器或復雜電路。為了獲得這樣的低溫度系數(shù)，使用4位線性和2位對數(shù)(非線性)修整電路。
下面參照圖4，曲線圖400示出一階子帶隙電壓基準410的基準電壓對采用根據(jù)本發(fā)明優(yōu)選實施例的發(fā)明概念的準確曲率補償?shù)淖訋峨妷夯鶞?20。
在圖4中，準確曲率補償?shù)淖訋峨妷夯鶞实那€圖400示出曲率補償?shù)碾妷夯鶞?20的溫度穩(wěn)定性顯著超出了未補償?shù)碾妷夯鶞?10的穩(wěn)定性。
特別地，非預測的曲率410具有非拋物線特性，這可能是由熱泄漏電流引起的(本領域技術人員可以理解這可包括在實際晶體管模型中)。因此，本領域技術人員還可以理解不同的誤差和非理想情況，例如在電流鏡中或在晶體管發(fā)射極區(qū)域中電壓或面積不匹配，或者電阻器不匹配或溫度系數(shù)也可引起其它不可預知的曲率誤差。
下面參照圖5，分布圖500示出利用根據(jù)本發(fā)明的準確的曲率補償方法的電路的基準電壓的量。圖5的分布圖500示出對于默認修整狀態(tài)在室溫下測量的20個樣本，其中該樣本從相同的晶片中提取。實際上，分布圖500示出發(fā)明概念起作用且可以產(chǎn)生精確的子帶隙基準電壓。然后估算該基準分布的平均值和標準偏差。
下面參照圖6，圖600示出在修整前基準電壓對溫度的實驗結(jié)果。該圖示出在溫度范圍上測量的三修整選擇。第一個圖包括在默認數(shù)目之上的附加四修整步驟610，第二個圖包括默認數(shù)目的修整步驟620，第三個圖包括比默認數(shù)目少四的修整步驟630。
從圖6可以看到，在默認的非線性修整條件620下，該曲率仍未完全補償。因此，優(yōu)選實施非線性修整步驟，以獲得基準電壓的最小的溫度系數(shù)。在采用根據(jù)前面所述的發(fā)明概念的準確的修整方法之后，該圖說明對于基準電壓的非線性和線性元件，可獲得最小的溫度系數(shù)。
下面參照圖7，利用根據(jù)本發(fā)明的電路示出了對于兩個不同的測量樣本，修整了的基準電壓對溫度的圖700。示出了三組樣本710、720、730，其分別代表最小溫度補償(TC)點附近的線性修整步驟“N+1”、“N”、“N-1”。從圖7可以看到，基準電壓的拋物線曲率被完全消除。
本領域技術人員可以理解，盡管以上描述已經(jīng)參照正金屬氧化物半導體(PMOS)晶體管技術進行說明，但是可以用具有合適特性的PNP雙極型晶體管技術代替PMOS器件。類似地，本領域技術人員可以理解NPN雙極型晶體管(或?qū)嶋H上的HBT NPN晶體管)可代替上述負金屬氧化物半導體(NMOS)晶體管。
因此，總的來說，公知的現(xiàn)有技術的基準電路包括產(chǎn)生具有正溫度相關性并流經(jīng)輸出級的單一電流。相反地，本發(fā)明的優(yōu)選實施例提出了產(chǎn)生兩個電流(一個具有正的溫度相關性，一個具有負的溫度相關性，如圖2)或產(chǎn)生三電流(具有附加的曲率補償?shù)碾娏?以產(chǎn)生與溫度無關的(優(yōu)選是曲率補償?shù)?輸出電壓。
將理解，上述基準電路及其操作目的是提供以下優(yōu)點中的一個或多個(i)由于實現(xiàn)了某些功能集成，優(yōu)選的電路僅使用三個精確匹配(critically matched)的電阻器，其比例優(yōu)選為1∶3∶10；(ii)優(yōu)選的電路不使用運算放大器或其它復雜電路來獲得直接的曲率補償；(iii)用于產(chǎn)生第一電流發(fā)生器的第二電流和基極電流(IbQ1，IbQ2)的總和的優(yōu)選電路，提供基本與該電路的工作溫度無關的該基準電路的輸出電壓；(iv)可將該輸出電壓自由調(diào)節(jié)至從接地電位至電源電壓電位的任意方便的值，而不改變該電路的溫度穩(wěn)定性；(v)曲率補償網(wǎng)絡的提供使基準電路的輸出電壓補償輸出電壓的非線性，并基本與該電路的工作溫度無關；(vi)由于最小電源電壓可低于1.2V，因此其不限于輸出電壓值。
上面描述了本發(fā)明實施例的特定的和優(yōu)選的實施方式，很清楚，本領域技術人員能夠容易地應用發(fā)明概念的變化和修改。
特別地，可以理解，為了清楚起見，以上描述已經(jīng)參照處理系統(tǒng)的不同的功能單元說明了本發(fā)明的實施例。但是，很明顯，可以利用在不同功能單元之間的任何合適的功能分布而不偏離本發(fā)明。因此，參照特定功能單元僅被視為對提供所述功能的合適方法的參考，而不代表嚴格的邏輯或物理結(jié)構、組織或分割。
權利要求
1.一種基準電路(200，300)，包括第一電流發(fā)生器，其包括操作連接到第二晶體管(Q2，222)的第一晶體管(Q1，220)，并具有與該基準電路的正溫度相關性對應的各基極電流(IbQ1，IbQ2)；該基準電路特征在于電阻(r3 228)，可操作地連接到該第一電流發(fā)生器并被布置來提供與該基準電路的負溫度相關性對應的第二電流(Ir3)；以及第二電流發(fā)生器(m4 224)，其操作地連接到該電阻和該第一電流發(fā)生器，其產(chǎn)生作為該第二電流(Ir3)和基極電流(IbQ1，IbQ2)的總和的組合電流(I2)。
2.根據(jù)權利要求1的基準電路(200，300)，其被進一步布置來采用曲率補償，該基準電路(200，300)特征在于該基極電流(IbQ1，IbQ2)和第二電流的總和被輸入到曲率補償網(wǎng)絡(Q3 330、r4 350)，該曲率補償網(wǎng)絡產(chǎn)生與發(fā)射極電壓中的非線性項成比例的第三電流(Ir4)，從而補償輸出電壓(225，325)中的非線性。
3.根據(jù)權利要求2的基準電路(200，300)，其特征進一步在于該基極電流(IbQ1，IbQ2)、第二電流(I2)和第三電流(Ir4)的總和被輸入到輸出電阻器(r2)，從而對電流進行轉(zhuǎn)換，以形成曲率補償?shù)呐c溫度無關的輸出電壓。
4.根據(jù)權利要求2或3的基準電路(200，300)，其特征進一步在于該基極電流(IbQ1，IbQ2)、第二和第三電流(Ir4)的總和在一階方式和二階方式下均與溫度無關。
5.根據(jù)前述任一權利要求的基準電路(200，300)，其特征進一步在于該基準電路為子帶隙基準電路。
6.根據(jù)前述任一權利要求的基準電路(200，300)，其特征進一步在于電流鏡電路，其操作連接到該第一電流發(fā)生器和第二電流發(fā)生器，并被布置成迫使這些晶體管的集電極電流基本相等。
7.根據(jù)前述任一權利要求的基準電路(200，300)，其特征進一步在于該電流鏡電路為BJT或MOS電流鏡。
8.根據(jù)前述任一權利要求的基準電路(200，300)，其特征進一步在于溫度無關性由下式所示r3=r1·e·qk·lnN,e=Vg0-VbeQ1RTR.]]>
9.根據(jù)前述任一權利要求的基準電路(200，300)，其特征進一步在于該基準電路(200，300)被配置來提供二階補償，該二階補償包括具有至少兩個PMOS晶體管(m7、m8)的附加網(wǎng)絡，該PMOS晶體管操作連接到二極管連接的雙極型晶體管(Q3 330)和電阻器(r4350)。
10.根據(jù)權利要求9的基準電路(200，300)，其特征進一步在于具有第三PMOS晶體管的第二電流鏡電路；其中該第三PMOS晶體管的柵極端連接到該第一電流鏡的第二二極管連接的PMOS晶體管的漏極和柵極端；該第三PMOS晶體管的源極連接到電源電壓總線；該第三PMOS晶體管的漏極連接到輸出節(jié)點。
11.根據(jù)權利要求10的基準電路(200，300)，其特征進一步在于該第二電流鏡電路具有第四PMOS晶體管，其中該第四PMOS晶體管的漏極和柵極連接到該第一PMOS晶體管的漏極。
12.根據(jù)權利要求11的基準電路(200，300)，其特征進一步在于該第二電流鏡電路具有第五PMOS晶體管，其柵極連接到該第四PMOS晶體管的漏極和柵極端。
13.根據(jù)權利要求12的基準電路(200，300)，其特征進一步在于該第四PMOS晶體管和第五PMOS晶體管的源極連接到電源電壓總線。
14.根據(jù)權利要求12或13的基準電路(200，300)，其特征進一步在于該第五PMOS晶體管的漏極在輸出節(jié)點處與第三PMOS晶體管的漏極連接。
15.根據(jù)權利要求9至14中任一項的基準電路(200，300)，其中該基準電路產(chǎn)生第二溫度相關電壓，并且其包括第六PMOS晶體管、第七PMOS晶體管和NPN晶體管；使得該第六和第七PMOS晶體管的柵極分別連接到該第二PMOS晶體管和第四二極管連接的PMOS晶體管的漏極和柵極端。
16.根據(jù)權利要求15的基準電路(200，300)，其特征進一步在于該第六和第七PMOS晶體管的源極連接到該電源電壓總線。
17.根據(jù)權利要求16的基準電路(200，300)，其特征進一步在于該第六PMOS晶體管和第七PMOS晶體管的漏極連接到其發(fā)射極接地的NPN晶體管的基極端和集電極端。
全文摘要
一種基準電路(200，300)包括第一電流發(fā)生器，其包括可操作地連接到第二晶體管(Q2，222)的第一晶體管(Q1，220)，并具有與該基準電路的正溫度相關性對應的各基極電流(IbQ1，IbQ2)。電阻(r3 228)可操作地連接于該第一電流發(fā)生器并被布置來提供與該基準電路的負溫度相關性對應的第二電流(Ir3)。第二電流發(fā)生器(m4224)可操作地連接于該電阻和該第一電流發(fā)生器，其產(chǎn)生作為該第二電流(Ir3)和基極電流(IbQ1，IbQ2)的總和的組合電流(I2)。以這種方式，曲率補償?shù)碾妷汉?或電流基準電路的輸出電壓基本是線性的，并基本與該電路的工作溫度無關。
文檔編號G05F3/26GK101052933SQ200480044181
公開日2007年10月10日 申請日期2004年10月8日 優(yōu)先權日2004年10月8日
發(fā)明者伊凡·科奇涅, 亞歷山大·馬卡羅夫 申請人:飛思卡爾半導體公司