專利名稱：一種超低工作電壓能隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬電路中需要產(chǎn)生具有低溫度飄移和高電源抑制比的參考電壓能隙參考電壓源，尤其指高穩(wěn)定性的超低工作電壓能隙基準(zhǔn)電壓源，以特別適合電路在超低工作電壓和大電源抖動的環(huán)境下應(yīng)用。
背景技術(shù)：
在模擬電路中經(jīng)常需要產(chǎn)生低溫度飄移和高電源抑制比的參考電壓，能隙參考電壓源由于能夠提供非常低的溫度飄移特性和高的電源抑制比而被廣范研究。
能隙參考電壓源利用具有負溫度特性的PN結(jié)正向?qū)妷汉途哂姓郎囟忍匦缘膬蓚€PN結(jié)的正向?qū)妷翰?，按照一定的比例疊加，兩種電壓的溫度特性相互抵銷，產(chǎn)生具有非常小溫度特性的能隙參考電壓。常溫下一個標(biāo)準(zhǔn)能隙參考電壓的輸出絕對值為1.25V。圖1給出一個標(biāo)準(zhǔn)能隙參考電壓產(chǎn)生電路，它由電阻R0、R1，晶體管M0、M1、Q0、Q1，以及運算放大器所組成。由于受限于標(biāo)準(zhǔn)能隙參考電壓的輸出絕對值，能隙參考電壓產(chǎn)生電路的最小工作電壓不能低于1.25V。如果在低于1.25V的應(yīng)用環(huán)境下也需要有低溫度飄移的能隙參考電壓，就需要對圖1電路進行一些變化。
如圖2所示，低工作電壓能隙電壓產(chǎn)生電路，該電路的最大特點是能夠工作在低于1V的電源電壓環(huán)境下。圖2電路在電阻R1上產(chǎn)生與溫度成正比的IPTAT電流，在電阻R2和R3上產(chǎn)生負溫度特性的Vbe/R2電流INTAT，R2和R3的阻值相等，所以電阻R3上通過的電流和電流R2上通過的電流相等，P1上通過的電流和P2上通過的電流相等。IPTAT和INTAT的溫度特性相互抵銷，產(chǎn)生具有低溫度飄移的能隙電流Igap，該電流被鏡像到一個電阻上，在該電阻上產(chǎn)生具有低溫度飄移的參考電壓，電阻阻值選取不同，輸出的參考電壓也不相同。因此可以產(chǎn)生遠低于一個標(biāo)準(zhǔn)能隙電壓的參考電壓。由于沒有了一個標(biāo)準(zhǔn)能隙電壓的限制，該電路可以工作在低于1V的電源電壓環(huán)境下。
但是相比圖1只存在兩個平衡點(N1＝0和N1＝Vbe)的標(biāo)準(zhǔn)能隙電壓電路，圖2的電路的最大缺點是該電路在N1點電壓低于Vbe的情況下有無數(shù)個平衡點，這些平衡點是由Vbe的旁路電阻R2和R3引進的，在N1點電壓小于Vbe情況下，兩個旁路電阻R2和R3中有電流流過，N1點和N2點電壓保持在大于0而小于Vbe的狀態(tài)，該狀態(tài)不能提供穩(wěn)定的能隙電壓。無數(shù)個平衡點的結(jié)果是導(dǎo)致圖2電路的穩(wěn)定性非常差，電路處在N1＝Vbe的正常工作點下非常容易在外界環(huán)境的干擾下進入非正常的N1＜Vbe的平衡點，而且穩(wěn)定在該點上。
然而，解決圖2所示的能隙參考電壓電路的多平衡點問題，同時提高該電路的穩(wěn)定性和抗電源抖動的能力，是本申請人致力研究的內(nèi)容之一。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種高穩(wěn)定性的超低工作電壓能隙基準(zhǔn)電壓源，它減少平衡點的數(shù)量，增強該電路的穩(wěn)定性和抗電源抖動的能力。
本發(fā)明所提供的一種超低工作電壓能隙基準(zhǔn)電壓源，包括低工作電壓能隙電壓產(chǎn)生電路，其特征在于在該電路上連接一用于減少靜態(tài)平衡點的數(shù)目的非正常平衡點屏蔽電路。
在上述的超低工作電壓能隙基準(zhǔn)電壓源中，還包括一與所述低工作電壓能隙電壓產(chǎn)生電路相連的抗電源抖動電路。
在上述的超低工作電壓能隙基準(zhǔn)電壓源中，還包括一與所述低工作電壓能隙電壓產(chǎn)生電路和非正常平衡點屏蔽電路相連的抗電源跌落電路。
在上述的超低工作電壓能隙基準(zhǔn)電壓源中，抗電源抖動電路采用差模信號增強電路。
在上述的超低工作電壓能隙基準(zhǔn)電壓源中，非正常平衡點屏蔽電路由兩個NMOS管(M1、M2)連接組成。
在上述的超低工作電壓能隙基準(zhǔn)電壓源中，抗電源抖動電路為在所述工作電壓能隙電壓產(chǎn)生電路的運算放大器的負向輸入端連接的一個電容(C1)。
在上述的超低工作電壓能隙基準(zhǔn)電壓源中，抗電源跌落電路包括由一個電阻、一個電容、一個開關(guān)和一對電流鏡所組成，電阻和電容組成一個RC延遲電路，該RC延遲的輸入端連接電源電壓，輸出端連接一個PMOS開關(guān)，該開關(guān)的柵連接電源，源和N阱連接RC延遲電路的輸出端，漏極連接NMOS電流鏡的輸入端，NMOS電流鏡的輸出端是抗電源跌落電路的輸出端。
采用了上述的技術(shù)解決方案，本發(fā)明能夠工作在超低電源電壓環(huán)境下，具有下列優(yōu)點，即第一，減少靜態(tài)平衡點的數(shù)目；第二，應(yīng)用差模信號增強了電路的抗抖動能力；第三，抗電源跌落能力。本發(fā)明電路能夠大大地加強超低電壓工作的能隙基準(zhǔn)電壓源的穩(wěn)定性。


圖1是現(xiàn)有標(biāo)準(zhǔn)能隙基準(zhǔn)電壓產(chǎn)生電路。
圖2是現(xiàn)有低工作電壓能隙電壓產(chǎn)生電路。
圖3是本發(fā)明非正常平衡點屏蔽電路和抗電源抖動電路。
圖4是本發(fā)明的抗電源跌落電路。
圖5是本發(fā)明高穩(wěn)定性的超低工作電壓能隙基準(zhǔn)電壓源。
具體實施例方式
實施例之一如圖3所示，本發(fā)明在現(xiàn)有低工作電壓能隙電壓產(chǎn)生電路上連接一用于減少靜態(tài)平衡點的數(shù)目的非正常平衡點屏蔽電路和一抗電源抖動電路。
本發(fā)明電路在N1點電壓小于NMOS的開啟電壓Vth，n的情況下能夠阻斷旁路電阻R2和R3中的電流通道，使圖2電路中N1點電壓小于NMOS的開啟電壓Vth，n的平衡狀態(tài)被破壞，大大地減少了平衡點的數(shù)目，提高了電路的穩(wěn)定性。
圖3中的虛線框給出了非正常平衡點屏蔽電路，該電路由NMOS管M1和M2組成。M1和M2的柵連接N1點，M1的漏極連接N3點，它的源極和襯地連接地電平；M2的漏極連接低N6點，它的源極和襯地連接地電平。
當(dāng)N1點電壓低于M1和M2的開啟電壓Vth，n和PN結(jié)正向?qū)妷篤be時，M1和M2關(guān)閉，旁路電阻R2和R3中沒有電流流過，P1中也沒有電流流過，所以N1點和N2點電壓不會平衡在這些點上，大大地減少了靜態(tài)平衡點的數(shù)目。
由于不能徹底消除非正常的平衡點，本發(fā)明電路提供了一套措施來保證該電路能夠維持在正常的工作點上。
在圖2的運放的負向輸入端連接一個電容。當(dāng)電源電壓發(fā)生變化時，該電容能夠在N1點和N2點之間產(chǎn)生差模電壓，該差模電壓被施加到運放的輸入端，能夠維持N1點電壓和N2點電壓保持在正常的工作點上。
圖3中的虛線框2給出了抗電源抖動電路，該電路由一個電容C1形成，該電容連接在N1點和系統(tǒng)地之間。當(dāng)電源上有抖動時，N1點、N2點和N5點會隨之抖動，由于N1點上連接有電容C1，在這點上的抖動比較小，因此N1點和N2點之間產(chǎn)生了電壓差，該電壓差被施加到運放A1的輸入端，在輸出端N5上產(chǎn)生一個和N5上的抖動相反的變化，抑制N5點的抖動，使電路很快地恢復(fù)到正常的工作點上。
實施例之二如圖5所示，本發(fā)明現(xiàn)有低工作電壓能隙電壓產(chǎn)生電路上連接一用于減少靜態(tài)平衡點的數(shù)目的非正常平衡點屏蔽電路、一抗電源抖動電路和一抗電源跌落電路。
其中，非正常平衡點屏蔽電路和抗電源抖動電路結(jié)構(gòu)同上。
如圖4所示，抗電源跌落電路由電阻R4、電容C2、PMOS開關(guān)M3，鏡像電流源M4和M5組成。電阻R4的一端連接電源，另一端連接電容C2的一個極板，電容C2的另一個極板連接地電平，由此構(gòu)成一個RC延遲電路，電阻R4和電容C2的公共端作為該RC延遲電路的輸出端N4；PMOS開關(guān)M3的源極和襯地連接該RC延遲電路的輸出端，它的柵極連接電源，它的漏極連接鏡像電流源的輸入端；鏡像電流源由NMOS管M4和M5組成，它們的柵極連接在一起，并且連接到M4的漏極上作為鏡像電流源的電流輸入端，它們的源極連接在地上，M5的漏極作為鏡像電流源的電流輸出端連接到N5點上。
當(dāng)電源出現(xiàn)較大的跌落時，由R4和C2組成的延遲電路使得N4點的電壓比電源電壓高，PMOS開關(guān)M3開啟，有電流通過PMOS開關(guān)流到電流鏡像電路中，在電流鏡像電路的輸出端產(chǎn)生輸出電流，該電流將N5點的電壓拉低，使電路偏置到正常的工作點上。
本發(fā)明電路采用了一套機制來防止電源的跌落對工作狀態(tài)的影響。當(dāng)電源上有一個非常大的跌落導(dǎo)致電路離開正常的平衡點，電路的偏置電流變?yōu)榱?，本發(fā)明電路能夠非?？斓奶峁┮粋€短暫的電流，重新將電路偏置到正常的工作點上。
以上諸實施例僅供說明本發(fā)明之用，而非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以作出各種變換或變型，因此所有等同的技術(shù)方案也應(yīng)該屬于本發(fā)明的范疇之內(nèi)，應(yīng)由各權(quán)利要求限定。而納入權(quán)利要求的范圍之內(nèi)。
權(quán)利要求
1.一種超低工作電壓能隙基準(zhǔn)電壓源，包括低工作電壓能隙電壓產(chǎn)生電路，其特征在于在該電路上連接一用于減少靜態(tài)平衡點的數(shù)目的非正常平衡點屏蔽電路。
2.根據(jù)權(quán)利要求1所述的超低工作電壓能隙基準(zhǔn)電壓源，其特征在于它還包括一與所述低工作電壓能隙電壓產(chǎn)生電路相連的抗電源抖動電路。
3.根據(jù)權(quán)利要求1或2所述的超低工作電壓能隙基準(zhǔn)電壓源，其特征在于它還包括一與所述低工作電壓能隙電壓產(chǎn)生電路和非正常平衡點屏蔽電路相連的抗電源跌落電路。
4.根據(jù)權(quán)利要求2所述的超低工作電壓能隙基準(zhǔn)電壓源，其特征在于所述的抗電源抖動電路采用差模信號增強電路。
5.根據(jù)權(quán)利要求1所述的超低工作電壓能隙基準(zhǔn)電壓源，其特征在于所述非正常平衡點屏蔽電路由兩個NMOS管(M1、M2)連接組成。
6.根據(jù)權(quán)利要求4所述的超低工作電壓能隙基準(zhǔn)電壓源，其特征在于所述的抗電源抖動電路為在所述工作電壓能隙電壓產(chǎn)生電路的運算放大器的負向輸入端連接的一個電容(C1)。
7.根據(jù)權(quán)利要求3所述的超低工作電壓能隙基準(zhǔn)電壓源，其特征在于所述的抗電源跌落電路包括由一個電阻、一個電容、一個開關(guān)和一對電流鏡所組成，電阻和電容組成一個RC延遲電路，該RC延遲的輸入端連接電源電壓，輸出端連接一個PMOS開關(guān)，該開關(guān)的柵連接電源，源和N阱連接RC延遲電路的輸出端，漏極連接NMOS電流鏡的輸入端，NMOS電流鏡的輸出端是抗電源跌落電路的輸出端。
全文摘要
一種超低工作電壓能隙基準(zhǔn)電壓源，包括低工作電壓能隙電壓產(chǎn)生電路，其特征在于在該電路上連接一用于減少靜態(tài)平衡點的數(shù)目的非正常平衡點屏蔽電路，以及可連接抗電源抖動電路和抗電源跌落電路。本發(fā)明能夠工作在超低電源電壓環(huán)境下，具有下列優(yōu)點，即第一，減少靜態(tài)平衡點的數(shù)目；第二，應(yīng)用差模信號增強了電路的抗抖動能力；第三，抗電源跌落能力。本發(fā)明電路能夠大大地加強超低電壓工作的能隙基準(zhǔn)電壓源的穩(wěn)定性。
文檔編號G05F3/26GK1731308SQ200510029239
公開日2006年2月8日 申請日期2005年8月31日 優(yōu)先權(quán)日2005年8月31日
發(fā)明者劉家洲, 王磊 申請人:華潤矽威科技(上海)有限公司