專利名稱：自我補償?shù)碾妷赫{節(jié)器、升壓電路及其電壓調節(jié)方法
技術領域：
本發(fā)明有關于一種電壓調節(jié)的電子電路及其電壓調節(jié)方法，特別是一種具有正溫度系數(shù)用來自我補償?shù)碾妷赫{節(jié)器及其電壓調節(jié)方法。
背景技術：
近幾年來，半導體芯片(semiconductor chip)的集成電路(integrated circuit)的發(fā)展相當迅速。舉例來說，平版印刷術(lithography)的最小線寬(minimum feature size)，像是金屬氧化物半導體場效應晶體管(MOSFET)的尺寸目前已發(fā)展到了1微米(micrometer)以下。然而在制程提升的同時，為了使輸出的結果不變，在同一芯片(chip)上所有精密的電容與場效應晶體管(FET)即面臨了尺寸變小時仍需維持制程參數(shù)(manufacturing parameter)不變的困難。
現(xiàn)今許多半導體芯片的實際應用常常需要相當精確的電壓，舉例來說，可寫存儲器(writeable memory)就需要一定消除電壓的振幅(amplitude)以平衡其單元(cell)的寫入電壓，此即一典型例子。如果消除電壓并未恰好匹配(match)寫入電壓，存儲器單元即會繼續(xù)儲存錯誤的邏輯值“1”，而非正確的邏輯值“0”，故為確保寫入電壓以及消除電壓能被適當?shù)禺a(chǎn)生，就需要有電壓調節(jié)電路(Voltage regulation circuit)在芯片上。
然而不幸地，芯片上的許多電路與環(huán)境會不斷地抵消調節(jié)電路的作用，像是溫度效應或是制程變數(shù)(manufacturing processvariation)。以相當極端的溫度變化為例，在一電壓調節(jié)器(voltage regulator)內的主動元件(active device)的操作溫度(operating temperature)，常常會影響到芯片元件上的電阻、電容、電壓、電流、以及整體芯片的特性。此外，制程變數(shù)也會影響線分布(line spacing)與芯片內部許多地方的厚度(thickness)，像是氧化層(oxide)、金屬層(metal)、或是其他層，而這些厚度的改變最終也影響芯片上的電壓。本發(fā)明所揭露的范圍是關于對抗溫度變動或制程變數(shù)時的電壓調節(jié)電路。

發(fā)明內容
有鑒于此，本發(fā)明的目的在于提供一種用來調節(jié)一升壓電路產(chǎn)生的一升壓電壓的一電壓調節(jié)器及其方法，以補償一電子電路的一應用電壓。
為達成上述目的，本發(fā)明提供一種電壓調節(jié)器，包括一調節(jié)電壓輸入，其用于接收來自該升壓電壓一調節(jié)電壓；一參考電壓輸入，其用于接收一常數(shù)參考電壓；以及一控制電壓輸出，其用于提供一反饋輸出電壓至該升壓電路以控制該升壓電壓。此外，該電壓調節(jié)器包含有至少一主動負載元件，耦接于該調節(jié)電壓輸入、該參考電壓輸入、以及該控制電壓輸出，其用于比較該調節(jié)電壓以及該參考電壓來產(chǎn)生該反饋輸出電壓，其中該至少一主動負載元件具有至少一晶體管效能特性以影響比較結果與該反饋輸出電壓。該電壓調節(jié)器另包含有一可變電流源，耦接于該控制電壓輸出，其用于依據(jù)比較結果以及該反饋輸出電壓于該控制電壓輸出產(chǎn)生一可變電流以減輕該至少一主動元件效能特性，來使該升壓電路穩(wěn)定地來產(chǎn)生常數(shù)的該升壓電壓。
本發(fā)明提供一種電壓調節(jié)器(voltage regulator)，用來調節(jié)(regulate)一升壓電路(boost circuit)產(chǎn)生的一升壓電壓(boostvoltage)，包括一調節(jié)電壓輸入，其用于接收來自該升壓電壓的一調節(jié)電壓(regulated voltage)；一參考電壓輸入，其用于接收一常數(shù)的參考電壓；一輸出節(jié)點(output node)，其用于提供一反饋(feedback)信號至該升壓電路以控制該升壓電壓；至少一晶體管，耦接于該調節(jié)電壓輸入、該參考電壓輸入、以及該輸出節(jié)點，其用于依據(jù)比較該調節(jié)電壓以及該參考電壓來產(chǎn)生該反饋信號；以及一可變電流源(variable current source)，耦接于該輸出節(jié)點，其用于依據(jù)比較結果以及該反饋信號于該輸出節(jié)點產(chǎn)生一可變電流以減輕該至少一晶體管效能特性(performancecharacteristic)的額外效應，來使該升壓電路穩(wěn)定地來產(chǎn)生常數(shù)的該升壓電壓。
本發(fā)明所述的電壓調節(jié)器，該至少一晶體管包含有至少一場效應晶體管(field-effect transistor)。
本發(fā)明所述的電壓調節(jié)器，該調節(jié)電壓輸入耦接至該至少一場效應晶體管的一源極，該參考電壓輸入耦接至該至少一場效應晶體管的一柵極，以及該輸出節(jié)點耦接至該至少一場效應晶體管的一漏極。
本發(fā)明所述的電壓調節(jié)器，該至少一場效應晶體管包含有至少一金屬氧化物半導體場效應晶體管(metal-oxide-semiconductor field-effect transistor)。
本發(fā)明所述的電壓調節(jié)器，另包含有一參考電流源，耦接于該輸出節(jié)點，其用于汲取一常數(shù)參考電流以流經(jīng)該至少一晶體管。
本發(fā)明所述的電壓調節(jié)器，當該調節(jié)電壓超過該至少一晶體管的一閾電壓(thre shold voltage)時，則增加該反饋信號。
本發(fā)明所述的電壓調節(jié)器，減輕該至少一晶體管效能特性是依據(jù)至少一可變電流源效能特性，且該可變電流增加時，該可變電流另增加該反饋信號。
本發(fā)明所述的電壓調節(jié)器，該可變電流源包含有至少一主動裝置(active device)。
本發(fā)明所述的電壓調節(jié)器，該至少一主動裝置包含有至少一場效應晶體管。
本發(fā)明所述的電壓調節(jié)器，該可變電流源的該至少一場效應晶體管的一第一晶體管的一漏極耦接至該輸出節(jié)點，并于該輸出節(jié)點產(chǎn)生該可變電流。
本發(fā)明所述的電壓調節(jié)器，該可變電流源的該至少一場效應晶體管的一第二晶體管的一漏極與一柵極耦接至該第一晶體管的一柵極以形成一電流鏡(current mirror)，該第二晶體管的該漏極與該柵極另耦接至一常數(shù)供應電壓(constant voltagesupply)。
本發(fā)明所述的電壓調節(jié)器，該可變電流源的該至少一場效應晶體管的一第三晶體管的一漏極耦接至該第二晶體管的該漏極與該柵極，該第三晶體管的一源極與一柵極直接耦接至該常數(shù)供應電壓，以及該第二晶體管的該漏極與該柵極經(jīng)由該第三晶體管來耦接至該常數(shù)供應電壓。
本發(fā)明所述的電壓調節(jié)器，該電壓調節(jié)器為一正向升壓調節(jié)器(positive boosted voltage regulator)，以及該至少一晶體管與該可變電流源的該至少一場效應晶體管包含有PMOS裝置。
本發(fā)明所述的電壓調節(jié)器，該電壓調節(jié)器為一負向升壓調節(jié)器(negative boosted voltage regulator)，以及該至少一晶體管與該可變電流源的該至少一場效應晶體管包含有NMOS裝置。
本發(fā)明所述的電壓調節(jié)器，該升壓電路為一充電泵(chargepump)，其用來接收該反饋信號以產(chǎn)生該升壓電壓。
本發(fā)明所述的電壓調節(jié)器，該反饋信號用來禁止該升壓電路的該升壓電壓的產(chǎn)生。
本發(fā)明所述的電壓調節(jié)器，該至少一晶體管效能特性的成因為由于溫度增加或制程變化(manufacturing process variation)所造成的閾電壓減少。
本發(fā)明所述的電壓調節(jié)器，至少一可變電流源效能特性為對應至該至少一晶體管效能特性。
本發(fā)明另提供一種用來調節(jié)一升壓電路產(chǎn)生的一升壓電壓的方法，此方法包括下列步驟接收來自該升壓電壓的一調節(jié)電壓；以及接收一常數(shù)參考電壓。該方法另包括產(chǎn)生一反饋輸出電壓至該升壓電路以控制該升壓電壓。此外，在本實施例中，本方法另包括依據(jù)比較結果以及該反饋輸出電壓來產(chǎn)生一可變電流結合于該反饋輸出電壓，以減輕該至少一效能特性的額外效應，來使常數(shù)的該升壓電壓穩(wěn)定地產(chǎn)生，其中該可變電流也受到至少一效能特性的影響。
本發(fā)明還提供一種電壓調節(jié)方法，用來調節(jié)(regulate)一升壓電路(boost circuit)產(chǎn)生的一升壓電壓(boost voltage)，包括接收來自該升壓電壓的一調節(jié)電壓(regulated voltage)；接收一常數(shù)的參考電壓；比較該調節(jié)電壓以及該參考電壓來產(chǎn)生一反饋(feedback)信號，其中該反饋信號受到至少一效能特性(performance characteristic)影響；提供該反饋信號至該升壓電路以控制該升壓電壓；以及依據(jù)比較以及該反饋信號來產(chǎn)生一可變電流結合于該反饋信號，以減輕該至少一效能特性的額外效應，來使常數(shù)的該升壓電壓穩(wěn)定地產(chǎn)生，其中該可變電流也受到至少一效能特性的影響。
本發(fā)明所述的電壓調節(jié)方法，另包含有當該調節(jié)電壓超過該至少一晶體管的一閾電壓(threshold voltage)時，則增加該反饋信號。
本發(fā)明所述的電壓調節(jié)方法，減輕步驟包含有依據(jù)該至少一效能特性來產(chǎn)生該可變電流，且當該可變電流增加時，該可變電流另增加該反饋信號。
本發(fā)明所述的電壓調節(jié)方法，該升壓電壓為一正向升壓電壓(positive boost voltage)。
本發(fā)明所述的電壓調節(jié)方法，該升壓電壓為一負向升壓電壓(negative boost voltage)。
本發(fā)明所述的電壓調節(jié)方法，該反饋信號用來禁止該升壓電路的該升壓電壓的產(chǎn)生。
本發(fā)明所述的電壓調節(jié)方法，至少一影響該反饋信號產(chǎn)生的效能特性是于溫度增加或制程變化(manufacturing processvariation)時造成閾電壓減少所致。
本發(fā)明所述的電壓調節(jié)方法，至少一影響可變電流的效能特性是對應至該至少一影響反饋信號產(chǎn)生的效能特性。
本發(fā)明還提供一種升壓電路(boost circuit)，包括一充電泵(charge pump)，其用于提供一升壓電壓(boost voltage)；一振蕩器(oscillator)，耦接于該充電泵，其用于調節(jié)(regulate)該充電泵的運作；以及一電壓調節(jié)器(voltage regulator)，其用于提供一反饋信號(feedback signal)至該振蕩器以調節(jié)該振蕩器，該電壓調節(jié)器包括一調節(jié)電壓輸入，其用于接收來自該升壓電壓的一調節(jié)電壓(regulated voltage)；一參考電壓輸入，其用于接收一常數(shù)的參考電壓；一輸出節(jié)點(output node)，其用于提供該反饋(feedback)信號；至少一晶體管，耦接于該調節(jié)電壓輸入、該參考電壓輸入、以及該輸出節(jié)點，其用于依據(jù)比較該調節(jié)電壓以及該參考電壓來產(chǎn)生該反饋信號；以及一可變電流源(variable current source)，耦接于該輸出節(jié)點，其用于依據(jù)比較結果以及該反饋信號于該輸出節(jié)點產(chǎn)生一可變電流以減輕該至少一晶體管效能特性(performance characteristic)的額外效應，來使該升壓電路穩(wěn)定地來產(chǎn)生常數(shù)的該升壓電壓。
本發(fā)明還提供一種電壓調節(jié)方法，用來調節(jié)(regulate)一升壓電壓(boost voltage)，包括利用一升壓電路(boost circuit)來產(chǎn)生一升壓電壓(boost voltage)；利用一升壓產(chǎn)生信號(boostgenerating signal)來控制該升壓電路；以及利用一反饋信號(feedback signal)來調節(jié)該升壓產(chǎn)生信號，包括接收來自該升壓電壓的一調節(jié)電壓(regulated voltage)；接收一常數(shù)的參考電壓；依據(jù)比較該調節(jié)電壓以及該參考電壓來產(chǎn)生受到至少一效能特性(performance characteristic)影響的該反饋信號；以及產(chǎn)生一可變電流結合該反饋信號以依據(jù)該比較結果與該反饋信號來減輕該至少一效能特性，以使常數(shù)的該升壓電壓穩(wěn)定地產(chǎn)生，且該可變電流也受至少一效能特性的影響。


圖1為一已知升壓調節(jié)器應用于一環(huán)境的功能方塊圖。
圖2為輸入升壓調節(jié)器的調節(jié)電壓與操作溫度關系的一示意圖。
圖3A和圖3B為已知正向升壓調節(jié)器的電路圖。
圖4為已知正向升壓調節(jié)器的轉換曲線示意圖。
圖5為一正向升壓調節(jié)器的實施例的電路圖。
圖6為本發(fā)明一升壓調節(jié)器內漏電流源所提供的調節(jié)電壓與操作溫度關系的一示意圖。
圖7A和圖7B為已知負向升壓調節(jié)器的電路圖。
圖8顯示一負向升壓調節(jié)器的實施例的電路圖。
具體實施例方式
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下。
請參閱圖1，圖1顯示一已知升壓調節(jié)器110應用于一環(huán)境的功能方塊圖100。如圖所示，升壓調節(jié)器110一般會接收一調節(jié)電壓(VREG)來當作反饋(feedback loop)的一部份，而調節(jié)電壓VREG則用來和一參考電壓(VREF)作比較。接著升壓調節(jié)器110的輸出再經(jīng)過一環(huán)形振蕩器(ring oscillator)130后用來控制一充電泵(charge pump)120以輸出其后應用所需的一升壓電壓(VBOOST)。其后首先將說明升壓調節(jié)器110于已知調節(jié)器的操作方式，再詳細說明本發(fā)明的新的升壓調節(jié)器，至于升壓調節(jié)器110可廣泛應用于需要一高于所有此電路內其他電壓的大于零的升壓電壓VBOOST的地方，或應用于一其值小于零的升壓電壓。舉例來說，當升壓電壓VBOOST達到或超過調節(jié)基準(regulated level)時，升壓調節(jié)器110即關閉充電泵120，故上述的大于零的升壓電壓VBOOST即可停止增加其電壓值；相反地，當升壓電壓VBOOST低于調節(jié)基準時，升壓調節(jié)器110即控制充電泵120來適當?shù)靥峁┍匾纳龎弘妷篤BOOST。
然而不幸地，由一已知升壓調節(jié)器控制所輸出的升壓電壓VBOOST通常會隨著電路的操作溫度(operating temperature)的增加而隨之遞減，其詳細說明請參見圖2。圖2顯示輸入升壓調節(jié)器110的調節(jié)電壓VREG與操作溫度關系的一示意圖200。在本實施例中，升壓調節(jié)器110的操作溫度由25℃增加至125℃，其對應的調節(jié)電壓VREG則隨之遞減，關于操作溫度效應的進一步說明如下。
請同時參閱圖3A和圖3B，圖3A和圖3B分別為已知正向升壓調節(jié)器(positive boosted voltage regulator)310、320的電路圖。圖3A顯示利用單一電壓以驅使晶體管裝置M0(在此以PMOS為例)的正向升壓調節(jié)器，其連接關系說明如下調節(jié)電壓VREG耦接至源極(source)、參考電壓VREF耦接至柵極(gate)、以及參考電流(IREF)源S0耦接至晶體管M0的漏極(drain)。在圖3B中，正向升壓調節(jié)器320則包含有二個晶體管裝置M1、M2(在此皆以PMOS為例)，其連接關系說明如下對晶體管裝置M2來說，其源極耦接調節(jié)電壓VREG，而其柵極和漏極則同時連接至晶體管裝置M1的源極；對晶體管裝置M1來說，參考電壓VREF耦接至其柵極，而參考電流IREF源S1則耦接至其漏極。
在上述電路正向升壓調節(jié)器310、320中，跨在晶體管(M0、M1以及M2)源極與柵極間的電壓降(VGS)表示式如下VGS＝VREF-VREG(1)電流Id的流向如圖3A和圖3B所示，在一般的操作下，電流源汲取一常數(shù)電流并且流經(jīng)晶體管M0、M1、M2，故每一跨在源極與柵極間的電壓降的絕對值(|VGS|)恰為各對應晶體管閾電壓VTH(threshold voltage)的絕對值(|VTH|)。舉例來說，當圖3A的正向升壓調節(jié)器310源極與柵極間的電壓降大于閾電壓時，因為輸出電壓VOUT的值會由低變高，故晶體管M0的電流Id的電流值會超過參考電流IREF值，其表示式如下所示|VREG-VREF|＞|VTH|(M0)(2)同樣地，當圖3B正向升壓調節(jié)器320的輸出電壓VOUT值由低變高時，流經(jīng)晶體管M1、M2的電流Id的電流值會超過參考電流IREF值，其表示式如下所示|VREG-VREF|＞|VTH|(M1)+|VTH|(M2)(3)由上述說明可知，對正向升壓調節(jié)器310、320來說，當輸出電壓VOUT變高時，充電泵(請見圖1)會停止升壓電壓VBOOST的產(chǎn)生，因此由升壓電壓VBOOST汲取的調節(jié)電壓VREG值會跟著變低。一旦調節(jié)電壓VREG變低到低于一個電平(level)時，電流Id也會同步變低，直到等于常數(shù)參考電流IREF值為止，此時輸出電壓VOUT會再度變低。
因此，圖3A的正向升壓調節(jié)器310的輸出電壓VOUT對應的轉換點(transfer point)定義如下
VREG＝VREF+|VTH|(4)其中VREF為一具有負溫度系數(shù)(negative temperaturecoefficient)晶體管的參考電壓，而VTH為該晶體管閾電壓。因此當溫度增加而導致閾電壓下降時(詳見圖4)，晶體管M0、M1、M2的負溫度系數(shù)會造成調節(jié)電壓VREG下降，并且產(chǎn)生不正確的輸出電壓VOUT。圖3B的正向升壓調節(jié)器320的輸出電壓VOUT對應的轉換點(transfer point)定義如下VREG＝VREF+N×|VTH| (5)其中VREF和VTH已定義于方程式(4)，N則為正向升壓調節(jié)器320內所有介于輸出節(jié)點VOUT和調節(jié)電壓VREG的串聯(lián)PMOS晶體管的個數(shù)。
請參閱圖4，圖4顯示已知正向升壓調節(jié)器(包括310與320)的轉換曲線(transfer curve)示意圖400。如圖所示，當操作溫度從25℃增加至125℃時，在一較低的調節(jié)電壓VREG時輸出電壓VOUT變高，因此當溫度增加而導致閾電壓VTH下降時，調節(jié)電壓VREG也下降。換句話說，在相同的調節(jié)電壓VREG下，當溫度增加而導致閾電壓VTH下降時，電流Id也隨之增加。因此正向升壓調節(jié)器310、320所提供的補償?shù)木_度(accuracy)隨著操作溫度的增加而變小，而示意圖400則顯示上述電路的負溫度系數(shù)的問題。
請參閱圖5，圖5顯示一正向升壓調節(jié)器500的實施例的電路圖，和圖3B的第二已知正向升壓調節(jié)器320一樣，本發(fā)明正向升壓調節(jié)器500也包含有第一以及第二晶體管裝置M3、M4(在此以PMOS為例)。輸入至正向升壓調節(jié)器500的調節(jié)電壓VREG耦接至第二晶體管M4的源極，柵極和漏極則同時連接至第一晶體管M3的源極。此外，常數(shù)參考電壓VREF耦接至第一晶體管的柵極，常數(shù)參考電流IREF源S2則連接至晶體管M3的漏極；正向升壓調節(jié)器500的輸出電壓VOUT節(jié)點介于第一晶體管M3與常數(shù)電流源S2之間。上述所有說明的元件即構成正向升壓調節(jié)器500的一基本電路510。
圖5的正向升壓調節(jié)器500還包含有第三、第四、以及第五晶體管M5、M6、M7。對正向升壓電路來說，第三晶體管M5的種類為PMOS，第四以及第五晶體管M6、M7的種類則為NMOS。第三晶體管M5的連接關系為其源極和柵極耦接至一供應電壓(powersupply voltage)(VDD)，而漏極則耦接至第四晶體管M6的漏極。第四晶體管M6的連接關系為其源極耦接至地(ground)，而柵極則連接至第五晶體管M7的柵極。第五晶體管M7的連接關系為其漏極連接至輸出電壓VOUT的節(jié)點，源極則耦接到地。更進一步的詳細說明如下。
如上所述，當正向升壓調節(jié)器500的輸出電壓VOUT變高時，基本電路510內第一和第二晶體管M3、M4的閾電壓VTH即隨著溫度而遞減，并導致閾電壓VTH超過一較低的調節(jié)電壓VREG，造成電流Id增加過快，而使得輸出電壓VOUT太早變的過高。因此，本發(fā)明揭露的正向升壓調節(jié)器500通過將金屬氧化物半導體場效應晶體管(MOSFET)閾電壓VTH的特性加入一可以提供正溫度系數(shù)(positive temperature coefficient)至基本電路510的漏電流源(leakage current source)520，來克服當閾電壓VTH在高溫時下跌而導致效能變差的困難。
如圖5所示，利用第三、第四、以及第五晶體管M5、M6、M7所組成可變的漏電流源520即可讓正向升壓調節(jié)器500具有正溫度系數(shù)，進一步說明如下?？勺兊穆╇娏髟?20輸出一可變漏電流(Ipleak)至第一晶體管M3的漏極(即輸出電壓VOUT所在的節(jié)點)。因此方程式(5)(當只有一個晶體管用來產(chǎn)生輸出電壓VOUT時，則改為方程式(4))可以修改為方程式(6)如下VREG＝VREF+N×|VTH|+ΔV(Ipleak)(6)
其中VREF和VTH定義如前所述，N則為正向升壓調節(jié)器500內所有介于輸出節(jié)點VOUT和調節(jié)電壓VREG的串聯(lián)PMOS晶體管的個數(shù)，V(Ipleak)則為由漏電流源520所汲取的漏電流Ipleak產(chǎn)生的一正溫度系數(shù)項。ΔV(Ipleak)為當漏電流Ipleak被汲取時，根據(jù)對應的漏極與源極間的電流IDS所累加的跨在N個晶體管的閾電壓VTH差值。
在操作時，由于PMOS晶體管M5的柵極直接連接到供應電壓VDD，故PMOS晶體管M5處于關閉狀態(tài)(OFF state)。換句話說，PMOS晶體管M5的柵極與源極間的電壓降VGS即為零伏特。因此由PMOS晶體管M5所汲取的電流Ioff可稱之為關閉電流(offcurrent)、次閾電流(sub-threshold current)、或者是次閾漏電流(sub-threshold leakage)。然而一旦當溫度開始升高時，由PMOS晶體管M5所汲取的電流Ioff即會跟著急速地增加。電流Ioff接著流入NMOS晶體管M6。晶體管M6和M7組成一電流鏡(current mirror)，因此當汲取自PMOS晶體管M5后流經(jīng)NMOS晶體管M7的電流被放大時，放大的倍率即自NMOS晶體管M7映射(mirror)出來以提供一漏電流Ipleak，而放大的倍率則對應至NMOS晶體管M7尺寸(size)除以NMOS晶體管M6尺寸的比例。
如圖所示，漏電流Ipleak汲取自第一晶體管M3的漏極，即輸出電壓VOUT所在節(jié)點。如前所述，當流經(jīng)PMOS晶體管M3的電流超過參考電流IREF(其電流值為常數(shù))時，輸出電壓VOUT即增加。由于溫度的增加會導致電流Id在非預期的情況下太快超過參考電流IREF，可提供一個較低的調節(jié)電壓VREG來可克服閾電壓VTH減少的問題，使得漏電流Ipleak可補償不成熟的電流Id以使得輸出電壓VOUT不會發(fā)生過快增加的問題。既然漏電流Ipleak的輸出量正比于溫度的增加(于晶體管M5)，當閾電壓VTH因為溫度增加而降低并造成電流Id增加時，漏電流Ipleak即以正比于所增加溫度的速度產(chǎn)生。通過等比例的補償閾電壓VTH下降的方式，除非是較高的調節(jié)電壓VREG，否則輸出電壓VOUT不會變的過高。因此，如果增加的溫度不會增加NMOS晶體管M3和M4的閾電壓VTH，調節(jié)電壓VREG即可達到使得高輸出電壓VOUT所需的一相同的量。詳細說明請參閱圖6，圖6顯示本發(fā)明一升壓調節(jié)器內漏電流源520所提供的調節(jié)電壓VREG與操作溫度關系的一示意圖600。
此外，通過本發(fā)明升壓調節(jié)器電路，漏電流源520運作所需的用來產(chǎn)生漏電流Ipleak的電壓相對較低，特別是在溫度不高的情況下。另一個優(yōu)點是如果閾電壓VTH的衰減是由于制程上的變化(process variation)所造成時，本發(fā)明可提供相同或者是相似的補償。在這種情況下，因為所有調節(jié)器電路晶體管上制程角落的變化的相同閾電壓VTH衰減，故PMOS晶體管M5會有一電流Ioff的泄漏。因此，不管制程如何變化，由漏電流源所產(chǎn)生的漏電流Ipleak同樣地會補償基本電路的晶體管閾電壓VTH的衰減。
請同時參閱圖7A和圖7B，圖7A和圖7B分別為已知負向升壓調節(jié)器(negative boosted voltage regulator)710、720的電路圖。
圖7A顯示利用單一電壓以驅使晶體管裝置M9(以NMOS為例)的負向升壓調節(jié)器710，其連接關系說明如下調節(jié)電壓VREG耦接至源極、參考電壓VREF耦接至柵極、以及由負向升壓調節(jié)器710所提供的參考電流(IREF)源S3耦接至NMOS晶體管M9的漏極。在圖7B中，負向升壓調節(jié)器720則包含有第一、第二晶體管裝置M10、M11(皆以NMOS為例)，其連接關系說明如下對晶體管裝置M11來說，其源極耦接調節(jié)電壓VREG，而其柵極和漏極則同時連接至NMOS晶體管裝置M10的源極；對晶體管裝置M10來說，參考電壓VREF耦接至其柵極，而一常數(shù)的參考電流IREF源S4則耦接至其漏極與一供應電壓VDD。
和電路正向升壓調節(jié)器310、320相似之處為，上述電路負向升壓調節(jié)器710、720中，電流源S3和S4皆汲取一常數(shù)電流并且流經(jīng)晶體管M9、M10、M11，故每一跨在源極與柵極間的電壓降的絕對值(|VGS|)幾乎等于各對應晶體管閾電壓的絕對值(|VTH|)。圖7A的負向升壓調節(jié)器710的輸出電壓VOUT對應的轉換點(transfer point)定義如下VREG＝VREF-|VTH| (7)圖7B的負向升壓調節(jié)器720的輸出電壓VOUT對應的轉換點定義如下VREG＝VREF-N×|VTH|(8)其中VREF為參考電壓，VTH為晶體管M9、M10、M11的閾電壓，N則為負向升壓調節(jié)器720的串聯(lián)NMOS晶體管的個數(shù)。如同PMOS電路，溫度增加則可以降低NMOS晶體管的閾電壓值，并導致因輸出電壓VOUT狀態(tài)的改變而使得調節(jié)電壓VREG不準確。
請參閱圖8，圖8顯示一負向升壓調節(jié)器800的實施例的電路圖，和圖7B的第二已知正向升壓調節(jié)器720一樣，本發(fā)明負向升壓調節(jié)器800也包含有第一以及第二晶體管裝置M12、M13(在此以NMOS為例)。
輸入至負向升壓調節(jié)器800的調節(jié)電壓VREG耦接至NMOS晶體管M13的源極，NMOS晶體管M13的柵極和漏極則同時連接至NMOS晶體管M12的源極。此外，常數(shù)參考電壓VREF耦接至NMOS晶體管M12的柵極，常數(shù)參考電流IREF源S5則連接至NMOS晶體管M12的漏極；負向升壓調節(jié)器800輸出電壓VOUT節(jié)點介于NMOS晶體管M12與常數(shù)電流源S5之間。上述所有說明的元件即構成負向升壓調節(jié)器800的一基本電路810。
圖8的負向升壓調節(jié)器800還包含有第三、第四、以及第五晶體管M14、M15、M16。對正向升壓電路來說，第三晶體管M14的種類為NMOS，第四以及第五晶體管M15、M16的種類則為PMOS。NMOS晶體管M14的連接關系為其源極和柵極耦接至地(負電壓VSS)，而漏極則耦接至PMOS晶體管M15的漏極。PMOS晶體管M15的連接關系為其源極耦接至供應電壓VDD，而柵極則連接至PMOS晶體管M16的柵極。PMOS晶體管M16的連接關系為其漏極連接至輸出電壓VOUT的節(jié)點，源極則耦接到供應電壓VDD。更進一步的詳細說明如下。
為了在負向升壓電路中能夠適當?shù)靥嵘敵鲭妷篤OUT，并且產(chǎn)生上述的正溫度系數(shù)，除了原本的基本電路810外，尚需提供一漏電流源820，其包含有上述的第三、第四、以及第五晶體管M14、M15、M16，并且耦接至基本電路810。當汲取自NMOS晶體管M14后流經(jīng)PMOS晶體管M15的電流被放大時，放大的倍率即自PMOS晶體管M16映射(mirror)出來以提供基本電路810的NMOS晶體管M12的漏極(即輸出電壓VOUT的節(jié)點)一漏電流Inleak，其目的為在適當時機補償參考電流IREF，以避免因為溫度的增加(會造成NMOS晶體管M12和M13的閾電壓VTH下降)而連帶發(fā)生的輸出電壓VOUT處于不恰當?shù)某潆姞顟B(tài)(從低到高電壓)。因此方程式(8)(當只有一個晶體管用來產(chǎn)生輸出電壓VOUT時，則改為方程式(7))可以修改為方程式(9)如下VREG＝VREF-N×|VTH|-ΔV(Inleak)(9)其中VREF、VTH和N的定義如前所述，V(Inleak)則為由漏電流源820所汲取的漏電流Inleak產(chǎn)生的一應用于負升壓電路的正溫度系數(shù)項。ΔV(Inleak)為當漏電流Inleak被汲取時，根據(jù)對應的漏極與源極間的電流IDS所累加的跨在N個晶體管的閾電壓VTH差值。因此，利用圖8的負向升壓調節(jié)器800，在負向升壓電路中也可產(chǎn)生一正溫度系數(shù)，并且仍然保有正向升壓電路中的所有優(yōu)點。
雖然本發(fā)明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發(fā)明。本領域的技術人員，在不脫離本發(fā)明的精神和范圍內，應有能力對該較佳實施例做出各種更改和補充，因此本發(fā)明的保護范圍以權利要求書的范圍為準。
附圖中符號的簡單說明如下100應用環(huán)境的功能方塊圖110升壓調節(jié)器120充電泵130環(huán)形振蕩器310、320、500正向升壓調節(jié)器510、810基本電路520、820漏電流源710、720、800負向升壓調節(jié)器
權利要求
1.一種電壓調節(jié)器，用來調節(jié)一升壓電路產(chǎn)生的一升壓電壓，包括一調節(jié)電壓輸入，其用于接收來自該升壓電壓的一調節(jié)電壓；一參考電壓輸入，其用于接收一常數(shù)的參考電壓；一輸出節(jié)點，其用于提供一反饋信號至該升壓電路以控制該升壓電壓；至少一晶體管，耦接于該調節(jié)電壓輸入、該參考電壓輸入、以及該輸出節(jié)點，其用于依據(jù)比較該調節(jié)電壓以及該參考電壓來產(chǎn)生該反饋信號；以及一可變電流源，耦接于該輸出節(jié)點，其用于依據(jù)比較結果以及該反饋信號于該輸出節(jié)點產(chǎn)生一可變電流以減輕該至少一晶體管效能特性的額外效應，來使該升壓電路穩(wěn)定地來產(chǎn)生常數(shù)的該升壓電壓。
2.根據(jù)權利要求1所述的電壓調節(jié)器，其特征在于，該至少一晶體管包含有至少一場效應晶體管。
3.根據(jù)權利要求2所述的電壓調節(jié)器，其特征在于，該調節(jié)電壓輸入耦接至該至少一場效應晶體管的一源極，該參考電壓輸入耦接至該至少一場效應晶體管的一柵極，以及該輸出節(jié)點耦接至該至少一場效應晶體管的一漏極。
4.根據(jù)權利要求3所述的電壓調節(jié)器，其特征在于，該至少一場效應晶體管包含有至少一金屬氧化物半導體場效應晶體管。
5.根據(jù)權利要求1所述的電壓調節(jié)器，其特征在于，另包含有一參考電流源，耦接于該輸出節(jié)點，其用于汲取一常數(shù)參考電流以流經(jīng)該至少一晶體管。
6.根據(jù)權利要求1所述的電壓調節(jié)器，其特征在于，當該調節(jié)電壓超過該至少一晶體管的一閾電壓時，則增加該反饋信號。
7.根據(jù)權利要求6所述的電壓調節(jié)器，其特征在于，減輕該至少一晶體管效能特性是依據(jù)至少一可變電流源效能特性，且該可變電流增加時，該可變電流另增加該反饋信號。
8.根據(jù)權利要求7所述的電壓調節(jié)器，其特征在于，該可變電流源包含有至少一主動裝置。
9.根據(jù)權利要求8所述的電壓調節(jié)器，其特征在于，該至少一主動裝置包含有至少一場效應晶體管。
10.根據(jù)權利要求9所述的電壓調節(jié)器，其特征在于，該可變電流源的該至少一場效應晶體管的一第一晶體管的一漏極耦接至該輸出節(jié)點，并于該輸出節(jié)點產(chǎn)生該可變電流。
11.根據(jù)權利要求10所述的電壓調節(jié)器，其特征在于，該可變電流源的該至少一場效應晶體管的一第二晶體管的一漏極與一柵極耦接至該第一晶體管的一柵極以形成一電流鏡，該第二晶體管的該漏極與該柵極另耦接至一常數(shù)供應電壓。
12.根據(jù)權利要求11所述的電壓調節(jié)器，其特征在于，該可變電流源的該至少一場效應晶體管的一第三晶體管的一漏極耦接至該第二晶體管的該漏極與該柵極，該第三晶體管的一源極與一柵極直接耦接至該常數(shù)供應電壓，以及該第二晶體管的該漏極與該柵極經(jīng)由該第三晶體管來耦接至該常數(shù)供應電壓。
13.根據(jù)權利要求9所述的電壓調節(jié)器，其特征在于，該電壓調節(jié)器為一正向升壓調節(jié)器，以及該至少一晶體管與該可變電流源的該至少一場效應晶體管包含有PMOS裝置。
14.根據(jù)權利要求9所述的電壓調節(jié)器，其特征在于，該電壓調節(jié)器為一負向升壓調節(jié)器，以及該至少一晶體管與該可變電流源的該至少一場效應晶體管包含有NMOS裝置。
15.根據(jù)權利要求1所述的電壓調節(jié)器，其特征在于，該升壓電路為一充電泵，其用來接收該反饋信號以產(chǎn)生該升壓電壓。
16.根據(jù)權利要求15所述的電壓調節(jié)器，其特征在于，該反饋信號用來禁止該升壓電路的該升壓電壓的產(chǎn)生。
17.根據(jù)權利要求1所述的電壓調節(jié)器，其特征在于，該至少一晶體管效能特性的成因為由于溫度增加或制程變化所造成的閾電壓減少。
18.根據(jù)權利要求17所述的電壓調節(jié)器，其特征在于，至少一可變電流源效能特性為對應至該至少一晶體管效能特性。
19.一種電壓調節(jié)方法，用來調節(jié)一升壓電路產(chǎn)生的一升壓電壓，包括接收來自該升壓電壓的一調節(jié)電壓；接收一常數(shù)的參考電壓；比較該調節(jié)電壓以及該參考電壓來產(chǎn)生一反饋信號，其中該反饋信號受到至少一效能特性影響；提供該反饋信號至該升壓電路以控制該升壓電壓；以及依據(jù)比較以及該反饋信號來產(chǎn)生一可變電流結合于該反饋信號，以減輕該至少一效能特性的額外效應，來使常數(shù)的該升壓電壓穩(wěn)定地產(chǎn)生，其中該可變電流也受到至少一效能特性的影響。
20.根據(jù)權利要求19所述的電壓調節(jié)方法，其特征在于，另包含有當該調節(jié)電壓超過該至少一晶體管的一閾電壓時，則增加該反饋信號。
21.根據(jù)權利要求20所述的電壓調節(jié)方法，其特征在于，減輕步驟包含有依據(jù)該至少一效能特性來產(chǎn)生該可變電流，且當該可變電流增加時，該可變電流另增加該反饋信號。
22.根據(jù)權利要求19所述的電壓調節(jié)方法，其特征在于，該升壓電壓為一正向升壓電壓。
23.根據(jù)權利要求19所述的電壓調節(jié)方法，其特征在于，該升壓電壓為一負向升壓電壓。
24.根據(jù)權利要求19所述的電壓調節(jié)方法，其特征在于，該反饋信號用來禁止該升壓電路的該升壓電壓的產(chǎn)生。
25.根據(jù)權利要求19所述的電壓調節(jié)方法，其特征在于，至少一影響該反饋信號產(chǎn)生的效能特性是于溫度增加或制程變化時造成閾電壓減少所致。
26.根據(jù)權利要求25所述的電壓調節(jié)方法，其特征在于，至少一影響可變電流的效能特性是對應至該至少一影響反饋信號產(chǎn)生的效能特性。
27.一種升壓電路，包括一充電泵，其用于提供一升壓電壓；一振蕩器，耦接于該充電泵，其用于調節(jié)該充電泵的運作；以及一電壓調節(jié)器，其用于提供一反饋信號至該振蕩器以調節(jié)該振蕩器，該電壓調節(jié)器包括一調節(jié)電壓輸入，其用于接收來自該升壓電壓的一調節(jié)電壓；一參考電壓輸入，其用于接收一常數(shù)的參考電壓；一輸出節(jié)點，其用于提供該反饋信號；至少一晶體管，耦接于該調節(jié)電壓輸入、該參考電壓輸入、以及該輸出節(jié)點，其用于依據(jù)比較該調節(jié)電壓以及該參考電壓來產(chǎn)生該反饋信號；以及一可變電流源，耦接于該輸出節(jié)點，其用于依據(jù)比較結果以及該反饋信號于該輸出節(jié)點產(chǎn)生一可變電流以減輕該至少一晶體管效能特性的額外效應，來使該升壓電路穩(wěn)定地來產(chǎn)生常數(shù)的該升壓電壓。
28.一種電壓調節(jié)方法，用來調節(jié)一升壓電壓，包括利用一升壓電路來產(chǎn)生一升壓電壓；利用一升壓產(chǎn)生信號來控制該升壓電路；以及利用一反饋信號來調節(jié)該升壓產(chǎn)生信號，包括接收來自該升壓電壓的一調節(jié)電壓；接收一常數(shù)的參考電壓；依據(jù)比較該調節(jié)電壓以及該參考電壓來產(chǎn)生受到至少一效能特性影響的該反饋信號；以及產(chǎn)生一可變電流結合該反饋信號以依據(jù)該比較結果與該反饋信號來減輕該至少一效能特性，以使常數(shù)的該升壓電壓穩(wěn)定地產(chǎn)生，且該可變電流也受至少一效能特性的影響。
全文摘要
一種自我補償?shù)碾妷赫{節(jié)器、升壓電路及其電壓調節(jié)方法，用來調節(jié)一升壓電路產(chǎn)生的一升壓電壓。該電壓調節(jié)器包括一調節(jié)電壓輸入，其用于接收來自該升壓電壓的一調節(jié)電壓；一參考電壓輸入，其用于接收一常數(shù)參考電壓；以及一輸出節(jié)點，其用于提供一反饋信號至該升壓電路以控制該升壓電壓。此外，該電壓調節(jié)器包含有至少一晶體管，其用于比較該調節(jié)電壓以及該參考電壓來產(chǎn)生該反饋信號。該電壓調節(jié)器另包含有一可變電流源，其用于依據(jù)比較結果以及該反饋信號于該輸出節(jié)點產(chǎn)生一可變電流以減輕該至少一晶體管效能特性，來使該升壓電路穩(wěn)定地來產(chǎn)生常數(shù)的該升壓電壓。
文檔編號G05F1/565GK1808323SQ20051013741
公開日2006年7月26日 申請日期2005年12月30日 優(yōu)先權日2004年12月30日
發(fā)明者黃建華 申請人:中國臺灣積體電路制造股份有限公司