一種布里淵分布式光纖傳感系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種布里淵分布式光纖傳感系統(tǒng)，包括布里淵散射光（1）、光電探測(cè)器（2）、信號(hào)預(yù)處理電路（3）、高速AD采集電路（4）、任意編碼脈沖電路（5）、聲光驅(qū)動(dòng)器（6）、數(shù)據(jù)存儲(chǔ)電路（7）、微波源（8）、微波掃頻控制電路（9）、FPGA邏輯控制電路（10）、ARM與上位機(jī)接口電路（11）和上位機(jī)（12），提供布里淵光時(shí)域分析儀所需的編碼脈沖驅(qū)動(dòng)信號(hào)，并對(duì)光學(xué)子系統(tǒng)產(chǎn)生的布里淵散射光信號(hào)進(jìn)行采集和處理，從中解調(diào)出溫度和應(yīng)變信息，其針對(duì)性強(qiáng)，集成度高，低成本，實(shí)現(xiàn)了高測(cè)量精度、長(zhǎng)測(cè)量距離。
【專利說(shuō)明】一種布里淵分布式光纖傳感系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種分布式光纖傳感系統(tǒng)，特別涉及一種布里淵分布式光纖傳感系統(tǒng)，是一種適用于長(zhǎng)距離、高分辨率分布式光纖傳感系統(tǒng)的集成信號(hào)處理平臺(tái)。
【背景技術(shù)】
[0002]在世界范圍內(nèi)，由于對(duì)工業(yè)設(shè)施安全性和效益要求的不斷提高，對(duì)集成的安全檢測(cè)系統(tǒng)的需求逐步攀升。點(diǎn)式和準(zhǔn)分布式光纖傳感技術(shù)，盡管空間分辨率高、測(cè)量時(shí)間短、信號(hào)較強(qiáng)，而在可連續(xù)、無(wú)間斷、長(zhǎng)距離測(cè)量并與被測(cè)量介質(zhì)有較強(qiáng)的親和性方面卻比較弱，而且并未具有將傳輸與傳感媒質(zhì)合二為一的特性。
[0003]為了提高分布式測(cè)溫系統(tǒng)的測(cè)量精度和測(cè)量距離，可以對(duì)脈沖光進(jìn)行編碼，從而改善系統(tǒng)的信噪比，這就要求能產(chǎn)生編碼的波形發(fā)生卡，配合數(shù)據(jù)采集卡，進(jìn)行數(shù)據(jù)采集，但是通用波形發(fā)生卡由于需要PC以上位機(jī)軟件進(jìn)行控制，波形文件的加載和輸出實(shí)時(shí)性不高，而且與數(shù)據(jù)采集卡配合使用時(shí)，也不能很好的進(jìn)行同步編碼脈沖串，采用通用的任意波形發(fā)生卡結(jié)構(gòu)復(fù)雜，而大多采取DDS原理，則需要配置SRAM作為碼型存儲(chǔ)，以及高速DA用作模擬波形產(chǎn)生，成本高。

【發(fā)明內(nèi)容】

[0004]本發(fā)明針對(duì)現(xiàn)有技術(shù)中存在的缺點(diǎn)和不足提供了一種布里淵分布式光纖傳感系統(tǒng)，其針對(duì)性強(qiáng)，集成度高，低成本，實(shí)現(xiàn)高測(cè)量精度、長(zhǎng)測(cè)量距離。
[0005]為了實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是:
一種布里淵分布式光纖傳感系統(tǒng)，其特征在于:包括布里淵散射光、光電探測(cè)器、信號(hào)預(yù)處理電路、高速AD采集電路、任意編碼脈沖電路、聲光驅(qū)動(dòng)器、數(shù)據(jù)存儲(chǔ)電路、微波源、微波掃頻控制電路、FPGA邏輯控制電路、ARM與上位機(jī)接口電路和上位機(jī)；
布里淵散射光的輸出端與光電探測(cè)器的輸入端相連接，光電探測(cè)器的輸出端與信號(hào)預(yù)處理電路的輸入端相連接，信號(hào)預(yù)處理電路的輸出端與高速AD采集電路的輸入端相連接，高速AD采集電路的輸出端與FPGA邏輯控制電路的輸入端相連接，
FPGA邏輯控制電路的輸出端分別與任意編碼脈沖電路、數(shù)據(jù)存儲(chǔ)電路、微波掃頻控制電路和ARM與上位機(jī)接口電路的輸入端相連接，數(shù)據(jù)存儲(chǔ)電路和ARM與上位機(jī)接口電路的輸出端與FPGA邏輯控制電路的輸入端相連接，任意編碼脈沖電路的輸出端與聲光驅(qū)動(dòng)器的輸入端相連接，微波掃頻控制電路的輸出端與微波源的輸入端相連接，ARM與上位機(jī)接口電路的輸出端和上位機(jī)的輸入端。
[0006]本發(fā)明中所述FPGA邏輯控制電路的FPGA內(nèi)有一補(bǔ)零計(jì)數(shù)器，通過(guò)I/O引腳啟動(dòng)計(jì)數(shù)器對(duì)每127bit的哈達(dá)碼后面補(bǔ)足大量的零碼，在FPGA外部還有一高速緩沖器將電平提升至5V，完全滿足對(duì)聲光驅(qū)動(dòng)器的驅(qū)動(dòng)。
[0007]本發(fā)明中所述信號(hào)預(yù)處理電路內(nèi)有一 RC低通濾波將直流分量濾掉，再由一個(gè)加法電路疊加一個(gè)500mv直流分量，保持了 Vpp不變的情況下，將傳感信號(hào)調(diào)整到了 O-1V以內(nèi)，能夠適應(yīng)高速AD的量程。
[0008]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于:在一塊板卡上可提供光路中脈沖編碼所需的調(diào)制電脈沖，以及用于探測(cè)光移頻的掃頻微波源的控制信號(hào)，同時(shí)板上集成了高性能低成本的Cortex-M3內(nèi)核的ARM處理器STM32F103ZE，有效實(shí)現(xiàn)FPGA和PC之間的數(shù)據(jù)通信。本發(fā)明的優(yōu)點(diǎn)是針對(duì)性強(qiáng)，集成度高，低成本，是實(shí)現(xiàn)高測(cè)量精度、長(zhǎng)測(cè)量距離BOTDA的核心控制單元。
【專利附圖】

【附圖說(shuō)明】
[0009]圖1為本發(fā)明的系統(tǒng)結(jié)構(gòu)示意圖；
圖2為本發(fā)明經(jīng)過(guò)前端預(yù)處理后，傳感信號(hào)最大限度的調(diào)整在AD的量程范圍之內(nèi)，有效信號(hào)幅度沒(méi)有損失示意圖；其中橫坐標(biāo)表示信號(hào)的時(shí)間，縱坐標(biāo)表示信號(hào)的幅度；
圖3為本發(fā)明編碼脈沖發(fā)生電路產(chǎn)生的哈達(dá)碼波形圖，高電平為5V，脈沖寬度10ns，示意圖；其中橫坐標(biāo)表示編碼信號(hào)的時(shí)間，縱坐標(biāo)表示信號(hào)的幅度。
[0010]圖4為本發(fā)明數(shù)據(jù)采集與處理平臺(tái)上位機(jī)界面示意圖。其中橫坐標(biāo)表示傳感光纖的長(zhǎng)度，縱坐標(biāo)表示溫度。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)ー步的說(shuō)明。
[0012]參閱圖1，ー種布里淵分布式光纖傳感系統(tǒng)，包括布里淵散射光1、光電探測(cè)器2、信號(hào)預(yù)處理電路3、高速AD采集電路4、任意編碼脈沖電路5、聲光驅(qū)動(dòng)器6、數(shù)據(jù)存儲(chǔ)電路7、微波掃頻控制電路9、FPGA邏輯控制電路10、ARM與上位機(jī)接ロ電路11和上位機(jī)12 ;布里淵散射光I的輸出端與光電探測(cè)器2的輸入端相連接，光電探測(cè)器2的輸出端與信號(hào)預(yù)處理電路3的輸入端相連接，信號(hào)預(yù)處理電路3的輸出端與高速AD采集電路4的輸入端相連接，高速AD采集電路4的輸出端與FPGA邏輯控制電路10的輸入端相連接，F(xiàn)PGA邏輯控制電路10的輸出端分別與任意編碼脈沖電路5、數(shù)據(jù)存儲(chǔ)電路7、微波掃頻控制電路9和ARM與上位機(jī)接ロ電路11的輸入端相連接，數(shù)據(jù)存儲(chǔ)電路7和ARM與上位機(jī)接ロ電路11的輸出端與FPGA邏輯控制電路10的輸入端相連接，任意編碼脈沖電路5的輸出端與聲光驅(qū)動(dòng)器6的輸入端相連接，ARM與上位機(jī)接ロ電路11的輸出端和上位機(jī)12的輸入端。
[0013]分布式光纖傳感編碼產(chǎn)生及數(shù)據(jù)采集中，是由任意編碼脈沖電路5產(chǎn)生的編碼信號(hào)打入聲光驅(qū)動(dòng)器6，同時(shí)通過(guò)微波掃頻控制電路9驅(qū)動(dòng)微波源對(duì)光路中的探測(cè)光進(jìn)行移頻后，包含溫度和應(yīng)變信息的布里淵散射光I會(huì)經(jīng)過(guò)光電探測(cè)器2轉(zhuǎn)換為電信號(hào)后，進(jìn)入前端信號(hào)預(yù)處理電路3進(jìn)行信號(hào)調(diào)理，信號(hào)調(diào)理電路輸出的差分信號(hào)送入高速AD采集電路4進(jìn)行模數(shù)轉(zhuǎn)換，輸出為12bit，50MHz的數(shù)字信號(hào)并送入FPGA邏輯控制電路10，F(xiàn)PGA將原始數(shù)字信號(hào)去除隨機(jī)噪聲后，將去噪后的數(shù)據(jù)存儲(chǔ)在數(shù)據(jù)存儲(chǔ)電路7中，F(xiàn)PGA數(shù)據(jù)采集和控制電路所需要的參數(shù)由ARM與上位機(jī)接ロ電路11實(shí)現(xiàn)，上位機(jī)12軟件產(chǎn)生的控制信號(hào)如采樣長(zhǎng)度、平均次數(shù)、掃頻起始頻率、頻率累加步長(zhǎng)等，以及存儲(chǔ)在SRAM中的數(shù)據(jù)，通過(guò)ARM與FPGA進(jìn)行交互。
[0014]編碼脈沖產(chǎn)生是將127個(gè)127bit的哈達(dá)碼存儲(chǔ)在FPGA邏輯控制電路10的FPGA內(nèi)部片內(nèi)ROM中，F(xiàn)PGA以IOOMHz的速率向外查表輸出，為了適應(yīng)光纖長(zhǎng)度，每127bit哈達(dá)碼后面要補(bǔ)大量的零碼，在FPGA內(nèi)部設(shè)計(jì)一種計(jì)數(shù)器，用于完成補(bǔ)零算法，當(dāng)發(fā)送完有效的127bit數(shù)據(jù)后，拉低引腳，啟動(dòng)計(jì)數(shù)器，當(dāng)計(jì)數(shù)器寄到要補(bǔ)的零碼的個(gè)數(shù)后，F(xiàn)PGA開始查詢下一組127bit哈達(dá)碼并向外輸出，這種方式大大節(jié)省了 FPGA片內(nèi)資源，而FPGA查表輸出的編碼脈沖高電平為3.3V，不能直接驅(qū)動(dòng)聲光驅(qū)動(dòng)器，因此外加了高速緩沖器74AHCT245，保證脈沖寬度不變的條件下，將電平提升至5V，完全滿足對(duì)聲光驅(qū)動(dòng)器的驅(qū)動(dòng)。
[0015]信號(hào)預(yù)處理是由光電探測(cè)器2輸出的傳感信號(hào)，傳感信號(hào)是一個(gè)Vpp在O-1V的范圍內(nèi)，疊加了 2-4V直流分量的電信號(hào)，再通過(guò)信號(hào)預(yù)處理電路3將信號(hào)調(diào)整到AD量程的適應(yīng)范圍內(nèi)，并且又不得減少信號(hào)的Vpp，因此，傳感信號(hào)先通過(guò)RC低通濾波，濾波器截止頻率設(shè)為3Hz左右，只將直流分量濾掉，信號(hào)變?yōu)樵谡?fù)500mv內(nèi)的交流信號(hào)，再通過(guò)由高速運(yùn)放TL072構(gòu)成的加法電路，疊加一個(gè)500mv的直流分量，這樣信號(hào)就保持了 Vpp不變的情況下，調(diào)整到了 O-1V以內(nèi)，能夠適應(yīng)高速AD的量程，500mv直流分量由后端的ARM通過(guò)DA產(chǎn)生，TL072的壓擺率為13V/y S，能夠保證傳感信號(hào)前端陡峭的邊沿不失真的的通過(guò)運(yùn)放，經(jīng)調(diào)整后的信號(hào)之后通過(guò)一個(gè)二階巴沃斯低通濾波器，濾除高頻噪聲信號(hào)，濾波器的截止頻率設(shè)定在10MHz，為了降低信號(hào)在輸送至AD的過(guò)程中耦合進(jìn)去的共模噪聲，采用AD8138搭建單端轉(zhuǎn)差分電路，將單端信號(hào)轉(zhuǎn)換成差分信號(hào)進(jìn)行傳輸。
[0016]高速AD采集電路4采用最高采樣率為80MSPS的高速ADC AD9236進(jìn)行模擬量到數(shù)字量的轉(zhuǎn)換，AD9236的分辨率是12bit，配置數(shù)據(jù)輸出格式為二進(jìn)制補(bǔ)碼，AD9236工作在50MSPS下，對(duì)信號(hào)完整性和電源完整性要求較高，因此在電路設(shè)計(jì)中，AD的數(shù)字電源和模擬電源單獨(dú)供電，并且采取模擬部分和數(shù)字部分劃分的布局。AD時(shí)鐘由FPGA內(nèi)部PLL的專用時(shí)鐘輸出引腳給出，時(shí)鐘線與其它信號(hào)線之間要遵循3W原則。
[0017]FPGA邏輯控制電路10及數(shù)據(jù)存儲(chǔ)電路7是FPGA根據(jù)ARM傳遞的參數(shù)，如采樣長(zhǎng)度與平均次數(shù)，將AD轉(zhuǎn)換后的數(shù)據(jù)，按照采樣長(zhǎng)度采集后，進(jìn)行平均降噪處理，存入板上的SRAM中，采樣深度最大可以設(shè)置為256K，平均次數(shù)最高可設(shè)為1024次。在不影響系統(tǒng)處理速度的前提下，通常平均次數(shù)256次比較合適。通過(guò)平均降噪，大大降低了摻雜在傳感信號(hào)中的隨機(jī)噪聲，保證了后端對(duì)信號(hào)的解調(diào)精度。
[0018]微波掃頻控制電路9是FPGA控制邏輯根據(jù)微波源的通信協(xié)議，以串口方式向微波源發(fā)送掃頻命令，微波源內(nèi)置單片機(jī)接收串口命令后產(chǎn)生掃頻信號(hào)，提供給電光調(diào)制器，進(jìn)行掃頻。
[0019]ARM與上位機(jī)接口 11是采用Cotex-M3內(nèi)核的低成本高性能ARM處理器STM32F103ZE,負(fù)責(zé)接收上位機(jī)軟件發(fā)送的命令參數(shù)，同時(shí)負(fù)責(zé)將存儲(chǔ)在SRAM中的數(shù)據(jù)上傳至上位機(jī)，ARM和FPGA之間采用FSMC方式進(jìn)行通信，可以高效的實(shí)現(xiàn)FPGA和PC之間的數(shù)據(jù)通信。
[0020]上位機(jī)部分12是上位機(jī)接收采集卡上ARM發(fā)送的數(shù)據(jù)，根據(jù)一定的算法，將溫度信息和應(yīng)變信息從采集到的傳感信號(hào)里面解調(diào)出來(lái)，通過(guò)設(shè)計(jì)上位機(jī)界面，可以輸入?yún)?shù)和顯示溫度/應(yīng)變測(cè)量曲線。
[0021]本發(fā)明實(shí)施例公布的為較佳實(shí)施方式，但其具體實(shí)施并不限于此，本領(lǐng)域的普通技術(shù)人員極易根據(jù)上述實(shí)施例，領(lǐng)會(huì)本發(fā)明的精神，并做出不同的引申和變化，只要不脫離本發(fā)明的精神，都屬本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.ー種布里淵分布式光纖傳感系統(tǒng)，其特征在于:包括布里淵散射光(I)、光電探測(cè)器(2)、信號(hào)預(yù)處理電路(3)、高速AD采集電路(4)、任意編碼脈沖電路(5)、聲光驅(qū)動(dòng)器(6)、數(shù)據(jù)存儲(chǔ)電路(7)、微波源(8)、微波掃頻控制電路(9)、FPGA邏輯控制電路(10)、ARM與上位機(jī)接ロ電路(11)和上位機(jī)(12 ); 布里淵散射光(I)的輸出端與光電探測(cè)器(2)的輸入端相連接,光電探測(cè)器(2)的輸出端與信號(hào)預(yù)處理電路(3)的輸入端相連接，信號(hào)預(yù)處理電路(3)的輸出端與高速AD采集電路(4)的輸入端相連接，高速AD采集電路(4)的輸出端與FPGA邏輯控制電路(10)的輸入端相連接， FPGA邏輯控制電路(10 )的輸出端分別與任意編碼脈沖電路(5 )、數(shù)據(jù)存儲(chǔ)電路(7 )、微波掃頻控制電路(9 )和ARM與上位機(jī)接ロ電路(11)的輸入端相連接， 數(shù)據(jù)存儲(chǔ)電路(7)和ARM與上位機(jī)接ロ電路(11)的輸出端與FPGA邏輯控制電路(10)的輸入端相連接，任意編碼脈沖電路(5)的輸出端與聲光驅(qū)動(dòng)器(6)的輸入端相連接,微波掃頻控制電路(9)的輸出端與微波源(8)的輸入端相連接，ARM與上位機(jī)接ロ電路(11)的輸出端和上位機(jī)(12)的輸入端。
2.根據(jù)權(quán)利要求1所述的ー種布里淵分布式光纖傳感系統(tǒng)，其特征在于:所述FPGA邏輯控制電路(10)的FPGA內(nèi)有一補(bǔ)零計(jì)數(shù)器和FPGA外部有一高速緩沖器。
3.根據(jù)權(quán)利要求1所述的ー種布里淵分布式光纖傳感系統(tǒng)，其特征在于:所述信號(hào)預(yù)處理電路(3)包括ー個(gè)RC低通濾波和ー個(gè)加法電路。
【文檔編號(hào)】G05B19/042GK103453921SQ201310426849
【公開日】2013年12月18日 申請(qǐng)日期:2013年9月18日 優(yōu)先權(quán)日:2013年9月18日
【發(fā)明者】崔安彬, 王子南, 閆曉東, 饒?jiān)平? 申請(qǐng)人:電子科技大學(xué)