數(shù)?；旌想娐返碾娫措娐返闹谱鞣椒?br> 【專利摘要】本實(shí)用新型公開一種數(shù)模混合電路的電源電路，該電源電路包括基準(zhǔn)源，該基準(zhǔn)源包括電源切換模塊、帶隙基準(zhǔn)源及低壓差線性穩(wěn)壓源，電源切換模塊一輸入端接入外部電源，輸出端接帶隙基準(zhǔn)源輸入端，帶隙基準(zhǔn)源輸出端接低壓差線性穩(wěn)壓源輸入端，低壓差線性穩(wěn)壓源輸出端反饋接入電源切換模塊另一輸入端；帶隙基準(zhǔn)源和低壓差線性穩(wěn)壓源可分別向電源切換模塊提供使能信號，用以電源切換模塊在邏輯判斷后切換供電模式，給帶隙基準(zhǔn)源提供外部電源電壓或低壓差線性穩(wěn)壓源電壓。本實(shí)用新型可在降低電源線及地線干擾、實(shí)現(xiàn)高電源電壓抑制比、提高工作穩(wěn)定性或優(yōu)化負(fù)載調(diào)整率中的某一個(gè)方面改善性能。
【專利說明】數(shù)?；旌想娐返碾娫措娐?br>
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及集成電路設(shè)計(jì)技術(shù)，尤其涉及數(shù)?；旌想娐?芯片)及其附屬電路。

【背景技術(shù)】
[0002]目前，數(shù)?；旌想娐返玫皆絹碓綇V泛的應(yīng)用。由于同時(shí)存在數(shù)字電路和模擬電路，設(shè)計(jì)時(shí)必須考慮多方面的因素，茲舉例如下:
[0003]其一是接地要合理。在數(shù)模混合電路中，數(shù)字信號是模擬信號的一種噪聲源，它會給整個(gè)電路帶來地彈噪聲和電源擾動。這些噪聲和干擾耦合到模擬電路中，會影響模擬電路的工作性能。由于干擾源大部分通過地線和電源線產(chǎn)生，并且地線引起的噪聲干擾最大，所以在數(shù)?；旌想娐凡季种?，對地線和電源線的設(shè)計(jì)非常重要。但傳統(tǒng)的數(shù)?；旌想娐吩O(shè)計(jì)中，功能模塊之間物理隔離不夠，模擬地和數(shù)字地未能有效地分離，其電源設(shè)計(jì)沒有充分考慮到模擬電路和數(shù)字電路的特點(diǎn)，由此造成地線和電源線上產(chǎn)生干擾源，直接影響模擬電路的工作性能。
[0004]其二是基準(zhǔn)源要有較好的精確度與穩(wěn)定性。基準(zhǔn)源與廣泛應(yīng)用于各種模擬集成電路、數(shù)模混合信號集成電路和系統(tǒng)集成芯片中，其精度和穩(wěn)定性直接決定整個(gè)系統(tǒng)的精度。在模/數(shù)轉(zhuǎn)換器(ADC)、數(shù)/模轉(zhuǎn)換器(DAC)、動態(tài)存儲器(DRAM)等集成電路設(shè)計(jì)中，低溫度系數(shù)、高電源抑制比(PSRR)的基準(zhǔn)源設(shè)計(jì)十分關(guān)鍵。帶隙基準(zhǔn)源就是一種較為穩(wěn)定的基準(zhǔn)源，它將負(fù)溫度系數(shù)的電壓與正溫度系數(shù)的電壓加權(quán)相加，由此抵消溫度對輸出電壓的影響。傳統(tǒng)的帶隙基準(zhǔn)源需要采用運(yùn)算放大器形成的反饋環(huán)路實(shí)現(xiàn)電壓基準(zhǔn)源的穩(wěn)定輸出，由于運(yùn)算放大器自身帶寬、增益的限制，使得電源電壓的波動在一定帶寬范圍內(nèi)(尤其時(shí)中頻段)無法得到很好的抑制，由此影響基準(zhǔn)電壓源的輸出信號質(zhì)量。此外，傳統(tǒng)的帶隙基準(zhǔn)電路中，輸出電壓VBE約為1.25V，這就限制了電源電壓在IV以下的應(yīng)用。隨后改進(jìn)的增強(qiáng)型帶隙基準(zhǔn)源電路結(jié)構(gòu)，采用前置電壓源單獨(dú)給帶隙基準(zhǔn)源供電，使得電源電壓抑制比得到一定的提高，但是改進(jìn)之后的電路結(jié)構(gòu)，增加了靜態(tài)功耗與芯片面積。
[0005]此外，現(xiàn)有數(shù)?；旌想娐愤€存在其它方面的不足，其有待于優(yōu)化設(shè)計(jì)以改善性能。有鑒于此，有必要設(shè)計(jì)一種新的數(shù)模混合電路(芯片)及其附屬電路。
實(shí)用新型內(nèi)容
[0006]針對現(xiàn)有技術(shù)存在的缺陷，本實(shí)用新型的目的在于提供數(shù)模混合電路(芯片)及其附屬電路，以便至少能在降低電源線及地線干擾、實(shí)現(xiàn)高電源電壓抑制比、提高工作穩(wěn)定性或優(yōu)化負(fù)載調(diào)整率中的某一個(gè)方面改善性能。
[0007]為解決以上技術(shù)問題，本實(shí)用新型提供一種數(shù)?；旌想娐返碾娫措娐罚摂?shù)?；旌想娐钒稍赑CB上的電源電路部分、模擬電路部分和數(shù)字電路部分；該P(yáng)CB上有三個(gè)分割層，其中包括獨(dú)立的GND/P0WER層；電源電路部分、數(shù)字電路部分及模擬電路部分物理分割在不同的獨(dú)立區(qū)域:該數(shù)字電路和該模擬電路的中低頻部分相靠近，該數(shù)字電路和該模擬電路的高頻部分相遠(yuǎn)離，其中高頻部分的信號線靠近連接器；該數(shù)字電路和該模擬電路物理隔離，且該模擬電路地與該數(shù)字電路地之間用溝壕分開，并用連接線將該模擬電路地與該數(shù)字電路地橋接；該電源電路包括基準(zhǔn)源，該基準(zhǔn)源包括電源切換模塊、帶隙基準(zhǔn)源及低壓差線性穩(wěn)壓源，電源切換模塊一輸入端接入外部電源，輸出端接帶隙基準(zhǔn)源輸入端，帶隙基準(zhǔn)源輸出端接低壓差線性穩(wěn)壓源輸入端，低壓差線性穩(wěn)壓源輸出端反饋接入電源切換模塊另一輸入端；帶隙基準(zhǔn)源和低壓差線性穩(wěn)壓源可分別向電源切換模塊提供使能信號，用以電源切換模塊在邏輯判斷后切換供電模式，給帶隙基準(zhǔn)源提供外部電源電壓或低壓差線性穩(wěn)壓源電壓。
[0008]與現(xiàn)有技術(shù)相比，本實(shí)用新型可以至少可以取得以下某一個(gè)方面的優(yōu)點(diǎn):
[0009]1、合理布局模擬電路、數(shù)字電路及電源電路區(qū)域，各區(qū)域之間接地線分開，降低地線和電源線干擾，較大改善電路板的電路特性；
[0010]2、通過較為簡單的電源模式切換電路，可實(shí)現(xiàn)高電源電壓抑制比帶隙基準(zhǔn)的設(shè)計(jì)，由此滿足低功耗、高電源電壓抑制比的設(shè)計(jì)需求；
[0011]3、在帶隙基準(zhǔn)源基礎(chǔ)上增加自啟動電路單元及放大電路單元，使帶隙基準(zhǔn)源可以自動進(jìn)入正常工作狀態(tài)并增加其穩(wěn)定性；
[0012]4、針對低壓差線性穩(wěn)壓器結(jié)構(gòu)增加帶寬的電路單元，優(yōu)化了負(fù)載調(diào)整率，可滿足較大負(fù)載電容下輸出電壓穩(wěn)定的要求。

【專利附圖】

【附圖說明】
[0013]通過閱讀下文優(yōu)選實(shí)施方式的詳細(xì)描述，各種其他的優(yōu)點(diǎn)和益處對于本領(lǐng)域普通技術(shù)人員將變得清楚明了。附圖僅用于示出優(yōu)選實(shí)施方式的目的，而并不認(rèn)為是對本實(shí)用新型的限制。而且在整個(gè)附圖中，用相同的參考符號來表示相同的部件。在附圖中:
[0014]圖1是本使實(shí)用新型實(shí)施例模數(shù)混合電路的組成框圖；
[0015]圖2是圖1中模擬電路和數(shù)字電路的接地原理圖；
[0016]圖3是圖1中電源電路中的基準(zhǔn)源的電路框圖；
[0017]圖4是圖3中電源切換模塊的一種電路結(jié)構(gòu)；
[0018]圖5是圖3中帶隙基準(zhǔn)源的一種電路結(jié)構(gòu)；
[0019]圖6是圖3中帶隙基準(zhǔn)源的另一種電路結(jié)構(gòu)；
[0020]圖7是圖3中低壓差線性穩(wěn)壓源的一種電路結(jié)構(gòu)；
[0021]圖8是圖3中低壓差線性穩(wěn)壓源的另一種電路結(jié)構(gòu)。

【具體實(shí)施方式】
[0022]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本實(shí)用新型。但是本實(shí)用新型能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本實(shí)用新型內(nèi)涵的情況下做類似推廣，因此本實(shí)用新型不受下面公開的具體實(shí)施例的限制。
[0023]參見圖1，為本實(shí)用新型實(shí)施例數(shù)?；旌想娐返慕M成框圖。該實(shí)施例展示了一種比較合理的數(shù)?；旌想娐返牟季?。該數(shù)?；旌想娐钒娫措娐?包括基準(zhǔn)源)、數(shù)字電路(如線性數(shù)字電源電路、時(shí)鐘電路、DSP器件、CPLD器件和FPGA器件)及模擬電路(如數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器)等部分，所有這些電路模塊都集成在PCB(印刷電路板)上。該P(yáng)CB上有三個(gè)分割層，其中包括獨(dú)立的GND/POWER層:電源電路、數(shù)字電路部分及模擬電路部分物理分割在不同的獨(dú)立區(qū)域:三個(gè)部分的地線和電源線在靠近電源的地方極為緊密地連接，其中的高頻傳導(dǎo)噪聲被連接的電感消除；數(shù)字電路和模擬電路的中低頻部分相靠近，數(shù)字電路和模擬電路的高頻部分盡可能遠(yuǎn)的分離，而高頻部分的信號線盡可能地靠近連接器001，這樣可以提高整個(gè)電路的性能。
[0024]參見圖2，它是圖1中模擬電路和數(shù)字電路的接地原理圖。上述模數(shù)混合電路中，數(shù)字電路、模擬電路物理隔離，且模擬電路地和數(shù)字電路地分割在不同區(qū)域的地層。具體是將模擬電路地(層)與數(shù)字電路地(層)之間用溝壕002分開，然后用連接線003將模擬電路地與數(shù)字電路地橋接，通過這種方式分開模擬電路和數(shù)字電路的地，可以有效地抑制噪聲。在本實(shí)施例盡量減少模擬電路走線長度，數(shù)字電路的走線沿著模擬電路走線，且不與模擬電路的電源和地交錯(cuò)。
[0025]參見圖3，表示本實(shí)用新型模數(shù)混合電路中電源電路的基準(zhǔn)源的整體結(jié)構(gòu)。該帶隙基準(zhǔn)源應(yīng)用于圖1所述的數(shù)?；旌想娐?也可用于模擬集成電路或系統(tǒng)集成芯片)，其主要包括三個(gè)主要單元，即電源切換模塊(Power Supply) 100、帶隙基準(zhǔn)源(Bandgap) 200、低壓差線性穩(wěn)壓源(LD0&C0MP)300，連接方式是:電源切換模塊100的一輸入端接入外部電源，其輸出端接帶隙基準(zhǔn)源200輸入端，帶隙基準(zhǔn)源200輸出端接低壓差線性穩(wěn)壓源300輸入端，低壓差線性穩(wěn)壓源300輸出端反饋接入電源切換模塊100的另一輸入端，且?guī)痘鶞?zhǔn)源200和低壓差線性穩(wěn)壓源300分別向電源切換模塊100提供使能信號。以下對三個(gè)單元的主要功能分別進(jìn)行描述。
[0026]如圖3所示，電源切換模塊100經(jīng)過數(shù)字邏輯信號的判斷，自動切換供電模式給帶隙基準(zhǔn)源電路200，實(shí)現(xiàn)前置電壓源的功能；帶隙基準(zhǔn)源電路200穩(wěn)定輸出低溫漂系數(shù)的基準(zhǔn)電壓Switch Output給低壓差線性穩(wěn)壓源300，為芯片內(nèi)部提供一個(gè)穩(wěn)定的電壓源，并輸出使能信號Bandgap_0K ;低壓差線性穩(wěn)壓源300給電源切換模塊100提供穩(wěn)定的電源電壓Vout,并輸出使能信號LD0_0K，實(shí)現(xiàn)外部電源電壓VDD與低壓差線性穩(wěn)壓源300輸出電壓的切換。
[0027]如圖3所示，本實(shí)用新型中電源切換模塊100主要實(shí)現(xiàn)外部電源電壓與低壓差線性穩(wěn)壓源300輸出電壓之間的切換:當(dāng)外部電源上電后，帶隙基準(zhǔn)源200與低壓差線性穩(wěn)壓源300正常工作以后，分別輸出使能信號，之后經(jīng)過電源切換模塊100數(shù)字邏輯電路的控制，電源切換模塊100將外部電源電壓切換到低壓差線性穩(wěn)壓源輸出電壓給帶隙基準(zhǔn)源。相比之下，內(nèi)部低壓差線性穩(wěn)壓源基準(zhǔn)電壓的波動比外部電源電壓要小很多，由此間接地提高了帶隙基準(zhǔn)源200的電源電壓抑制比。
[0028]本實(shí)用新型中的電源切換模塊100、帶隙基準(zhǔn)源200、低壓差線性穩(wěn)壓源300均可采用多種電路形式，以下分別進(jìn)行說明。
[0029]1、電源切換模塊
[0030]參見圖4，表示本實(shí)用新型基準(zhǔn)源中電源切換模塊100 —較優(yōu)實(shí)施例的電路結(jié)構(gòu)。該電源切換模塊100的電路包括電流源IB、增強(qiáng)型MOS管M1-M17、電阻R1、電容Cl、二極管Dl等元件，由此分別構(gòu)成帶隙基準(zhǔn)源輸出使能信號輸入級電路、邏輯判斷級電路、開關(guān)級電路及保護(hù)級電路，以下進(jìn)一步進(jìn)行描述。
[0031]帶隙基準(zhǔn)源輸出使能信號輸入級電路，由電流源IB、增強(qiáng)型MOS管M1、M2、M3，電阻R1、電容Cl構(gòu)成，其中:電流源IB與增強(qiáng)型MOS管Ml構(gòu)成帶隙基準(zhǔn)源輸出使能信號判斷電路；M2與M3構(gòu)成反相電路，以便將帶隙基準(zhǔn)源輸出使能信號反相；電阻Rl與電容Cl構(gòu)成延時(shí)電路，以便將反相后的帶隙基準(zhǔn)源輸出使能信號延時(shí)預(yù)設(shè)時(shí)間后輸入到后續(xù)的邏輯判斷級電路。
[0032]邏輯判斷級電路，分別接入帶隙基準(zhǔn)源輸出使能信號Bandgap_0K和低壓差線性穩(wěn)壓源輸出使能信號LD0_0K，其輸出電源轉(zhuǎn)換開關(guān)信號，以便后續(xù)開關(guān)級電路選擇性地接入外部電源或帶隙基準(zhǔn)源，其中:M4-M7組成與非門，其對帶隙基準(zhǔn)源使能信號與線性穩(wěn)壓源輸出使能信號做出邏輯判斷，輸出電源轉(zhuǎn)換開關(guān)信號；M8、M9構(gòu)成反相器，對電源轉(zhuǎn)換開關(guān)信號反相，之后輸出至開關(guān)級電路。
[0033]開關(guān)級電路，由開關(guān)管Mil、M12、M13、M14、M15、M16構(gòu)成，根據(jù)邏輯判斷級電路輸出的電源轉(zhuǎn)換開關(guān)信號，各Ml?M17相應(yīng)導(dǎo)通或截止，以便選擇性地接入外部電源或低壓差線性穩(wěn)壓源電壓。
[0034]保護(hù)級電路，特別地設(shè)置有三鉗位電路，其中:M10、M17為增強(qiáng)型PMOS管，實(shí)現(xiàn)鉗位保護(hù)；D1為保護(hù)二極管，也起鉗位作用。
[0035]如圖4所示，該電源切換模塊100的工作過程是:電流源IB與增強(qiáng)型MOS管Ml、構(gòu)成帶隙基準(zhǔn)源輸出使能信號判斷電路，其中Ml滿足下拉功能；M2與M3將帶隙基準(zhǔn)源輸出使能信號反相以后經(jīng)過電阻Rl與Cl組成的延時(shí)單元，最終輸出到與非門的輸入端；M4-M7組成與非門，其對帶隙基準(zhǔn)源使能信號與線性穩(wěn)壓源輸出使能信號做出邏輯判斷；使能信號最終經(jīng)過由M8、M9構(gòu)成的反相器，分別為開關(guān)管M11、M12、M13、M14、M15、M16提供開關(guān)信號，由此實(shí)現(xiàn)電源的切換。
[0036]需說明的是，上述實(shí)施例中的各級電路結(jié)構(gòu)均可采用其它電路形式實(shí)現(xiàn)。例如，圖4中數(shù)字邏輯電路部分采用與非門，之后經(jīng)反相器輸出到開關(guān)電路，顯然也可采用其它邏輯電路結(jié)構(gòu)，例如直接以與門代替，不再贅述。
[0037]如圖4所示，該電源切換模塊100的主要邏輯為:
[0038](I)帶隙基準(zhǔn)源使能信號Bandgap_0K = “0”，低壓差線性穩(wěn)壓源輸出使能信號LD0_0K = “O” 時(shí)，
[0039]Vout = VIN-VDS_15-VDS_17
[0040](2)帶隙基準(zhǔn)源使能信Bandgap_0K = “ 1”，低壓差線性穩(wěn)壓源輸出使能信號LD0_OK = “I” 時(shí)，
[0041]Vout = VBIAS-VDS_12
[0042]本實(shí)施例通過供電開關(guān)的作用，基準(zhǔn)電壓的電源電壓抑制比得到很大改善，在低頻10Hz下，能夠達(dá)到106dB ;在中頻10KHz下，能夠達(dá)到55dB。
[0043]2、帶隙基準(zhǔn)源
[0044]帶隙基準(zhǔn)源為得到與溫度無關(guān)的電壓源，其基本思路是將具有負(fù)溫度系數(shù)的雙極三級管的基極-發(fā)射極電壓VBE與具有正溫度系數(shù)的雙極三級管VBE的差值Λ VBE以不同權(quán)重相加，使Λ VBE的溫度系數(shù)剛好抵消VBE的溫度系數(shù)，得到一個(gè)與溫度無關(guān)的基準(zhǔn)電壓。
[0045]參見圖5，為本實(shí)用新型實(shí)施例中帶隙基準(zhǔn)源的一種電路結(jié)構(gòu)。該帶隙基準(zhǔn)源中，Vref為輸出的基準(zhǔn)電壓，VBE為圖5中三級管Ql的基極-發(fā)射極電壓；R2、R3、R4在電路中的位置如圖5所示。具體電路結(jié)構(gòu)為:包括晶體管M18、晶體管M19、三極管Q1、三級管Q2、放大器IC及電阻R2、電阻R3、電阻R4，晶體管M18的源極與晶體管M19的源極共同接至電源，晶體管M18的柵極與晶體管M19的柵極共同接放大器IC的輸出端，晶體管M18的漏極通過電阻R2接放大器IC的一輸入端，晶體管M19的漏極通過電阻R3接放大器IC另一輸入端，該電阻R2接至三級管Ql的集電極，該三級管Ql的集電極與該三級管Ql的基極連接，該三級管Ql的發(fā)射極接地；該電阻R3通過電阻R4接至三級管Q2的集電極，該三級管Q2的集電極與該三級管Q2的基極連接，該三級管Q2的發(fā)射極接地。
[0046]圖5中電路工作原理為:運(yùn)算放大器1C、PMOS管M18和M19構(gòu)成一個(gè)負(fù)反饋，使得運(yùn)放正負(fù)輸入端電壓相等。發(fā)射極面積之比為η的兩個(gè)三極管Q1、Q2的VBE差值Λ VBE加在電阻R2上。運(yùn)放的輸入電流為零，所以電阻R2、R3上的電壓也和絕對溫度成正比，可以用來補(bǔ)償三級管Ql管子VBE中隨絕對溫度線性減小的部分。因此，合理選擇R3、R4及η的值，可以得到與溫度無關(guān)的輸入電壓
/ 、kT
[0047]Vref = Vbe+{? +—Inn

q
[0048]參見圖6，表示本實(shí)用新型實(shí)施例另一種帶隙基準(zhǔn)源的電路結(jié)構(gòu)。該帶隙基準(zhǔn)源電路，是在Banba結(jié)構(gòu)基準(zhǔn)源的基礎(chǔ)上添加自啟動電路及放大電路,具體結(jié)構(gòu)如下所示。
[0049]如圖6所示，該帶隙基準(zhǔn)源包括以下組成部分:第一部分為帶隙基準(zhǔn)源的啟動單元(Start_up Part)，主要由MSA，MSB，MSC三個(gè)管子的性能來決定帶隙基準(zhǔn)源單元自啟動；第二部分為帶隙基準(zhǔn)源的放大單元(Two-stage Amplifer),采用二級Miller電路,并且從帶隙基準(zhǔn)源單元獲得偏置電流；第三部分為帶隙基準(zhǔn)源單元，與Hironori Banba結(jié)構(gòu)的帶隙基準(zhǔn)源電路基本一致。
[0050]本實(shí)施例的帶隙基準(zhǔn)源結(jié)構(gòu)的優(yōu)點(diǎn)體現(xiàn)在以下幾個(gè)方面:
[0051]該帶隙基準(zhǔn)源電路中，具有以下特點(diǎn):
[0052](I)Hironori Banba 帶隙基準(zhǔn)源單元包括 NMOS 管 M20、M21、M22 及三級管 Q3、Q4、電阻R5、R6、R7及R8等元件，輸出參考電壓Vref通過兩個(gè)電流的和在電阻R8上的壓降來實(shí)現(xiàn):一個(gè)電流與三極管Q3的VBE成正比，另一個(gè)與三級管Q4的VBE成正比，產(chǎn)生的基準(zhǔn)電流通過MOS管M22鏡像到輸出電流，再通過輸出負(fù)載電阻R8決定輸出參考電壓，方便改變所需產(chǎn)生的電壓值。
[0053](2)帶隙基準(zhǔn)源放大器單元中采用Miller補(bǔ)償來增加穩(wěn)定性，其包括MOS管MA1、MA2、MA3、MA4、MA5、MA6、MA7等，各節(jié)點(diǎn)I?7位置具體如圖所示。一般的Hironori Banba結(jié)構(gòu)等采用的是以NMOS為差分輸出管的單級運(yùn)放，這樣要達(dá)到較低電源電壓則需要非標(biāo)準(zhǔn)的耗盡型器件，對工藝的轉(zhuǎn)換性較差，本實(shí)施例中采用PMOS管M20、M21作為差分輸入。由于放大器在電路中起的作用是保證節(jié)點(diǎn)1、2電壓的相等，達(dá)到對核心部分沒有影響的效果O
[0054](3)帶隙基準(zhǔn)源自啟動單元包括MOS管MSA、MSB、MSC、M23、M24，其使電路節(jié)點(diǎn)處于簡并狀態(tài)時(shí)也可以自動進(jìn)入正常工作狀態(tài)。在本實(shí)施例中，通過添加啟動部分的電路，雖然增加了元件數(shù)，卻能使制造和啟動過程簡單實(shí)用。與之不同，在Hironori Banba結(jié)構(gòu)中，其自啟動方法是采用一個(gè)額外的脈沖(Power On-Reset Signal)來實(shí)現(xiàn),這在模擬與混合電路中較少用到。
[0055]以下對本實(shí)施例的自啟動單元及放大電路單元進(jìn)行分析。
[0056]如圖6所示，該帶隙基準(zhǔn)源的啟動單元包括由PMOS管MSA、PMOS管MSB、PMOS管MSC構(gòu)成的開啟電路；PM0S管MSA的源極接電源，PMOS管MSA的漏極接NMOS管MSC的漏極和NMOS管MSB的柵極，MOS管MSA的柵極、NMOS管MSC的源極和NMOS管MSB的源極接地，NMOS管MSB的漏極、NMOS管MSC的柵極分別接至帶隙基準(zhǔn)源的放大單元。該帶隙基準(zhǔn)源的啟動單元設(shè)置有反相電路，NMOS管MSB的漏極、NMOS管MSC的柵極通過該反相電路接至該帶隙基準(zhǔn)源的放大單元
[0057]如圖6所示，該帶隙基準(zhǔn)源的放大單元包括PMOS管MAUPM0S管MA2、PM0S管MA5、PMOS 管 MA7 和 NMOS 管 MA3、NM0S 管 MA4、NM0S 管 MA6 ；PM0S 管 MAl 的柵極和 PMOS 管 MA2 的柵極分別接帶隙基準(zhǔn)源模塊的對應(yīng)輸入端，PMOS管MAl的源極和PMOS管MA2的源極共同接PMOS管MA5的漏極，PMOS管MA5的源極接電源，PMOS管MA5的柵極接至帶隙基準(zhǔn)源的自啟動模塊，PMOS管MAl的漏極與NMOS管MA3的漏極、NMOS管MA3的柵極和NMOS管MA4的柵極連接，NMOS管MA3的源極和NMOS管MA4的源極接地，構(gòu)成第一級放大電路；NM0S管MA6的柵極接NMOS管MA4的漏極，NMOS管MA6的柵極與MOS管MA6的漏極之間接電容Ce，PMOS管MA7的漏極連接NMOS管MA6的漏極，PMOS管MA7源極接電源，PMOS管MA7的柵極接PMOS管MA5的襯底，構(gòu)成第二級放大電路。該帶隙基準(zhǔn)源的放大單元的偏置電路，該偏置電路的偏置電壓受帶隙基準(zhǔn)源的啟動單元的輸出電壓控制。
[0058]在包括M25管與M26管的放大器的偏置電路中，如果初始狀態(tài)節(jié)點(diǎn)2的電壓為0，則出現(xiàn)簡并，在沒有外界刺激情況下不會工作。這在實(shí)際應(yīng)用中是不可接受的，所以必須去除簡并點(diǎn)。具體由3個(gè)MOS管形成開啟電路:由于PMOS管MSA的柵極接地，所以MSA始終導(dǎo)通，這樣使得節(jié)點(diǎn)S點(diǎn)電平升高；節(jié)點(diǎn)S也是MSB管的柵極，因此MSB管導(dǎo)通，它的漏極電平降低；這樣如果啟動點(diǎn)為PMOS柵極，該P(yáng)MOS管導(dǎo)通，電路可以開始工作。最后還必須使MSB管脫離，當(dāng)電路開始正常工作時(shí)，MSC管開啟，這樣就再次使節(jié)點(diǎn)5電平下降，MSB管由此關(guān)斷，脫離了啟動部分。
[0059]帶隙基準(zhǔn)源的放大單元主要作用是使兩個(gè)輸入節(jié)點(diǎn)1、2的電平相等，所以只要增益足夠就可以，另外為了防止振蕩，相位裕度也要足夠，其他指標(biāo)不是特別重要。其中放大器的核心部分作用為:MA1、MA2為第一級差分放大，MA6為第二級放大，MA5、MA7從帶隙部分偏置電流分配給放大部分MOS管。Ce為密勒電容，將主次極點(diǎn)分離，也可增大相位裕度。
[0060]3、低壓差線性穩(wěn)壓源
[0061]參見圖7，示出低壓差線性穩(wěn)壓源的一種電路結(jié)構(gòu)，由串聯(lián)調(diào)整管(三極管)VT、取樣電阻R9和R10、比較放大器A等元件組成，三級管VT的集電極接低壓差線性穩(wěn)壓源的輸出端，三級管VT的發(fā)射極接低壓差線性穩(wěn)壓源的輸入端，三極管VT的基極接比較放大器A的輸出端，比較放大器A的正輸入端接于電阻R9和RlO的連接點(diǎn)，電阻R9和電阻Rl串接于低壓差線性穩(wěn)壓源的輸出端與地之間，比較放大器A的負(fù)輸入端接二極管的陰極，該二極管的陽極接地。
[0062]工作原理為:取樣電壓加在放大比較器A的正相輸入端，與加在負(fù)相輸入端的基準(zhǔn)電壓Uin相比較，兩者的差值經(jīng)比較放大器A放大后，控制串聯(lián)調(diào)整管VT的壓降，從而穩(wěn)定輸出電壓。當(dāng)輸出電壓Uout降低時(shí)，基準(zhǔn)電壓與取樣電壓的差值增加，比較放大器輸出的驅(qū)動電流增加，串聯(lián)調(diào)整管壓降減小，從而使輸出電壓升高。相反，若輸出電壓Uout超過所需要的設(shè)定值，比較放大器A輸出的前驅(qū)動電流減小，從而使輸出電壓降低。供電過程中，輸出電壓校正連續(xù)進(jìn)行，調(diào)整時(shí)間只受比較放大器A和輸出晶體管回路反應(yīng)速度的限制。
[0063]參見圖8，表示本實(shí)用新型低壓差線性穩(wěn)壓源的另一種電路結(jié)構(gòu)。該低壓差線性穩(wěn)壓源，包括誤差放大電路、功率級輸出電路及拓增帶寬電路，其中:功率級輸出電路的輸出端負(fù)反饋接至誤差放大電路的正相輸入端，誤差放大電路的負(fù)相輸入端接入基準(zhǔn)電壓；拓增帶寬電路的輸入端連接誤差放大電路的輸出端，拓增帶寬電路的輸出端連接功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個(gè)負(fù)反饋環(huán)路的帶寬。以下對各部分電路單元分別進(jìn)行描述:
[0064]拓增帶寬電路中設(shè)置有鏡像恒流源，具體包括恒流源IB_1、恒流源IB_2組成，可用以使流經(jīng)拓增帶寬電路中的電流保持恒定。此外，還包括晶體管M27、晶體管M28及電阻R11，其中晶體管M27和晶體管M28均為增強(qiáng)型CMOS管，電阻Rll為低溫差電阻。具體連接關(guān)系是:恒流源IB_1的一端接外部電源正端，另一端接晶體管M28的漏極，且晶體管M28的漏極與晶體管M27的柵極連接；恒流源IB_1的一端接地，另一端接晶體管M27的漏極，且晶體管M27的漏極與功率級輸出電路的輸入端連接；晶體管M27的柵極通過電阻Rll與晶體管M27漏極連接，晶體管M27的源極接電源正端；晶體管M27的柵極連接誤差放大電路的輸出端，晶體管M27的源極接地。如圖2所示，低壓差線性穩(wěn)壓源中鏡像電流源IB_1、IB_2、低壓差線性穩(wěn)壓源的電流來源于帶隙基準(zhǔn)源(圖未示出)輸出電流的鏡像；由于設(shè)置了該拓增帶寬電路結(jié)構(gòu)，可增加整個(gè)負(fù)反饋環(huán)路的帶寬。
[0065]誤差放大電路采用二級運(yùn)算放大器VBG，可做為第一級增益級；而增強(qiáng)型晶體管M27、晶體管M28，低溫度系數(shù)電阻R11，恒流流源IB_1、IB_2組成的拓增帶寬電路作為為第二級非反相放大器，可最后驅(qū)動PMOS功率晶體管MP。
[0066]功率級輸出電路包括P型的功率晶體管MP、分壓網(wǎng)絡(luò)及外部補(bǔ)償用的電容Cout，其中:P型功率晶體管MP的柵極接拓增帶寬電路的輸出端，源極接外部電源正端，漏極接至穩(wěn)壓輸出端并通過分壓網(wǎng)絡(luò)接地，該穩(wěn)壓輸出端設(shè)有壓焊點(diǎn)PAD，其與誤差放大電路的輸出端之間接有電容C3 ；電容Cout接于P型功率晶體管MP的漏極和地之間，用以對輸出電壓穩(wěn)壓濾波；該分壓網(wǎng)絡(luò)具體由電阻R12、電阻R13及電容C2，其中電阻R12和電阻R13串接于P型功率晶體管MP的漏極和地之間，電容C2與電阻R12并接，誤差放大電路的正相輸入端接于電阻R12和電阻R13的連接節(jié)點(diǎn)上以實(shí)現(xiàn)負(fù)反饋連接。
[0067]如圖8所不，該功率級輸出電路中外部穩(wěn)壓輸出用的電容Cout的寄生電阻ESR在帶寬之外較遠(yuǎn)處，對環(huán)路穩(wěn)定性影響不大，故選取輸出電容的范圍和要求不做較高要求，由此可節(jié)約系統(tǒng)成本。
[0068]該低壓差線性穩(wěn)壓源在電源電壓VDD上電以后基準(zhǔn)電壓建立的整個(gè)過程為:通過包括放大器使能信號BG_0K、低壓差線性穩(wěn)壓源信號LD0_EN的翻轉(zhuǎn)過程，最終實(shí)現(xiàn)電源供電的切換:當(dāng)輸入電源電壓緩慢上升，達(dá)到帶隙基準(zhǔn)源的最低工作電壓時(shí)，帶隙基準(zhǔn)源提供
1.24V基準(zhǔn)電壓給LDO第一級運(yùn)算放大器的負(fù)相端，隨后輸出BG_0K信號，此時(shí)LDO輸出電壓緩慢上升且超過基準(zhǔn)電壓正常工作的電壓范圍，并輸出LD0_EN信號；再由電源切換模塊(圖3所示)開始將輸入電源電壓切換到LDO輸出供電模式，從而滿足基準(zhǔn)電壓源的工作需要，并最終穩(wěn)定輸出LDO的電壓。
[0069]該低壓差線性穩(wěn)壓源在保證足夠的相位裕度情況下，單位增益帶寬可達(dá)近400KHZ。用于系統(tǒng)級芯片時(shí)，由于內(nèi)設(shè)有上述的高帶寬低壓差線性穩(wěn)壓源，可有效地拓寬穩(wěn)壓源環(huán)路帶寬，使其負(fù)反饋環(huán)路穩(wěn)定的同時(shí)，可較好地滿足低負(fù)載調(diào)整率的要求，這就有助于保證基準(zhǔn)電壓的精度，提升模擬/數(shù)模混合芯片的性能。
[0070]與之不同，現(xiàn)有低壓差線性穩(wěn)壓源由誤差放大器、補(bǔ)償網(wǎng)絡(luò)、功率管、分壓電阻網(wǎng)絡(luò)形成的負(fù)反饋環(huán)路組成。由于誤差運(yùn)算放大器自身的帶寬限制和負(fù)反饋環(huán)路的穩(wěn)定性要求，通常將環(huán)路帶寬減小，一般情況下僅有10KHz左右，其環(huán)路帶寬的減小嚴(yán)重影響了負(fù)載調(diào)整率的性能。由此可見，該低壓差線性穩(wěn)壓源可有效拓寬穩(wěn)壓源環(huán)路帶寬，使其負(fù)反饋環(huán)路穩(wěn)定的同時(shí)，可較好地滿足低負(fù)載調(diào)整率的要求。
[0071]以上僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出的是，上述優(yōu)選實(shí)施方式不應(yīng)視為對本實(shí)用新型的限制，本實(shí)用新型的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本實(shí)用新型的精神和范圍內(nèi)，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種數(shù)?；旌想娐返碾娫措娐罚摂?shù)?；旌想娐钒稍赑CB上的電源電路部分、模擬電路部分和數(shù)字電路部分；該？08上有三個(gè)分割層，其中包括獨(dú)立的GND/POWER層；電源電路部分、數(shù)字電路部分及模擬電路部分物理分割在不同的獨(dú)立區(qū)域:該數(shù)字電路和該模擬電路的中低頻部分相靠近，該數(shù)字電路和該模擬電路的高頻部分相遠(yuǎn)離，其中高頻部分的信號線靠近連接器；該數(shù)字電路和該模擬電路物理隔離，且該模擬電路地與該數(shù)字電路地之間用溝壕分開，并用連接線將該模擬電路地與該數(shù)字電路地橋接，其特征在于，該電源電路包括基準(zhǔn)源，該基準(zhǔn)源包括電源切換模塊、帶隙基準(zhǔn)源及低壓差線性穩(wěn)壓源，電源切換模塊一輸入端接入外部電源，輸出端接帶隙基準(zhǔn)源輸入端，帶隙基準(zhǔn)源輸出端接低壓差線性穩(wěn)壓源輸入端，低壓差線性穩(wěn)壓源輸出端反饋接入電源切換模塊另一輸入端；帶隙基準(zhǔn)源和低壓差線性穩(wěn)壓源可分別向電源切換模塊提供使能信號，用以電源切換模塊在邏輯判斷后切換供電模式，給帶隙基準(zhǔn)源提供外部電源電壓或低壓差線性穩(wěn)壓源電壓。
2.如權(quán)利要求1所述的數(shù)?；旌想娐返碾娫措娐罚涮卣髟谟?，電源切換模塊包括邏輯判斷級電路和開關(guān)級電路；邏輯判斷級電路分別接入帶隙基準(zhǔn)源輸出使能信號和低壓差線性穩(wěn)壓源輸出使能信號，根據(jù)相應(yīng)邏輯輸出電源轉(zhuǎn)換開關(guān)信號；開關(guān)級電路根據(jù)電源轉(zhuǎn)換開關(guān)信號相應(yīng)導(dǎo)通或截止，用以選擇性地接入外部電源或低壓差線性穩(wěn)壓源。
3.如權(quán)利要求2所述的數(shù)?；旌想娐返碾娫措娐?，其特征在于，邏輯判斷級電路包括與非門及輸出反相器，其中:與非門對帶隙基準(zhǔn)源輸出使能信號與低壓差線性穩(wěn)壓源輸出使能信號做出邏輯判斷，輸出電源轉(zhuǎn)換開關(guān)信號；輸出反相器對電源轉(zhuǎn)換開關(guān)信號反相后輸出至開關(guān)級電路。
4.如權(quán)利要求2所述的數(shù)?；旌想娐返碾娫措娐?，其特征在于，該帶隙基準(zhǔn)源具有帶隙基準(zhǔn)源單元、帶隙基準(zhǔn)源的啟動單元和帶隙基準(zhǔn)源的放大單元，帶隙基準(zhǔn)源的啟動單元可以使帶隙基準(zhǔn)源單元自啟動，帶隙基準(zhǔn)源的放大單元可使帶隙基準(zhǔn)源單元的兩個(gè)輸入節(jié)點(diǎn)電平保持相等。
5.如權(quán)利要求4所述的數(shù)模混合電路的電源電路，其特征在于，帶隙基準(zhǔn)源的啟動單元包括由PMOS管MSA、PMOS管MSB、PMOS管MSC構(gòu)成的開啟電路；PM0S管MSA的源極接電源，PMOS管MSA的漏極接NMOS管MSC的漏極和NMOS管MSB的柵極，MOS管MSA的柵極、NMOS管MSC的源極和NMOS管MSB的源極接地，NMOS管MSB的漏極、NMOS管MSC的柵極分別接至帶隙基準(zhǔn)源的放大單元。
6.如權(quán)利要求4所述的數(shù)?；旌想娐返碾娫措娐?，其特征在于，帶隙基準(zhǔn)源的放大單元包括 PMOS 管 MA1、PMOS 管 MA2、PMOS 管 MA5、PMOS 管 MA7 和 NMOS 管 MA3、NMOS 管 MA4、NMOS管MA6 ；PM0S管MAl的柵極和PMOS管MA2的柵極分別接帶隙基準(zhǔn)源模塊的對應(yīng)輸入端，PMOS管MAl的源極和PMOS管MA2的源極共同接PMOS管MA5的漏極，PMOS管MA5的源極接電源，PMOS管MA5的柵極接至帶隙基準(zhǔn)源的自啟動模塊，PMOS管MAl的漏極與NMOS管MA3的漏極、NMOS管MA3的柵極和NMOS管MA4的柵極連接，NMOS管MA3的源極和NMOS管MA4的源極接地，構(gòu)成第一級放大電路；NM0S管MA6的柵極接NMOS管MA4的漏極，NMOS管MA6的柵極與MOS管MA6的漏極之間接電容Ce，PMOS管MA7的漏極連接NMOS管MA6的漏極，PMOS管MA7源極接電源，PMOS管MA7的柵極接PMOS管MA5的襯底，構(gòu)成第二級放大電路。
7.如權(quán)利要求1所述的數(shù)?；旌想娐返碾娫措娐?，其特征在于，低壓差線性穩(wěn)壓源包括誤差放大電路、功率級輸出電路及拓增帶寬電路，功率級輸出電路的輸出端負(fù)反饋接至誤差放大電路的正相輸入端，誤差放大電路的負(fù)相輸入端接入基準(zhǔn)電壓；拓增帶寬電路的輸出端連接功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個(gè)負(fù)反饋環(huán)路的帶寬。
8.如權(quán)利要求7所述的數(shù)?；旌想娐返碾娫措娐罚涮卣髟谟?，拓增帶寬電路包括恒流源IB_1、恒流源IB_2、M0S管M27、M0S管M28及電阻R11，其中:恒流源IB_1的一端接外部電源正端，另一端接MOS管M28的漏極，且MOS管M28的漏極與MOS管M27的柵極連接；恒流源IB_2的一端接地，另一端接MOS管M27的漏極，且MOS管M27的漏極與功率級輸出電路的輸入端連接；M0S管M27的柵極通過電阻Rll與MOS管M27的漏極連接，MOS管M27的源極接電源正端；M0S管M28的柵極連接誤差放大電路的輸出端，MOS管M28的源極接地。
9.如權(quán)利要求8所述的數(shù)?；旌想娐返碾娫措娐罚涮卣髟谟?，所述MOS管M27和所述MOS管M28均為增強(qiáng)型CMOS管，所述電阻Rll為低溫差電阻。
10.如權(quán)利要求7所述的數(shù)模混合電路的電源電路，其特征在于，功率級輸出電路包括P型功率MOS管MP、分壓網(wǎng)絡(luò)及外部補(bǔ)償用的電容Cout，其中:P型功率MOS管MP的柵極接拓增帶寬電路的輸出端，源極接外部電源正端，漏極接至穩(wěn)壓輸出端并通過分壓網(wǎng)絡(luò)接地；電容Cout接于P型功率MOS管MP的漏極和地之間，用以對輸出電壓穩(wěn)壓濾波。
【文檔編號】G05F1/56GK204009651SQ201420399558
【公開日】2014年12月10日 申請日期:2014年7月18日 優(yōu)先權(quán)日:2014年7月18日
【發(fā)明者】周磊 申請人:周國文