本發(fā)明屬于半導體集成電路技術領域，具體涉及一種帶鉗位功能的內(nèi)部電源產(chǎn)生電路。

背景技術：

隨著微電子技術的飛速發(fā)展，電源芯片在生活中起著越來越重要的作用。在電源芯片中，往往把高壓的功率電路和低壓的數(shù)字邏輯電路集成在同一芯片上，用以提高芯片的集成度。然而，功率電路需要一個高壓的電源供電，而數(shù)字邏輯電路則需要一個低壓的電源供電。這就使得在很多電源芯片中需要一個內(nèi)部電源產(chǎn)生電路，它將外部的高壓電源轉(zhuǎn)換成一個低壓電源，給數(shù)字邏輯電路供電。

傳統(tǒng)的內(nèi)部電源產(chǎn)生電路如圖1所示，包括基準電壓產(chǎn)生模塊、運算放大器amp1、第一電阻r1和第二電阻r2；基準電壓產(chǎn)生模塊產(chǎn)生一個不隨電源電壓和溫度變化的基準電壓vref，基準電壓vref作為運算放大器amp1的正輸入端；運算放大器amp1的負輸入端接第一電阻r1和第二電阻r2的一端；第二電阻r2的另一端接地；第一電阻r1的另一端接運算放大器的輸出端；運算放大器的輸出端也就是電路的輸出端vout，即產(chǎn)生的內(nèi)部電源。

傳統(tǒng)的內(nèi)部電源產(chǎn)生電路需要一個基準電壓產(chǎn)生模塊，同時還需要一個運算放大器構成的負反饋環(huán)路，具有結(jié)構復雜、功耗大、環(huán)路穩(wěn)定難以控制等缺點，導致其越來越難以被接受。

技術實現(xiàn)要素：

為解決現(xiàn)有內(nèi)部電源產(chǎn)生電路結(jié)構復雜、面積大、環(huán)路穩(wěn)定難以控制的技術問題，本發(fā)明提供了一種帶鉗位功能的內(nèi)部電源產(chǎn)生電路。

一種帶鉗位功能的內(nèi)部電源產(chǎn)生電路，包括：第一二極管d1、第二二極管d2、第三二極管d3、第四二極管d4、第五二極管d5、第一nmos晶體管n1、第一pmos晶體管p1、第一電阻r1和第二電阻r2；第一電阻r1的一端接電源，另一端接第一nmos晶體管n1的柵極和第一二極管d1的正端；第一二極管d1的負端接第一pmos晶體管p1的柵極和第二二極管d2的正端；第二二極管d2、第三二極管d3、第四二極管d4、第五二極管d5串聯(lián)相接，第五二極管d5的負端接地；第一nmos晶體管n1的漏極接電源，源極接輸出端vout；第一pmos晶體管p1的源極接輸出端vout，漏極接第二電阻r2的一端；第二電阻r2的另一端接地；輸出vout即為產(chǎn)生的內(nèi)部電源。

本發(fā)明電路中利用串聯(lián)二極管的電壓和來控制nmos晶體管的柵極從而使nmos晶體管產(chǎn)生內(nèi)部電源電壓vout，pmos晶體管p1和電阻r2的作用是對輸出內(nèi)部電源電壓進行鉗位，當輸出的內(nèi)部電源電壓過高時，pmos晶體管p1會導通放電，所以可以防止輸出電壓過高，避免造成以其作為電源的內(nèi)部低壓電路的損壞。

附圖說明

圖1是傳統(tǒng)的內(nèi)部電源產(chǎn)生電路結(jié)構示意圖；

圖2是本發(fā)明實施方式提供的帶鉗位功能的內(nèi)部電源產(chǎn)生電路結(jié)構示意圖。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明了，下面結(jié)合具體實施方式并參照附圖，對本發(fā)明進一步詳細說明。應該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構和技術的描述，以避免不必要地混淆本發(fā)明的概念。

為解決現(xiàn)有內(nèi)部電源產(chǎn)生電路結(jié)構復雜、面積大、環(huán)路穩(wěn)定難以控制的技術問題，本發(fā)明提供了一種帶鉗位功能的內(nèi)部電源產(chǎn)生電路。如圖2所示，該電路包括：第一二極管d1、第二二極管d2、第三二極管d3、第四二極管d4、第五二極管d5、第一nmos晶體管n1、第一pmos晶體管p1、第一電阻r1和第二電阻r2；第一電阻r1的一端接電源，另一端接第一nmos晶體管n1的柵極和第一二極管d1的正端；第一二極管d1的負端接第一pmos晶體管p1的柵極和第二二極管d2的正端；第二二極管d2、第三二極管d3、第四二極管d4、第五二極管d5串聯(lián)相接，第五二極管d5的負端接地；第一nmos晶體管n1的漏極接電源，源極接輸出端vout；第一pmos晶體管p1的源極接輸出端vout，漏極接第二電阻r2的一端；第二電阻r2的另一端接地；輸出vout即為產(chǎn)生的內(nèi)部電源。

本發(fā)明電路中利用串聯(lián)二極管的電壓和來控制nmos晶體管的柵極從而使nmos晶體管產(chǎn)生內(nèi)部電源電壓vout，pmos晶體管p1和電阻r2的作用是對輸出內(nèi)部電源電壓進行鉗位，當輸出的內(nèi)部電源電壓過高時，pmos晶體管p1會導通放電，所以可以防止輸出電壓過高，避免造成以其作為電源的內(nèi)部低壓電路的損壞。

應當理解的是，本發(fā)明的上述具體實施方式僅僅用于示例性說明或解釋本發(fā)明的原理，而不構成對本發(fā)明的限制。因此，在不偏離本發(fā)明的精神和范圍的情況下所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。此外，本發(fā)明所附權利要求旨在涵蓋落入所附權利要求范圍和邊界、或者這種范圍和邊界的等同形式內(nèi)的全部變化和修改例。

技術特征：

技術總結(jié)
本發(fā)明提供了一種帶鉗位功能的內(nèi)部電源產(chǎn)生電路，屬于半導體集成電路技術領域。該電路包括:第一二極管D1、第二二極管D2、第三二極管D3、第四二極管D4、第五二極管D5、第一NMOS晶體管N1、第一PMOS晶體管P1、第一電阻R1和第二電阻R2；本發(fā)明電路中利用串聯(lián)二極管的電壓和來控制NMOS晶體管的柵極從而使NMOS晶體管產(chǎn)生內(nèi)部電源電壓VOUT，PMOS晶體管P1和電阻R2的作用是對輸出內(nèi)部電源電壓進行鉗位，當輸出的內(nèi)部電源電壓過高時，PMOS晶體管P1會導通放電，所以可以防止輸出電壓過高，避免造成以其作為電源的內(nèi)部低壓電路的損壞。

技術研發(fā)人員：不公告發(fā)明人
受保護的技術使用者：長沙方星騰電子科技有限公司
技術研發(fā)日：2017.07.12
技術公布日：2017.09.19