專利名稱:一種能隙電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬電路中基準(zhǔn)電壓源，尤其指一種能隙電壓源。
背景技術(shù)：
在模擬電路中經(jīng)常需要產(chǎn)生低溫度飄移和高電源抑制比的基準(zhǔn)電壓源，能隙電壓源(bandgap)是其中的非常成熟的一種高性能基準(zhǔn)電壓源。目前絕大多數(shù)的模擬電路芯片中都集成了能隙電壓源來(lái)產(chǎn)生基準(zhǔn)電壓。
因此，針對(duì)能隙電壓源的電路結(jié)構(gòu)，業(yè)內(nèi)已形成了其諸多的實(shí)施方案。
然而，以更小的成本和功耗來(lái)實(shí)現(xiàn)能隙電壓源，也是本申請(qǐng)人致力研究的內(nèi)容之一。

發(fā)明內(nèi)容本發(fā)明的目的在于提供一種結(jié)構(gòu)簡(jiǎn)單、低成本和低功耗的能隙電壓源。
本發(fā)明所提供的一種采用BiCMOS工藝制造的能隙電壓源，其特征在于它由三條支路并聯(lián)而成，其中第一支路是由PMOS管M3和啟動(dòng)電阻Rs串聯(lián)而成；第二支路是由一PMOS管M2和一NPN管T2串聯(lián)而成；第三支路是由一PMOS管M1、一電阻R1和一NPN管T1依次串聯(lián)而成，又在第一支路和第二支路之間且位于啟動(dòng)電阻Rs上夸接一NPN管T3；NPN管T1的發(fā)射極和NPN管T3的發(fā)射極分別連接一電阻R2；PMOS管M1和PMOS管M2構(gòu)成比例電流源，由PMOS管M3偏置；NPN管T1的集電極與基極短接。
在上述的能隙電壓源中，由PMOS管M3偏置PMOS管M1和PMOS管M2構(gòu)成的比例電流源所產(chǎn)生的比例電流I2∶I1＝n∶1。
在上述的能隙電壓源中，NPN管T1和NPN管T2發(fā)射區(qū)面積比為m∶1。
在上述的能隙電壓源中，在啟動(dòng)電阻Rs和NPN管T3上加入一開關(guān)NMOS管M4。
在上述的能隙電壓源中，NPN管T3可替換為NMOS管。
本發(fā)明同時(shí)提供了另一種采用Bipolar工藝制造的能隙電壓源，它由三條支路并聯(lián)而成，其中第一支路是由PNP管T6和啟動(dòng)電阻Rs串聯(lián)而成；第二支路是由PNP管T5和NPN管T2串聯(lián)而成；第三支路是由一PNP管T4、一電阻R1和一NPN管T1依次串聯(lián)而成，又在第一支路和第二支路之間且位于啟動(dòng)電阻Rs上夸接一NPN管T3；NPN管T1的發(fā)射極和NPN管T3的發(fā)射極分別連接一電阻R2；PNP管T4和PNP管T5構(gòu)成比例電流源，由PNP管T6偏置；NPN管T1的集電極與基極短接。
在上述的能隙電壓源中，由PNP管T6偏置PNP管T4和PNP管T5構(gòu)成的比例電流源所產(chǎn)生的比例電流I2∶I1＝n∶1。
在上述的能隙電壓源中，NPN管T1和NPN管T2發(fā)射區(qū)面積比為m∶1。
在上述的能隙電壓源中，在啟動(dòng)電阻Rs和NPN管T3上加入一開關(guān)NPN管T7。
在上述的能隙電壓源中，NPN管T3可替換為NMOS管。
采用了上述的技術(shù)解決方案，即只用由六個(gè)晶體管和三個(gè)電阻組成的三條支路就構(gòu)成了一個(gè)低溫度漂移、高電源抑制比的能隙(bandgap)電壓參考源，該結(jié)構(gòu)適合于采用雙極型工藝(Bipolar工藝)或者雙極型-互補(bǔ)金屬氧化物半導(dǎo)體工藝(BiCMOS工藝)制造。本發(fā)明結(jié)構(gòu)簡(jiǎn)單，在保證電壓源的性能的同時(shí)，只需要三路偏置電流，不僅降低了占有的芯片面積，而且節(jié)省了工作時(shí)的功耗。
圖1是本發(fā)明采用BiCMOS工藝制造的能隙電壓源的電路示意圖；圖2是本發(fā)明采用Bipolar工藝制造的能隙電壓源的電路示意圖；圖3是圖1中帶開關(guān)的能隙電壓源的電路示意圖；圖4是圖2中帶開關(guān)的能隙電壓源的電路示意圖。
具體實(shí)施方式如圖1所示，本發(fā)明采用BiCMOS工藝制造的簡(jiǎn)單能隙電壓源結(jié)構(gòu)，由三條支路并聯(lián)而成，其中
第一支路是由PMOS管M3和啟動(dòng)電阻Rs串聯(lián)而成；第二支路是由一PMOS管M2和一NPN管T2串聯(lián)而成；第三支路是由一PMOS管M1、一電阻R1和一NPN管T1依次串聯(lián)而成。
NPN管T1的發(fā)射極和NPN管T3的發(fā)射極分別連接一電阻R2。
NPN管T1的集電極與基極短接，上接電阻R1。
在第一支路和第二支路之間且位于啟動(dòng)電阻Rs上夸接一NPN管T3或者NMOS管，當(dāng)電壓源啟動(dòng)正常工作后，通過(guò)該NPN管T3或者NMOS管短路該啟動(dòng)電阻Rs，使得電壓源正常工作。
如圖2所示，本發(fā)明采用Bipolar工藝制造的簡(jiǎn)單能隙電壓源結(jié)構(gòu)，由三條支路并聯(lián)而成，其中第一支路是由PNP管T6和啟動(dòng)電阻Rs串聯(lián)而成；第二支路是由PNP管T5和NPN管T2串聯(lián)而成；第三支路是由一PNP管T4、一電阻R1和一NPN管T1依次串聯(lián)而成。
NPN管T1的發(fā)射極和NPN管T3的發(fā)射極分別連接一電阻R2。
NPN管T1的集電極與基極短接，上接電阻R1。
在第一支路和第二支路之間且位于啟動(dòng)電阻Rs上夸接一NPN管T3或者NMOS管，當(dāng)電壓源啟動(dòng)正常工作后，通過(guò)該NPN管T3或者NMOS管短路該啟動(dòng)電阻Rs，使得電壓源正常工作。
上述兩種能隙電壓源中，無(wú)論是第一種PMOS管M1和PMOS管M2構(gòu)成比例電流源，由PMOS管M3偏置，產(chǎn)生的比例電流I2∶I1＝n∶1；還是第二種PNP管T4和PNP管T5構(gòu)成比例電流源，由PNP管T6偏置，產(chǎn)生的比例電流I2∶I1＝n∶1；電流I1和I2流經(jīng)發(fā)射區(qū)面積比為m∶1的T1和T2產(chǎn)生ΔVBE，ΔVBE=KTqln(m·n)]]>其中K為玻爾茲曼常數(shù)，T為溫度，q為電子的電荷量，ln為取對(duì)數(shù)符號(hào)。
ΔVBE在R2上產(chǎn)生電流IR2＝ΔVBE/R2＝I1。
所以輸出基準(zhǔn)電壓為Vref=VBE+I1·R1=VBE+R1R2·ΔVBE]]>輸出基準(zhǔn)電壓對(duì)溫度求微分∂Vref∂T=∂VBE∂T+R1R2·∂ΔVBE∂T=∂VBE∂T+R1R2·Kq·ln(m·n)]]>
只要R1R2=-∂VBE∂T/[Kqln(m·n)],]]>就使得∂Vref∂T=0,]]>即只要選擇適當(dāng)?shù)谋壤娮鑂1、R2，就實(shí)現(xiàn)了輸出基準(zhǔn)電壓零溫度系數(shù)的目的。
本發(fā)明提出的能隙電壓源結(jié)構(gòu)中，Rs是啟動(dòng)電阻，用于保證能隙電壓源在上電后能夠正常啟動(dòng)。當(dāng)能隙電壓源正常工作以后，三極管T3導(dǎo)通，短路啟動(dòng)電阻，保證能隙電壓源正常工作。三極管T3的作用除了短路啟動(dòng)電阻外，還起到偏置三極管T2的集電極電壓作用，保證T2的集電極電壓近似等于T1的集電極電壓，使得T1和T2的工作狀態(tài)相同，提高能隙電壓源的性能。
本發(fā)明還提出的能隙電壓源在基本結(jié)構(gòu)上只需要在啟動(dòng)電阻Rs和T3上加入一個(gè)開關(guān)NMOS管M4(參見圖3)，或在啟動(dòng)電阻Rs和T3上加入一個(gè)開關(guān)NPN管T7(參見圖4)，使得在不工作時(shí)可以關(guān)閉能隙電壓源，將功耗降到零。
本發(fā)明在用3um BiCMOS工藝和2um Bipolar工藝實(shí)現(xiàn)了所提出的結(jié)構(gòu)，實(shí)驗(yàn)結(jié)果表明，本發(fā)明的達(dá)到了低功耗、高性能的指標(biāo)?；鶞?zhǔn)電壓的溫度漂移系數(shù)的測(cè)試結(jié)果小于50ppm/℃。
盡管本發(fā)明對(duì)結(jié)構(gòu)特征是以具體語(yǔ)言作說(shuō)明的，但應(yīng)理解，所附權(quán)利要求
書所限定的本發(fā)明并非一定得限于所說(shuō)明的具體特征或功用。相反，這些具體特征和功用只是作為所要求保護(hù)的本發(fā)明的示范性實(shí)施方式加以披露的。
權(quán)利要求
1.一種能隙電壓源，其特征在于它由三條支路并聯(lián)而成，其中第一支路是由一PMOS管(M3)和一啟動(dòng)電阻(Rs)串聯(lián)而成；第二支路是由一PMOS管(M2)和一NPN管(T2)串聯(lián)而成；第三支路是由一PMOS管(M1)、一電阻(R1)和一NPN管(T1)依次串聯(lián)而成，又在第一支路和第二支路之間且位于啟動(dòng)電阻(Rs)上夸接一NPN管(T3)；NPN管(T1)的發(fā)射極和NPN管(T3)的發(fā)射極分別連接一電阻(R2)；PMOS管(M1)和PMOS管(M2)構(gòu)成比例電流源，由PMOS管(M3)偏置；和NPN管(T1)的集電極與基極短接。
2.根據(jù)權(quán)利要求
1所述的能隙電壓源，其特征在于所述的由PMOS管(M3)偏置PMOS管(M1)和PMOS管(M2)構(gòu)成的比例電流源所產(chǎn)生的比例電流I2∶I1＝n∶1。
3.根據(jù)權(quán)利要求
2所述的能隙電壓源，其特征在于所述NPN管(T1)和NPN管(T2)發(fā)射區(qū)面積比為m∶1。
4.根據(jù)權(quán)利要求
1所述的能隙電壓源，其特征在于在所述的啟動(dòng)電阻(Rs)和NPN管(T3)上加入一開關(guān)NMOS管(M4)。
5.根據(jù)權(quán)利要求
1所述的能隙電壓源，其特征在于所述的NPN管(T3)可替換為NMOS管。
6.一種能隙電壓源，其特征在于它由三條支路并聯(lián)而成，其中第一支路是由PNP管(T6)和啟動(dòng)電阻(Rs)串聯(lián)而成；第二支路是由PNP管(T5)和NPN管(T2)串聯(lián)而成；第三支路是由一PNP管(T4)、一電阻(R1)和一NPN管(T1)依次串聯(lián)而成，又在第一支路和第二支路之間且位于啟動(dòng)電阻(Rs)上夸接一NPN管(T3)；NPN管(T1)的發(fā)射極和NPN管(T3)的發(fā)射極分別連接一電阻(R2)；PNP管(T4)和PNP管(T5)構(gòu)成比例電流源，由PNP管(T6)偏置；NPN管(T1)的集電極與基極短接。
7.根據(jù)權(quán)利要求
6所述的能隙電壓源，其特征在于所述的由PNP管(T6)偏置PNP管(T4)和PNP管(T5)構(gòu)成的比例電流源所產(chǎn)生的比例電流I2∶I1＝n∶1。
8.根據(jù)權(quán)利要求
7所述的能隙電壓源，其特征在于所述NPN管(T1)和NPN管(T2)發(fā)射區(qū)面積比為m∶1。
9.根據(jù)權(quán)利要求
6所述的能隙電壓源，其特征在于在所述的啟動(dòng)電阻(Rs)和NPN管(T3)上加入一開關(guān)NPN管(T7)。
10.根據(jù)權(quán)利要求
6所述的能隙電壓源，其特征在于所述的NPN管(T3)可替換為NMOS管。
專利摘要
一種能隙電壓源，由三條支路并聯(lián)而成，其中第一支路是由PMOS管(M
文檔編號(hào)G05F1/46GK1991655SQ200510112017
公開日2007年7月4日 申請(qǐng)日期2005年12月26日
發(fā)明者周偉雄 申請(qǐng)人:上海貝嶺股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan