一種基于x86加fpga體系架構(gòu)的飛控計(jì)算機(jī)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及航空系統(tǒng)中飛控計(jì)算機(jī)的開發(fā)設(shè)計(jì)領(lǐng)域，具體說是一種基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置。
【背景技術(shù)】
[0002]目前，航空系統(tǒng)執(zhí)行機(jī)構(gòu)眾多，且搭載的用戶載荷也越來越豐富，這就要求飛控計(jì)算機(jī)具有較多數(shù)量的串行接口和CAN接口。飛控計(jì)算機(jī)主要有以DSP加接口芯片為核心的嵌入式計(jì)算機(jī)、以ARM加接口芯片為核心的嵌入式計(jì)算機(jī)和PC104計(jì)算機(jī)三種體系。隨著航空應(yīng)用領(lǐng)域的不斷擴(kuò)大，對(duì)飛控計(jì)算機(jī)的運(yùn)算處理性能、事務(wù)調(diào)度性能、可擴(kuò)展性、體積和重量提出了越來越高的要求。
[0003]以DSP加接口芯片為核心的嵌入式計(jì)算機(jī)，其缺點(diǎn)明顯，無人機(jī)接口，交互性差，事務(wù)調(diào)度性能有限，接口單一，擴(kuò)展性差，嚴(yán)重依賴專用接口芯片。
[0004]以ARM加接口芯片為核心的嵌入式計(jì)算機(jī)，其缺點(diǎn)亦非常明顯，雖然自帶接口豐富，但每種接□數(shù)量有限，接□擴(kuò)展時(shí)，嚴(yán)重依賴專用接□芯片，擴(kuò)展性差，且ARM浮點(diǎn)運(yùn)算性能較差，不能滿足飛機(jī)越來越復(fù)雜的運(yùn)算要求。
[0005]PC104計(jì)算機(jī)技術(shù)成熟，但其體積大，重量重，影響飛機(jī)搭載用戶載荷的體積和重量，接口擴(kuò)展時(shí)，采用多層疊加的方式，結(jié)構(gòu)復(fù)雜，亦嚴(yán)重依賴于專用接口芯片。
[0006]以上三種方案，保密性差，實(shí)現(xiàn)方法簡(jiǎn)單，易于模仿，沒有競(jìng)爭(zhēng)力，也不利于知識(shí)產(chǎn)權(quán)的保護(hù)。
【實(shí)用新型內(nèi)容】
[0007]針對(duì)上述問題，本實(shí)用新型提供一種通用性強(qiáng)、可根據(jù)需要定制多路串口和CAN接口、具有很高的靈活性和擴(kuò)展性、運(yùn)算處理性能高、體積和重量輕便的基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置。
[0008]本實(shí)用新型解決上述技術(shù)問題所采用的技術(shù)方案為:一種基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，包括CPU模塊、FPGA模塊和數(shù)據(jù)記錄模塊，所述CPU模塊分別與FPGA模塊、數(shù)據(jù)記錄模塊連接。
[0009]作為優(yōu)選，所述CPU模塊通過PCIe總線連接于FPGA模塊。
[0010]作為優(yōu)選，所述CPU模塊通過SATA總線連接于數(shù)據(jù)記錄模塊。
[0011 ] 作為優(yōu)選，所述FPGA模塊包括PCIe控制器、UART控制器和CAN控制器，所述CPU模塊(101)通過PCIe總線連接于PCIe控制器，所述PCIe控制器分別與UART控制器、CAN控制器連接。
[0012]作為優(yōu)選，所述CPU模塊設(shè)有USB接口、VGA接口和網(wǎng)絡(luò)接口。
[0013]作為優(yōu)選，所述CPU模塊采用X86處理器。
[0014]作為優(yōu)選，:所述數(shù)據(jù)記錄模塊包括SSD固態(tài)電子盤。
[0015]與現(xiàn)有技術(shù)相比，本實(shí)用新型技術(shù)方案的有益效果是:本實(shí)用新型可根據(jù)需要定制多路串口和CAN接口，具有很高的靈活性和擴(kuò)展性，所述CPU模塊、FPGA模塊和數(shù)據(jù)記錄模塊的設(shè)置可以通過重新修改FPGA模塊程序來達(dá)到上述定制多路串口和CAN接口的功能，所述PCIe總線和SATA總線的連接方式使得所述實(shí)用新型交互性強(qiáng)、結(jié)構(gòu)簡(jiǎn)單，所述FPGA模塊中PCIe控制器、UART控制器、CAN控制器的設(shè)置有利于更好的實(shí)現(xiàn)定制多路串口的功能，事務(wù)調(diào)度性能強(qiáng)，同時(shí)，所述固態(tài)電子盤的設(shè)置，有利于精確的記錄飛行數(shù)據(jù)。
【附圖說明】
[0016]圖1是本實(shí)用新型一種優(yōu)選方式的結(jié)構(gòu)框圖；
[0017]圖2是本實(shí)用新型中FPGA模塊內(nèi)部連接示意圖。
【具體實(shí)施方式】
[0018]下面將結(jié)合圖1和圖2詳細(xì)說明本實(shí)用新型，在此本實(shí)用新型的示意性實(shí)施例以及說明用來解釋本實(shí)用新型，但并不作為對(duì)本實(shí)用新型的限定。
[0019]一種基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，所述飛控計(jì)算機(jī)裝置包括CPU模塊101、FPGA模塊201和數(shù)據(jù)記錄模塊301，所述CPU模塊分別與FPGA模塊、數(shù)據(jù)記錄模塊連接;所述CHJ模塊1I通過PCI e總線連接于FPGA模塊201 ；所述CPU模塊1I通過SATA總線連接于數(shù)據(jù)記錄模塊;所述FPGA模塊包括PCIe控制器8、UART控制器6和CAN控制器7，所述CPU模塊101通過PCIe總線連接于PCIe控制器，所述PCIe控制器分別與UART控制器、CAN控制器連接;所述CPU模塊設(shè)有USB接口 1、VGA接口 2和網(wǎng)絡(luò)3接口 ；所述CPU模塊采用X86處理器;所述數(shù)據(jù)記錄模塊301包括SSD固態(tài)電子盤。
[°02°]在實(shí)施過程中，CPU模塊為嵌入式計(jì)算機(jī)，它作為飛控計(jì)算機(jī)的計(jì)算和控制核心，通過SATA總線訪問所述數(shù)據(jù)記錄模塊301的存儲(chǔ)空間，同時(shí)，通過PCIe總線連接于所述FPGA模塊。所述CHJ模塊包括X86處理器、內(nèi)存、PCIe總線接口、SATA接口、USB接口、VGA接口和網(wǎng)絡(luò)接口，PCIe總線接口的一端連接于CPU模塊，另一端連接于所述FPGA模塊，所述CPU模塊設(shè)置例如USB接口、VGA接口和網(wǎng)絡(luò)接口等的多個(gè)輸入接口端，使得其接口多樣化，從而可以實(shí)現(xiàn)功能設(shè)置的多樣化。所述FPGA模塊中設(shè)置有PCIe控制器、UART控制器和CAN控制器，所述CHJ模塊通過PCIe總線連接于PCIe控制器，所述FPGA模塊201可以實(shí)現(xiàn)PCIe控制器、UART控制器、CAN控制器的功能，所述PCIe控制器通過本地總線再分別控制多個(gè)UART控制器和多個(gè)CAN控制器，從而形成較多數(shù)量的串行接口和CAN接口，實(shí)現(xiàn)根據(jù)需要定制多路串口和CAN接口的功能，也可以通過重新修改FPGA模塊201程序個(gè)性化定制多路UART控制器和多路CAN控制器。
[0021]以上對(duì)本實(shí)用新型實(shí)施例所提供的技術(shù)方案進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本實(shí)用新型實(shí)施例的原理以及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只適用于幫助理解本實(shí)用新型實(shí)施例的原理；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本實(shí)用新型實(shí)施例，在【具體實(shí)施方式】以及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對(duì)本實(shí)用新型的限制。
【主權(quán)項(xiàng)】
1.一種基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，其特征在于:所述飛控計(jì)算機(jī)裝置包括CPU模塊(101)、FPGA模塊(201)和數(shù)據(jù)記錄模塊(301)，所述CPU模塊(1I)分別與FPGA模塊(201)、數(shù)據(jù)記錄模塊(301)連接。2.根據(jù)權(quán)利要求1所述基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，其特征在于:所述(PU模塊(101)通過PCI e總線連接于FPGA模塊(201)。3.根據(jù)權(quán)利要求1所述基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，其特征在于:所述CHJ模塊(101)通過SATA總線連接于數(shù)據(jù)記錄模塊(301)。4.根據(jù)權(quán)利要求2所述基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，其特征在于:所述FPGA模塊(201)包括PCI e控制器(8 )、UART控制器(6 )和CAN控制器(7 )，所述CPU模塊(1I)通過PCIe總線連接于PCIe控制器(8)，所述PCIe控制器(8)分別與UART控制器(6)、CAN控制器(7)連接。5.根據(jù)權(quán)利要求4所述基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，其特征在于:所述CHJ模塊(101)設(shè)有USB接口(I)、VGA接口(2)和網(wǎng)絡(luò)接口(3)。6.根據(jù)權(quán)利要求5所述基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，其特征在于:所述CHJ模塊(101)采用X86處理器。7.根據(jù)權(quán)利要求6所述基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，其特征在于:所述數(shù)據(jù)記錄模塊(301)包括SSD固態(tài)電子盤。
【專利摘要】本實(shí)用新型涉及一種基于X86加FPGA體系架構(gòu)的飛控計(jì)算機(jī)裝置，所述飛控計(jì)算機(jī)裝置包括CPU模塊、FPGA模塊和數(shù)據(jù)記錄模塊，所述CPU模塊分別與FPGA模塊、數(shù)據(jù)記錄模塊連接；所述CPU模塊通過PCIe總線連接于FPGA模塊；所述CPU模塊通過SATA總線連接于數(shù)據(jù)記錄模塊；所述FPGA模塊設(shè)有PCIe控制器、UART控制器和CAN控制器，所述CPU模塊通過PCIe總線連接于PCIe控制器，所述PCIe控制器分別與UART控制器、CAN控制器連接。本實(shí)用新型不僅可根據(jù)需要定制多路串口和CAN接口、具有很高的靈活性和擴(kuò)展性，且運(yùn)算處理性能高、體積和重量輕便。
【IPC分類】G05B19/042
【公開號(hào)】CN205375068
【申請(qǐng)?zhí)枴緾N201520999440
【發(fā)明人】李旭勇
【申請(qǐng)人】湖南興天電子科技有限公司
【公開日】2016年7月6日
【申請(qǐng)日】2015年12月3日