專利名稱：與令牌安全通信的方法和裝置的制作方法
背景在可信平臺計(jì)算聯(lián)盟(TPCA)的主說明書(1.1a版，2001年12月1日)中，TPCA描述了一種可信平臺模塊(TPM)或提供改進(jìn)的可信度并增強(qiáng)現(xiàn)有服務(wù)和新服務(wù)的令牌。該令牌支持軟件過程、平臺引導(dǎo)完整性、文件完整性和軟件許可的審計(jì)和記錄。令牌為平臺(如個(gè)人計(jì)算機(jī))提供受保護(hù)的信息存儲，并可用于驗(yàn)證由平臺中存在的硬件(如處理器、芯片集、固件等)定義的平臺標(biāo)識。令牌的安全特征將鼓勵(lì)第三方允許平臺訪問否則將被拒絕的信息。
令牌包含一個(gè)獨(dú)立的計(jì)算引擎，因?yàn)樗倪^程無法變更，所以是可信的。這些過程與子系統(tǒng)到平臺的連接組合，用于可靠地度量并報(bào)告平臺中的主計(jì)算環(huán)境狀態(tài)。令牌提供引導(dǎo)平臺的信任基礎(chǔ)。本地或遠(yuǎn)程實(shí)體可查詢令牌以可靠地獲得安全信息并確定對于指定的目的平臺的行為是否使得它被信任。由于令牌能夠驗(yàn)證操作系統(tǒng)的當(dāng)前狀態(tài)，載入軟件的可信度被提高了。
令牌可以包括幾個(gè)寄存器，用于存儲包括軟件程序的文件的加密文摘，它可被檢索和驗(yàn)證。寫入令牌和從令牌中讀出的信息將是安全的，使得第三方能夠信任平臺。不希望采用如傳統(tǒng)輸入/輸出(I/O)映射寄存器的寄存器映射作為同一接口上的設(shè)備，因?yàn)榱钆瓶梢员痪幊桃杂成涞酵籌/O地址，從而損害了令牌的安全性。


在附圖中，這里描述的本發(fā)明的一個(gè)或多個(gè)實(shí)施例起示例作用，而非限制作用。為了使描述簡單清楚，附圖中所示的單元不必按比例繪制。例如，為了清楚起見，一些單元的尺寸相對于其它單元被放大。另外，在適當(dāng)?shù)牡胤剑瑤讉€(gè)圖中有重復(fù)的附圖標(biāo)號，以指示相應(yīng)或類似的單元。
圖1示出根據(jù)本發(fā)明一個(gè)實(shí)施例包括令牌的計(jì)算設(shè)備。
圖2示出根據(jù)本發(fā)明一個(gè)實(shí)施例與令牌通信的流程圖。
圖3示出根據(jù)本發(fā)明一個(gè)實(shí)施例令牌寫周期。
圖4示出根據(jù)本發(fā)明一個(gè)實(shí)施例令牌讀周期。
圖5示出根據(jù)本發(fā)明一個(gè)實(shí)施例包括具有雙端口寄存器的芯片集的計(jì)算設(shè)備。
圖6示出根據(jù)本發(fā)明一個(gè)實(shí)施例使用雙端口寄存器寫入令牌的流程圖。
圖7示出根據(jù)本發(fā)明一個(gè)實(shí)施例使用雙端口寄存器從令牌讀出的流程圖。
詳細(xì)描述以下描述用于與令牌安全通信的方法和裝置。在以下描述中，給出了多個(gè)特定細(xì)節(jié)，如通信協(xié)議、類型和系統(tǒng)部件的相互關(guān)系等，這是為了提供對本發(fā)明中一個(gè)或多個(gè)實(shí)施例的完整理解。然而，對于本領(lǐng)域的技術(shù)人員來說，顯而易見的是，脫離了這些特定細(xì)節(jié)，本發(fā)明的一個(gè)或多個(gè)實(shí)施例也可以實(shí)現(xiàn)。另外，為了使描述清楚，本發(fā)明沒有示出公知的體系結(jié)構(gòu)、控制結(jié)構(gòu)、門級電路和全軟件指令序列和技術(shù)。本領(lǐng)域的技術(shù)人員根據(jù)本發(fā)明的描述將能夠?qū)崿F(xiàn)適當(dāng)?shù)墓δ?，而無需過度的實(shí)驗(yàn)。
說明書中的“一個(gè)實(shí)施例”、“一實(shí)施例”、“一個(gè)示例實(shí)施例”等表示描述的實(shí)施例可以包括特定特征、結(jié)構(gòu)或特點(diǎn)，但是每個(gè)實(shí)施例不是必須包括特定特征、結(jié)構(gòu)或特點(diǎn)。另外，以上措辭并不必須指同一實(shí)施例。當(dāng)特定特征、結(jié)構(gòu)或特點(diǎn)與一實(shí)施例結(jié)合描述時(shí)，這表明在本領(lǐng)域技術(shù)人員的知識范圍內(nèi)，這些特征、結(jié)構(gòu)或特點(diǎn)可以與其它實(shí)施例結(jié)合，不管是否被明確地描述。
在以下描述和權(quán)利要求中，可以使用術(shù)語“耦合”和“連接”，以及派生詞“通信地耦合”?？梢岳斫膺@些術(shù)語彼此并不是同義詞。在特定實(shí)施例中，“連接”可用于表示兩個(gè)或多個(gè)單元直接相互物理或電接觸。“耦合”可表示兩個(gè)或多個(gè)單元直接物理或電接觸。然而，“耦合”也可以表示兩個(gè)或多個(gè)單元不是直接相互接觸，而是彼此協(xié)作或交互作用。
使用本領(lǐng)域的技術(shù)人員常用的術(shù)語給出部分描述，以將他們工作的實(shí)質(zhì)傳遞給其它本領(lǐng)域的技術(shù)人員。另外，根據(jù)在程序指令執(zhí)行過程中執(zhí)行的操作，給出部分描述。如本領(lǐng)域的技術(shù)人員所能理解的，這些操作通常采用可被存儲、傳遞、組合或可通過例如電氣部件操作的電、磁或光信號的形式。
圖1示出根據(jù)本發(fā)明一個(gè)實(shí)施例包括令牌的計(jì)算設(shè)備。如圖1所示的示例計(jì)算設(shè)備100可以包括一個(gè)或多個(gè)處理器110，芯片集120和令牌155。
處理器110可以支持一個(gè)或多個(gè)操作模式，如實(shí)模式、保護(hù)模式、虛擬8086模式和/或虛擬機(jī)模式(VMX模式)。另外，在每個(gè)支持的操作模式中，處理器110可以支持一個(gè)或多個(gè)特許級或特許圈。一般，處理器110的操作模式和特許級限定可執(zhí)行的指令和執(zhí)行這些指令的效果。具體而言，只有在處理器110處于適當(dāng)模式和/或特許級中時(shí)，才允許處理器110執(zhí)行某些特許指令。在本發(fā)明的一個(gè)實(shí)施例中，處理器110可以包括微代碼存儲器102，用于存儲可信微代碼。
處理器110通過處理器總線與芯片集120耦合。雖然圖1示出兩個(gè)處理器110通過公共處理器總線164連接到芯片集120，但是本發(fā)明的另一實(shí)施例可具有多個(gè)處理器110，其中每個(gè)處理器110通過例如點(diǎn)對點(diǎn)處理器總線直接連接到芯片集120。在本發(fā)明的一個(gè)實(shí)施例中，處理器總線164是與英特爾Intel公司的奔騰4處理器聯(lián)用的前端總線(FSB)。芯片集120可以包括一個(gè)或多個(gè)集成電路包或芯片。
在本發(fā)明的一個(gè)實(shí)施例中，基片集120包括耦合在處理器總線164和解碼器邏輯103之間的處理器總線接口(I/F)邏輯104。在本發(fā)明的一個(gè)實(shí)施例中，芯片集包括存儲器總線接口邏輯106，它通過存儲器總線166將芯片集120耦合到存儲器130。在本發(fā)明的一個(gè)實(shí)施例中，存儲器130包括可信代碼131。在本發(fā)明的一個(gè)實(shí)施例中，可信代碼131可以是程序代碼和/或由處理器110驗(yàn)證的并作為可信代碼102存儲在處理器110中的數(shù)據(jù)。
在本發(fā)明的一個(gè)實(shí)施例中，芯片集120包括輸入/輸出(I/O)總線接口邏輯112，它通過例如I/O總線168與I/O設(shè)備113連接。第二I/O總線接口邏輯107使用例如I/O總線169將芯片集120耦合到網(wǎng)絡(luò)控制器140。
在本發(fā)明的一個(gè)實(shí)施例中，網(wǎng)絡(luò)控制器140通過網(wǎng)絡(luò)122將計(jì)算設(shè)備100連接到一個(gè)或多個(gè)遠(yuǎn)程計(jì)算設(shè)備119。例如，網(wǎng)絡(luò)控制器140可以包括一個(gè)10Mb或100Mb以太網(wǎng)控制器，電纜調(diào)制解調(diào)器，數(shù)字用戶線路(DSL)調(diào)制解調(diào)器，普通老式電話業(yè)務(wù)(POTS)調(diào)制解調(diào)器等，用于將計(jì)算設(shè)備100耦合到一個(gè)或多個(gè)遠(yuǎn)程計(jì)算設(shè)備119。
第三I/O總線接口邏輯108使用例如I/O總線171將基片集120耦合到一個(gè)或多個(gè)存儲設(shè)備114。圖形總線接口邏輯109通過圖形總線174將基片集120耦合到圖形控制器115。圖形控制器115耦合到顯示設(shè)備116。
I/O總線I/F邏輯105使用I/O總線162將基片集120耦合到令牌155。在本發(fā)明的一個(gè)實(shí)施例中，I/O總線162可以是少引線數(shù)(LPC)總線。令牌155包括一個(gè)或多個(gè)寄存器156，總線主控引擎157和I/O總線接口邏輯158。耦合到例如鍵盤、鼠標(biāo)等的超級I/O控制器118也連接到I/O總線162。
圖2示出根據(jù)本發(fā)明一個(gè)實(shí)施例與令牌通信的流程圖。如圖2所示，在步驟210，處理器110向基片集120發(fā)出一個(gè)讀或?qū)懻埱?。在步驟215，基片集120通過處理器總線164接收來自處理器110的請求。在步驟220，基片集120對請求中的地址解碼。在本發(fā)明的一個(gè)實(shí)施例中，除了對地址解碼以外，基片集120還對請求中的周期類型解碼。在步驟225處，處理器總線I/F邏輯104確定請求是否是可信請求。在本發(fā)明的一個(gè)實(shí)施例中，處理器總線I/F邏輯104通過確定被解碼的地址是否位于可信配置空間中以及確定請求中請求標(biāo)識字段中的值是否是指示請求是可信請求的值來進(jìn)行上述確定步驟225。如果在步驟225中請求不是可信請求，則基片集120中斷該請求。在步驟230，處理器總線I/F邏輯104確定請求是否以令牌155為目標(biāo)。如果處理器總線I/F邏輯104確定請求是以令牌155為目標(biāo)，例如通過確定偏移范圍位于特定范圍內(nèi)來確定，在步驟235處理器總線I/F邏輯104將請求轉(zhuǎn)發(fā)到I/O總線I/F邏輯105。如果請求不是以令牌155為目標(biāo)，則在步驟255，基片集120中斷該請求。在步驟240，I/O總線I/F邏輯105經(jīng)I/O總線162將請求轉(zhuǎn)發(fā)到I/O總線接口邏輯158。在本發(fā)明的一個(gè)實(shí)施例中，I/O總線接口邏輯158使用一個(gè)令牌周期，它包括確保I/O總線上其它設(shè)備忽略轉(zhuǎn)發(fā)的請求的代碼。在本發(fā)明的一個(gè)實(shí)施例中，代碼包括被I/O總線162上其它設(shè)備忽略的保留二進(jìn)制數(shù)。在步驟245，當(dāng)使用代碼轉(zhuǎn)發(fā)請求時(shí)，I/O總線I/F邏輯105確保在除了I/O總線162之外的一個(gè)或多個(gè)其它總線上抑制請求中的信息。在本發(fā)明的一個(gè)實(shí)施例中，可以通過在除了I/O總線162的一個(gè)或多個(gè)總線上發(fā)送假數(shù)據(jù)來抑制在一個(gè)或多個(gè)其它總線上重復(fù)請求的信息，從而抑制請求中的信息。在本發(fā)明的一個(gè)實(shí)施例中，重復(fù)的代碼中包含的地址和數(shù)據(jù)可能失真，例如通過將一系列無效位寫入地址和數(shù)據(jù)字段。在步驟250，請求結(jié)束。
參考圖1，在本發(fā)明的一個(gè)實(shí)施例中，處理器總線接口(I/F)邏輯104包括緩沖器和邏輯電路，用于接收來自處理器110的可信周期(如，讀或?qū)懼芷?。在本發(fā)明的一個(gè)實(shí)施例中，處理器總線I/F邏輯104通過識別可信周期中字段中的唯一值來識別可信周期。另外，可信周期可對可信配置空間中的位置尋址。
在本發(fā)明的一個(gè)實(shí)施例中，可信周期可以包括對配置空間的標(biāo)準(zhǔn)存儲器讀或?qū)懼芷?，倘若基片?20被預(yù)編程以允許標(biāo)準(zhǔn)讀或?qū)懼芷凇Ｔ诒景l(fā)明的一個(gè)實(shí)施例中，使用可信存儲器周期執(zhí)行對基片集120預(yù)編程的程序，來進(jìn)行對基片集120的預(yù)編程。
處理器總線I/F邏輯104將可信周期發(fā)送到解碼器邏輯103。解碼器邏輯103對可信周期解碼并確定可信周期中的地址是否是令牌155中的有效地址。如果可信周期中的地址是令牌155中的有效地址，那么將可信周期或可信周期中的信息發(fā)送到I/O總線I/F邏輯105。然而，如果可信周期中的地址不是有效地址，那么在本發(fā)明的一個(gè)實(shí)施例中，解碼器邏輯103可以通知處理器總線I/F邏輯104中斷該可信周期。然而，在處理器總線I/F邏輯104已經(jīng)接收了整個(gè)可信周期的情況下，如果解碼出的地址不是有效地址，那么處理器總線I/F邏輯104將放棄該可信周期。在本發(fā)明的另一實(shí)施例中，處理器總線I/F邏輯104可以返回一些任意的數(shù)據(jù)，如一系列0或1，或可以復(fù)位計(jì)算設(shè)備100。處理器總線接口邏輯104還可以接收其它處理器周期，如非可信周期或非可信I/O。
處理器總線I/F邏輯104可以與其它總線接口邏輯耦合，如耦合到存儲器總線I/F邏輯106。因此，其它總線I/F邏輯也可以通過總線彼此連接，從而相互通信，并根據(jù)需要在連接到總線I/F邏輯的不同外圍設(shè)備之間進(jìn)行通信。當(dāng)處理器總線接口邏輯104接收到非可信處理器周期時(shí)，處理器總線接口邏輯104將分析它們，并將它們發(fā)送到適當(dāng)?shù)目偩€接口邏輯。另外，處理器總線接口邏輯104可以響應(yīng)處理器110，從該處理器110接收到可信周期或其它處理器周期以及適當(dāng)?shù)拇_認(rèn)應(yīng)答、數(shù)據(jù)周期或其它周期。
當(dāng)I/O總線I/F邏輯105接收到可信周期或其中的信息時(shí)，I/O總線I/F邏輯105產(chǎn)生令牌周期(如令牌讀周期或特殊寫周期)。在本發(fā)明的一個(gè)實(shí)施例中，為了防止被諸如總線適配器之類的總線設(shè)備竊聽，令牌155的令牌周期不在除了I/O總線162之外的一個(gè)或多個(gè)總線上出現(xiàn)。例如，令牌周期不在I/O總線168、I/O總線169或I/O總線171上出現(xiàn)。在本發(fā)明的一個(gè)實(shí)施例中，由I/O總線接口邏輯105產(chǎn)生的令牌周期被編碼，使得I/O總線162上的其它設(shè)備，如超級I/O控制器118忽略令牌周期中包含的信息。在本發(fā)明的一個(gè)實(shí)施例中，I/O總線接口邏輯105接收可信周期并產(chǎn)生令牌，并且在產(chǎn)生期間令牌周期在一個(gè)或多個(gè)其它總線上發(fā)送假數(shù)據(jù)或失真數(shù)據(jù)，以防止令牌周期的任何信息在其它總線上被重復(fù)并被觀察到。只有發(fā)送到令牌155的令牌周期和I/O總線162具有從處理器總線接口邏輯104接收到的信息。因此從令牌155檢索到的信息也只通過處理器總線164發(fā)送到處理器110。連接到基片集120的其它總線或者不接收數(shù)據(jù)，或者接收錯(cuò)誤的數(shù)據(jù)。在本發(fā)明的一個(gè)實(shí)施例中，令牌155上的I/O總線I/F邏輯158接收來自基片集120的數(shù)據(jù)并將數(shù)據(jù)寫入令牌155的適當(dāng)寄存器。在本發(fā)明的其它實(shí)施例中，I/O總線I/F邏輯158返回來自基片集120的令牌讀周期請求的數(shù)據(jù)。
圖5示出根據(jù)本發(fā)明一個(gè)實(shí)施例包括具有雙端口寄存器的芯片集的計(jì)算設(shè)備。在本發(fā)明的一個(gè)實(shí)施例中，芯片集包括雙端口寄存器111，它將處理器總線I/F邏輯104耦合到I/O總線I/F邏輯105。圖6示出根據(jù)本發(fā)明一個(gè)實(shí)施例使用雙端口寄存器寫入令牌的流程圖。如圖6的實(shí)施例所示，在步驟610，處理器110向基片集120發(fā)出一個(gè)讀或?qū)懻埱?。在步驟615，基片集120通過處理器總線164接收來自處理器110的請求。在本發(fā)明的一個(gè)實(shí)施例中，在從處理器110接收了請求之后，芯片集120對請求中的地址解碼。在本發(fā)明的一個(gè)實(shí)施例中，除了對地址解碼以外，基片集120還對請求中的周期類型解碼。在步驟620，處理器總線I/F邏輯104確定請求是否是可信請求。在本發(fā)明的一個(gè)實(shí)施例中，處理器總線I/F邏輯104通過確定被解碼的地址是否位于可信配置空間中以及確定請求中請求標(biāo)識字段中的值是否是指示請求是可信請求的值來進(jìn)行上述確定步驟620。如果請求不是可信請求，在步驟625基片集120中斷該請求。在步驟630，處理器總線I/F邏輯104確定請求是否以令牌155為目標(biāo)。如果處理器總線I/F邏輯104確定請求是以令牌155為目標(biāo)，例如通過確定偏移范圍位于特定范圍內(nèi)來確定，在步驟635芯片集120鎖存請求中的數(shù)據(jù)。如果請求不是以令牌155為目標(biāo)，則在步驟625，基片集120中斷該請求。在步驟640，處理器110可以使用例如標(biāo)準(zhǔn)寫事務(wù)將令牌155的一個(gè)或多個(gè)值寫入雙端口寄存器111。在步驟645，處理器可以產(chǎn)生對令牌155的標(biāo)準(zhǔn)I/O寫命令，用于通知令牌155從芯片集120的雙端口寄存器111中取出一個(gè)或多個(gè)值。在步驟650，令牌155可成為I/O總線控制器(使用總線主控引擎157)并從雙端口寄存器111讀出由處理器110寫入的一個(gè)或多個(gè)值。在本發(fā)明的一個(gè)實(shí)施例中，利用幫助確保I/O總線162上其它設(shè)備忽略令牌的讀周期的代碼，令牌155從雙端口寄存器111讀出一個(gè)或多個(gè)值。在本發(fā)明的一個(gè)實(shí)施例中，代碼包括被I/O總線162上其它設(shè)備忽略的保留二進(jìn)制數(shù)。然后，I/O總線I/F邏輯158將讀出的值存入令牌155中的寄存器156。在步驟655，完成請求。
圖7示出根據(jù)本發(fā)明一個(gè)實(shí)施例使用雙端口寄存器從令牌讀出的流程圖。如圖7所示的實(shí)施例，在步驟705，處理器110可以產(chǎn)生對令牌155的標(biāo)準(zhǔn)I/O寫命令，通知令牌155將一個(gè)或多個(gè)值寫入雙端口寄存器111。在步驟710，令牌155可成為I/O總線控制器(使用總線主控引擎157)并將一個(gè)或多個(gè)值寫入雙端口寄存器111。在本發(fā)明的一個(gè)實(shí)施例中，I/O總線接口邏輯158使用令牌周期，它包括確保I/O總線162上其它設(shè)備忽略該寫周期的代碼。在本發(fā)明的一個(gè)實(shí)施例中，代碼包括被I/O總線162上其它設(shè)備忽略的保留二進(jìn)制數(shù)。在步驟715，處理器110對芯片集120發(fā)出讀/寫請求。在步驟720，基片集120通過處理器總線164接收來自處理器110的請求。在本發(fā)明的一個(gè)實(shí)施例中，在從處理器110接收了請求之后，芯片集120對請求中的地址解碼。在本發(fā)明的一個(gè)實(shí)施例中，除了對地址解碼以外，基片集120還對請求中的周期類型解碼。在步驟725，處理器總線I/F邏輯104確定請求是否是可信請求。在本發(fā)明的一個(gè)實(shí)施例中，處理器總線I/F邏輯104通過確定被解碼的地址是否位于可信配置空間中以及確定請求中請求標(biāo)識字段中的值是否指示請求是可信請求的值來進(jìn)行上述確定步驟725。如果請求不是可信請求，在步驟730基片集120中斷該請求。在步驟735，處理器總線I/F邏輯104確定請求是否以令牌155為目標(biāo)。如果處理器總線I/F邏輯104確定請求是以令牌155為目標(biāo)，例如通過確定偏移范圍位于特定范圍內(nèi)來確定，在步驟740芯片集120向處理器110提供鎖存數(shù)據(jù)。如果請求不是以令牌155為目標(biāo)，則在步驟730，基片集120中斷該請求。在步驟740，芯片集120將雙端口寄存器111中的鎖存數(shù)據(jù)提供給處理器110。在步驟745，完成請求。
與芯片集120連接的接口和外圍可以具有與圖1所示不同的構(gòu)造。在本發(fā)明的一個(gè)實(shí)施例中，存儲器片組(MCH)包括存儲器總線接口邏輯106，它將存儲器130耦合到芯片集120。MCH可以包括圖形總線接口邏輯109，它連接到圖形控制器115或加速圖形端口(AGP)(未圖示)。I/O控制器片組(ICH)也可以耦合到MCH。ICH可以包括I/O總線接口邏輯105和將ICH連接到多個(gè)I/O設(shè)備的多個(gè)I/O總線接口邏輯。在上述構(gòu)造中，ICH的所有處理器110周期邊界由MCH接收并被解碼。對于不對應(yīng)于MCH中寄存器的地址范圍，MCH將配置空間周期(即可信周期)發(fā)送到ICH。在本發(fā)明的一個(gè)實(shí)施例中，不對應(yīng)于MCH中寄存器的地址范圍是令牌155的地址范圍。
在本發(fā)明的一個(gè)實(shí)施例中，令牌155的處理器110可信周期是普通存儲器讀和寫周期，其地址與處理器總線164上的地址(即可信配置空間中的地址)匹配。在本發(fā)明的一個(gè)實(shí)施例中，ICH忽略對可信配置空間尋址但是從MCH以外發(fā)出的存儲器讀和寫周期。例如，如果存儲器讀周期從外圍部件互連(PCI)總線發(fā)出，并且其地址位于可信配置空間中，那么ICH忽略該存儲器讀周期。
圖3示出根據(jù)本發(fā)明一個(gè)實(shí)施例在I/O總線上的令牌寫周期。在本發(fā)明的一個(gè)實(shí)施例中，I/O總線162上的令牌寫周期300用于將信息從處理器110寫入令牌155。在本發(fā)明的一個(gè)實(shí)施例中，令牌寫周期300是LPC寫周期。令牌寫周期包括開始字段305、周期類型+顯示(dir)字段310、地址(ADDR)字段315、數(shù)據(jù)字段320、轉(zhuǎn)向(TAR)字段325、同步(sync)字段330和第二轉(zhuǎn)向(TAR)字段335。然而，為了將從例如處理器110或處理器總線I/F邏輯104接收到的信息發(fā)送到令牌155，可以使用開始字段305中的保留位。在本發(fā)明的一個(gè)實(shí)施例中，開始字段305可以包括在0100-1100范圍內(nèi)的保留二進(jìn)制位(二進(jìn)制數(shù))，并可用于寫入令牌155。令牌寫周期300的開始字段中的保留二進(jìn)制數(shù)只能由I/O總線162上的令牌155接收，而被其它設(shè)備忽略，如與I/O總線162連接的超級I/O控制器118。在本發(fā)明的一個(gè)實(shí)施例中，如果I/O總線162上的其它設(shè)備接收到開始位，那么一旦其它設(shè)備對開始位進(jìn)行解碼并指示是保留二進(jìn)制數(shù)，令牌寫周期的剩余部分就被忽略。因此只有I/O總線162上的令牌155能接收來自處理器110的數(shù)據(jù)。雖然上述實(shí)施例使用LPC寫周期的開始字段中的保留位，但是其它實(shí)施例可以使用保留位位于開始字段中的任何其它標(biāo)準(zhǔn)。
I/O總線具有一個(gè)控制線LFRAME#(未圖示)，芯片集120用它開始或停止與令牌155之間的信息傳遞。具體而言，在令牌寫周期300的開始字段305期間發(fā)出LFRAME#信號。芯片集120，尤其是I/O總線接口邏輯105可以在令牌寫周期300上驅(qū)動數(shù)據(jù)，然后使總線轉(zhuǎn)向監(jiān)控令牌完成周期的情況。在發(fā)送了同步信號330之后，令牌155使總線轉(zhuǎn)向芯片集120，并結(jié)束該周期。
在本發(fā)明的一個(gè)實(shí)施例中，開始字段305表示令牌寫周期300的開始或停止。當(dāng)LFRAME#激活時(shí)，包括令牌155的所有外圍設(shè)備可以進(jìn)入監(jiān)控I/O總線162的狀態(tài)。在LFRAME#激活時(shí)，開始字段305可以具有多個(gè)值。通常，開始字段305表示總線控制器的設(shè)備號，或表示非總線控制周期的“開始/停止”指示。一般，如果觀察到保留字段，如0001或0100-1100，外圍設(shè)備則忽略發(fā)送的數(shù)據(jù)，并且用令牌寫周期300發(fā)送的數(shù)據(jù)也被忽略。然而，為了確保位置，其中確保從例如芯片集120到令牌155的通路，芯片集120在開始字段305中使用保留二進(jìn)制數(shù)。當(dāng)令牌155對開始字段中的保留二進(jìn)制數(shù)解碼時(shí)，它響應(yīng)令牌寫周期300并可以將芯片寫周期300中包含的數(shù)據(jù)寫入令牌155中的一個(gè)或多個(gè)寄存器。因此，當(dāng)令牌155對具有例如0101(保留二進(jìn)制數(shù))的開始字段解碼時(shí)，它響應(yīng)令牌寫周期300中被發(fā)送的信息。
圖4示出根據(jù)本發(fā)明一個(gè)實(shí)施例I/O總線上的令牌讀周期。在本發(fā)明的一個(gè)實(shí)施例中，I/O總線162上的令牌讀周期400用于從令牌155讀取信息。令牌讀周期400包括開始字段405、周期類型+顯示字段410、地址(ADDR)字段415、轉(zhuǎn)向(TAR)字段420、同步(sync)字段425、數(shù)據(jù)字段430、和第二轉(zhuǎn)向(TAR)字段435。然而，為了從令牌155讀取信息，可以使用開始字段405中的保留位。在本發(fā)明的一個(gè)實(shí)施例中，開始字段405可以包括在0100-1110范圍內(nèi)的保留二進(jìn)制位(二進(jìn)制數(shù))或二進(jìn)制數(shù)0001，并可用于讀取令牌155。令牌讀周期400的開始字段中的保留二進(jìn)制數(shù)只能由I/O總線162上的令牌155接收，而被其它設(shè)備忽略，如與I/O總線162連接的超級I/O控制器118。在本發(fā)明的一個(gè)實(shí)施例中，如果I/O總線162上的其它設(shè)備接收到開始位，那么一旦其它設(shè)備對開始位進(jìn)行解碼并指示是保留二進(jìn)制數(shù)，令牌寫周期的剩余部分就被忽略。因此只有I/O總線162上的令牌155能接收來自處理器110的讀指令。
I/O總線具有一個(gè)控制線LFRAME#(未圖示)，芯片集120用它開始或停止與令牌155之間的信息傳遞。具體而言，在令牌讀周期500的開始字段505期間發(fā)出LFRAME#信號。芯片集120，尤其是I/O總線接口邏輯105可以在令牌讀周期400上驅(qū)動數(shù)據(jù)，然后使總線轉(zhuǎn)向監(jiān)控令牌155的請求數(shù)據(jù)和完成周期的情況。在發(fā)送了同步信號425之后，令牌155發(fā)送請求的數(shù)據(jù)430，并使總線轉(zhuǎn)向芯片集120，并結(jié)束該周期。雖然上述實(shí)施例使用LPC讀周期的開始字段中的保留位，但是其它實(shí)施例可以使用保留位位于開始字段中的任何其它標(biāo)準(zhǔn)。
在本發(fā)明的一個(gè)實(shí)施例中，開始字段405表示令牌讀周期400的開始或停止。當(dāng)LFRAME#激活時(shí)，包括令牌155的所有外圍設(shè)備可以進(jìn)入監(jiān)控I/O總線162的狀態(tài)。在LFRAME#激活時(shí)，開始字段405可以具有多個(gè)值。通常，開始字段405表示總線控制器的設(shè)備號，或表示非總線控制周期的“開始/停止”指示。一般，如果觀察到保留字段，如0001或0100-1100，外圍設(shè)備則忽略發(fā)送的數(shù)據(jù)，并且用令牌讀周期400發(fā)送的數(shù)據(jù)也被忽略。然而，為了確保位置，其中確保從例如芯片集120到令牌155的通路，芯片集120在開始字段405中使用保留二進(jìn)制數(shù)。當(dāng)令牌155對開始字段中的保留二進(jìn)制數(shù)解碼時(shí)，它響應(yīng)令牌讀周期400，并可以從令牌155中的一個(gè)或多個(gè)寄存器獲得數(shù)據(jù)，并對令牌讀周期400中數(shù)據(jù)字段中的數(shù)據(jù)編碼。因此，當(dāng)令牌155對具有例如0101(保留二進(jìn)制數(shù))的開始字段解碼時(shí)，它響應(yīng)令牌讀周期400中請求的信息。
因此，揭示了一種與令牌安全通信的方法和裝置，其中從令牌發(fā)送和接收的信息只存在于處理器總線和I/O總線。雖然說明并描述了本發(fā)明的示例實(shí)施例，但是本領(lǐng)域的技術(shù)人員可以理解不脫離本發(fā)明的真實(shí)范圍，可以進(jìn)行各種其它變化和等價(jià)替換。另外，不脫離這里描述的中心發(fā)明構(gòu)思可以進(jìn)行多種變化使具體情況適合于本發(fā)明的教義。因此本發(fā)明不限于揭示的具體實(shí)施例，而是本發(fā)明包括落入所附權(quán)利要求范圍內(nèi)的所有實(shí)施例。
權(quán)利要求
1.一種裝置，其特征在于，包括處理器，耦合到第一總線，用于發(fā)出可信請求；令牌；和芯片集，通過第一總線耦合到處理器，所述芯片集通過第二總線耦合到令牌，所述芯片集對來自處理器的可信請求解碼并將可信請求轉(zhuǎn)發(fā)到令牌，所述芯片集防止可信請求在除了第二總線以外的一個(gè)或多個(gè)總線上被重復(fù)。
2.如權(quán)利要求1所述的裝置，其特征在于，第一總線是前端總線(FSB)，第二總線是少引線數(shù)(LPC)總線。
3.如權(quán)利要求1所述的裝置，其特征在于，可信請求包括對可信配置空間尋址的請求。
4.如權(quán)利要求1所述的裝置，其特征在于，響應(yīng)處理器執(zhí)行的微代碼或可信代碼，發(fā)出可信請求。
5.如權(quán)利要求1所述的裝置，其特征在于，芯片集包括解碼器邏輯，用于對可信請求中的地址解碼。
6.如權(quán)利要求2所述的裝置，其特征在于，芯片集向除了第二總線以外的一個(gè)或多個(gè)總線發(fā)送假數(shù)據(jù)。
7.如權(quán)利要求1所述的裝置，其特征在于，還包括芯片集，用于對向令牌的可信請求編碼，以防止第二總線上的一個(gè)或多個(gè)其它設(shè)備讀取可信請求。
8.一種方法，其特征在于，包括以下步驟由處理器向芯片集發(fā)出一個(gè)請求；芯片集對從處理器接收到的請求進(jìn)行解碼；和使用代碼經(jīng)總線將請求轉(zhuǎn)發(fā)到令牌，選擇所述代碼使得總線上的其它設(shè)備忽略該請求。
9.如權(quán)利要求8所述的方法，其特征在于，還包括抑制一個(gè)或多個(gè)其它總線上的請求。
10.如權(quán)利要求8所述的方法，其特征在于，將請求發(fā)送到令牌的步驟包括使用請求中的保留位。
11.一種芯片集，其特征在于，它包括第一接口邏輯，用于從處理器經(jīng)第一總線接收可信請求；第二接口邏輯，經(jīng)第二總線與令牌耦合；解碼邏輯，耦合到第一接口邏輯和第二接口邏輯，所述第一接口邏輯對可信請求解碼，所述第一接口邏輯確定可信請求是來自處理器的可信請求，所述第一接口邏輯進(jìn)一步確定可信請求以令牌為目標(biāo)；和如果可信請求以令牌為目標(biāo)，那么第一接口邏輯將可信請求發(fā)送到第二接口邏輯，所述第二接口邏輯防止可信請求出現(xiàn)在除了第一總線和第二總線以外的任何其它總線上。
12.如權(quán)利要求11所述的芯片集，其特征在于，第二接口邏輯向除了第一總線和第二總線以外的任何其它總線發(fā)送假數(shù)據(jù)。
13.如權(quán)利要求11所述的芯片集，其特征在于，還包括第二接口邏輯對向令牌的可信請求編碼，以防止第二總線上的一個(gè)或多個(gè)其它設(shè)備讀取可信請求。
14.一種令牌，其特征在于，它包括一個(gè)或多個(gè)寄存器；輸入/輸出(I/O)總線接口邏輯，用于經(jīng)總線將令牌耦合到芯片集，所述令牌接收來自芯片集的可信請求，所述可信請求包括被總線上的一個(gè)或多個(gè)設(shè)備忽略的保留位。
15.如權(quán)利要求14所述的裝置，其特征在于，令牌包括總線主控引擎。
16.如權(quán)利要求14所述的裝置，其特征在于，可信請求包括的保留位包括0001、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101和1110中的任何一個(gè)。
17.一種裝置，其特征在于，它包括芯片集，用于對LPC總線上的令牌產(chǎn)生少引線數(shù)(LPC)周期，所述LPC周期包括開始字段，開始字段包括0001、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101和1110中的任何一個(gè)。
18.如權(quán)利要求17所述的裝置，其特征在于，LPC周期包括的開始字段包括0100到1110范圍內(nèi)的至少一個(gè)二進(jìn)制數(shù)。
19.如權(quán)利要求17所述的裝置，其特征在于，芯片集防止LPC周期出現(xiàn)在除了LPC總線之外的一個(gè)或多個(gè)總線上。
20.如權(quán)利要求17所述的裝置，其特征在于，LPC總線上的令牌是可信平臺模塊(TPM)。
21.如權(quán)利要求17所述的裝置，其特征在于，如果LPC周期存在于除了LPC總線之外的一個(gè)或多個(gè)總線上，芯片集使LPC周期中包含的信息成為無效。
22.一種包括指令的機(jī)器可讀媒體，響應(yīng)于指令的被執(zhí)行構(gòu)成一種計(jì)算設(shè)備，計(jì)算設(shè)備從處理器向芯片集發(fā)出一個(gè)請求，并經(jīng)總線將請求轉(zhuǎn)發(fā)到令牌，所述請求被編碼以形成一編碼請求，使得總線上的其它設(shè)備忽略該編碼請求。
23.如權(quán)利要求22所述的機(jī)器可讀媒體，其特征在于，所述指令經(jīng)總線將請求發(fā)送到令牌，所述請求被編碼使得總線上的其它設(shè)備忽略該編碼請求包括其它指令，用于對令牌產(chǎn)生少引線數(shù)(LPC)周期，所述LPC周期包括開始字段，開始字段包括0001、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101和1110中的任何一個(gè)。
24.如權(quán)利要求22所述的機(jī)器可讀媒體，其特征在于，可信請求包括對芯片集中的可信配置空間尋址的指令。
25.如權(quán)利要求22所述的機(jī)器可讀媒體，其特征在于，芯片集防止編碼請求出現(xiàn)在除了所述總線之外的一個(gè)或多個(gè)其它總線上。
26.一種芯片集，其特征在于，它包括雙端口寄存器，所述雙端口寄存器將處理器耦合到令牌，所述雙端口寄存器為令牌接收來自處理器的一個(gè)值，所述處理器寫入令牌以通知令牌獲得來自雙端口寄存器的值。
27.如權(quán)利要求26所述的芯片集，其特征在于，還包括處理器使用可信微代碼寫入雙端口寄存器。
28.如權(quán)利要求26所述的芯片集，其特征在于，還包括處理器使用輸入/輸出寫周期寫入令牌。
29.一種方法，其特征在于，它包括使用可信周期將數(shù)據(jù)寫入雙端口寄存器；和對令牌產(chǎn)生標(biāo)準(zhǔn)輸入/輸出(I/O)寫周期，以通知令牌從雙端口寄存器讀取數(shù)據(jù)。
30.如權(quán)利要求29所述的方法，其特征在于，還包括令牌成為總線控制器以從雙端口寄存器讀取數(shù)據(jù)。
31.一種方法，其特征在于，它包括對令牌產(chǎn)生標(biāo)準(zhǔn)輸入/輸出(I/O)寫周期，以通知令牌將數(shù)據(jù)寫入雙端口寄存器；和使用可信周期從雙端口寄存器讀出由令牌寫入的數(shù)據(jù)。
32.如權(quán)利要求32所述的方法，其特征在于，還包括令牌成為總線控制器以將數(shù)據(jù)寫入雙端口寄存器。
全文摘要
使用周期的開始字段中的先前保留的二進(jìn)制數(shù)與令牌通信的方法和裝置，其中周期不在除了用于接收所述通信的總線之外的任何總線上重復(fù)。
文檔編號G06F21/00GK1659496SQ03813686
公開日2005年8月24日 申請日期2003年4月2日 優(yōu)先權(quán)日2002年4月15日
發(fā)明者D·普斯納, D·格垃洛克, J·薩頓二世 申請人:英特爾公司