一種debug電路的制作方法
專利名稱:一種debug電路的制作方法
【專利摘要】一種DEBUG電路，包括mini PCI?E接口(J2)和南橋芯片(U1)；該miniPCI?E接口(J2)具有一組在mini PCI?E接口(J2)連接DEBUG卡時(shí)需要與南橋芯片(U1)連接的DEBUG針腳，該組DEBUG針腳中的部分針腳還用于在拓展主板的3G/4G功能時(shí)連接SIM卡，其中，該組DEBUG針腳中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南橋芯片(U1)的對(duì)應(yīng)引腳；當(dāng)將該mini PCI?E接口(J2)連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI?E接口(J2)與DEBUG卡拆除連接時(shí)，將所有的開關(guān)電路斷開。使用本實(shí)用新型的電路后可以直接插上市面上的帶MINIPCIE接口連接功能的DEBUG卡，方便對(duì)主板進(jìn)行調(diào)試和維修，同時(shí)可以更為合理的利用mini PCI?E接口上的閑置資源。
【專利說明】
-種化BUG電路
技術(shù)領(lǐng)域
[0001 ]本實(shí)用新型設(shè)及計(jì)算機(jī)主板技術(shù)領(lǐng)域，尤其設(shè)及一種D邸UG電路。
【背景技術(shù)】
[0002] D邸UG卡計(jì)算機(jī)領(lǐng)域在研發(fā)過程或者后續(xù)維修主板的時(shí)候使用的卡，可W大概定 位主板的故障位置。主板每往前運(yùn)行一步，都有一個(gè)對(duì)應(yīng)的代碼，D邸UG卡即是將運(yùn)個(gè)代碼 顯示出來，方便定位主板故障位置。市面上有很多需要使用mini PCI-E接口的DEBUG卡，如 果單獨(dú)做一個(gè)MINIPCIE插座供給DEBUG卡使用的話，將會(huì)造成很大的浪費(fèi)。
[0003] mini PCI-E接口是基于PCI-E總線的接口，可W在主板上擴(kuò)展WIFI、3G/4G，MSATA、 藍(lán)牙設(shè)備等。如圖1所示，示意出了mini PCI-E接口連接一個(gè)SIM卡做3/4G功能，圖中Jl表示 mini PCI-E接口，SIMl表示SIM卡?？梢?，連接SIM卡的時(shí)候mini PCI-E接口的8，10，12，14， 16引腳是使用了的，但是在沒有進(jìn)行3/4G功能拓展時(shí)，運(yùn)些引腳就閑置了，而運(yùn)些引腳恰好 屬于mini PCI-E接口連接DEBUG卡時(shí)候的用來連接南橋忍片的部分針腳。 【實(shí)用新型內(nèi)容】
[0004] 本實(shí)用新型要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種D邸UG電 路。
[0005] 本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:構(gòu)造一種DEBUG電路，包括mini PCI-E接口和南橋忍片;該mini PCI-E接口具有一組在mini PCI-E接口連接DEBUG卡時(shí)需要 與南橋忍片連接的D邸UG針腳，該組DEBUG針腳中的部分針腳還用于在拓展主板的3G/4G功 能時(shí)連接SIM卡，其中，該組D邸UG針腳中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南 橋忍片的對(duì)應(yīng)引腳；當(dāng)將該mini PCI-E接口連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將 該mini PCI-E接口與DEBUG卡拆除連接時(shí)，將所有的開關(guān)電路斷開。
[0006] 在本實(shí)用新型所述的D邸UG電路中，該開關(guān)電路為零歐姆的電阻。
[0007] 在本實(shí)用新型所述的D邸UG電路中，該開關(guān)電路為電子開關(guān)。
[000引在本實(shí)用新型所述的DEBUG電路中，該南橋忍片的型號(hào)為Intel 8系列忍片組，該 組DE腳G針腳為mini PCI-E接口的8、10、12、14、16、17、19號(hào)針腳號(hào)，其中，該mini PCI-E接 口的8、10、12、14、16號(hào)針腳分別--對(duì)應(yīng)的通過一個(gè)該開關(guān)電路連接該南橋忍片的用于輸 出LPC_FRAME_N信號(hào)、LPC_AD3信號(hào)、LPC_AD2信號(hào)、LPC_AD1信號(hào)、LPC_AD0信號(hào)的5個(gè)引腳，該 mini PCI-E接口的17號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋忍片的用于輸出平臺(tái)復(fù)位信號(hào) 的引腳，該mini PCI-E接口的19號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋忍片的用于輸出 33MHZ時(shí)鐘信號(hào)的引腳。
[0009]實(shí)施本實(shí)用新型的D邸UG電路，具有W下有益效果:本實(shí)用新型直接利用現(xiàn)有技術(shù) 中的用于拓展主板3G/4G功能的mini PCI-E接口實(shí)現(xiàn)連接DEBUG卡，因?yàn)閙ini PCI-E接口具 有一組在其連接DE腳G卡時(shí)需要與南橋忍片連接的DEBUG針腳，該組DE腳G針腳中的部分針 腳還用于在拓展主板的3G/4G功能時(shí)連接SIM卡，本實(shí)用新型將該組DE腳G針腳中的每個(gè)針 腳均各自通過一個(gè)開關(guān)電路連接至該南橋忍片的對(duì)應(yīng)引腳；因此，當(dāng)將該mini PCI-E接口 連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI-E接口與DEBUG卡拆除連接時(shí)，將 所有的開關(guān)電路斷開，斷開后可W連接SIM卡拓展主板的3G/4G功能。因此，使用本電路后可 W直接插上市面上的帶MINIPCIE接口連接功能的DEBUG卡，方便對(duì)主板進(jìn)行調(diào)試和維修，同 時(shí)可W更為合理的利用mini PCI-E接口上的閑置資源。
【附圖說明】
[0010]下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明，附圖中：
[00川圖1是mini PCI-E接口連接SIM卡的結(jié)構(gòu)示意圖；
[0012] 圖2是本實(shí)用新型的D邸UG電路的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0013] 為了對(duì)本實(shí)用新型的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對(duì)照附圖詳細(xì) 說明本實(shí)用新型的【具體實(shí)施方式】。
[0014] 如圖2所示，是本實(shí)用新型的D邸UG電路的結(jié)構(gòu)示意圖。
[0015] 本實(shí)用新型的DE腳G電路包括mini PCI-E接口J2和南橋忍片Ul;該mini PCI-E接 口J2具有一組在mini PCI-E接口J2連接D邸UG卡時(shí)需要與南橋忍片Ul連接的DEBUG針腳，該 組DEBUG針腳中的部分針腳還用于在拓展主板的3G/4G功能時(shí)連接SIM卡，其中，該組DEBUG 針腳中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南橋忍片Ul的對(duì)應(yīng)引腳；當(dāng)將該mini PCI-E接口 J2連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI-E接口 J2與D邸UG卡 拆除連接時(shí)，將所有的開關(guān)電路斷開。
[0016] 南橋忍片（South Bridge)是主板忍片組的重要組成部分，一般位于主板上離CPU 插槽較遠(yuǎn)的下方。南橋忍片負(fù)責(zé)I /0總線之間的通信，如PCI總線、USB、LAN、ATA、SATA、音頻 控制器、鍵盤控制器、實(shí)時(shí)時(shí)鐘控制器、高級(jí)電源管理等。
[0017] 利用debug卡定位主板的故障時(shí)，如果利用mini PCI-E接口連接南橋忍片Ul，則將 mini PCI-E接口與DEBUG卡插接后，需要將mini PCI-E接口的D邸UG針腳與南橋忍片連接。 mini PCI-E接口的針腳都是統(tǒng)一定義的，運(yùn)組DEBUG針腳就是mini PCI-E接口 J2的8、10、 12、14、16、17、19號(hào)針腳號(hào)。其中，8、10、12、14、16號(hào)針腳號(hào)也是mini PCI-E接口J2拓展3G/ 4G功能時(shí)用來連接SIM卡的針腳。
[001引具體實(shí)施例中，該南橋忍片Ul的型號(hào)為Intel 8系列忍片組，該mini PCI-E接口 J2 的8、10、12、14、16號(hào)針腳分別--對(duì)應(yīng)的通過一個(gè)該開關(guān)電路連接該南橋忍片Ul的用于輸 出LPC_FRAME_N信號(hào)、LPC_AD3信號(hào)、LPC_AD2信號(hào)、LPC_AD1信號(hào)、LPC_AD0信號(hào)的5個(gè)引腳，該 mini PCI-E接口J2的17號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋忍片Ul的用于輸出平臺(tái)復(fù)位 信號(hào)化TRST_N的引腳，該mini PCI-E接口 J2的19號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋忍片 Ul的用于輸出33M監(jiān)時(shí)鐘信號(hào)LPC_33M_CLK的引腳，歸納如下表1所示：
[0019]表 1
[0020]
[0021] 其中，該開關(guān)電路為零歐姆的電阻，也可W為電子開關(guān)。從節(jié)省資源的角度考慮， 優(yōu)選的采用零歐姆的電阻。
[0022] 如圖2中的J2的16號(hào)針腳通過電阻R816連接至Ul的AN24引腳，J2的14號(hào)針腳通過 電阻R817連接至Ul的AN26引腳，J2的12號(hào)針腳通過電阻R818連接至Ul的AJ24引腳，J2的10 號(hào)針腳通過電阻R820連接至Ul的AN26引腳，J2的8號(hào)針腳通過電阻R821連接至Ul的AP24引 腳，J2的17號(hào)針腳通過電阻R808連接至Ul的AA37引腳，J2的19號(hào)針腳通過電阻R807連接至 Ul的AV巧I腳。
[0023] 電阻 3816、1?817、1?818、1?820、1?821、1?808、1?807均為0歐姆，在需要斷開時(shí)，直接將電 阻的一端的連接卸掉即可，使用電阻作為開關(guān)，成本低，實(shí)現(xiàn)方便。
[0024] 圖 2中，LPC_AD0、LPC_AD1號(hào)對(duì)應(yīng)的引腳都是從 屬于南橋忍片的LPC(Low Pin Count)接口。LPC接口是Intel于1997年9月29日公布的一個(gè) 取代傳統(tǒng)ISA BUS的一種新接口規(guī)范，并且W免費(fèi)開放授權(quán)的方式，供業(yè)界采用。intel所定 義的LPC接口，將W往ISA BUS的地址/數(shù)據(jù)分離譯碼，改成類似PCI的地址/數(shù)據(jù)信號(hào)線共享 的譯碼方式，信號(hào)線數(shù)量大幅降低，工作速率由PCI總線速率同步驅(qū)動(dòng)，雖然改良過的LPC接 口 一樣維持最大傳輸值16MB/S，不過所需要的信號(hào)腳位數(shù)大幅降低25~30個(gè)，WLPC接口設(shè) 計(jì)的Super I/O忍片、Flash忍片都能享有腳位數(shù)減少、體積微縮的好處，主板的設(shè)計(jì)也可W 簡(jiǎn)化，運(yùn)也就是取名LPC--Low Pin Count的原因。
[0025] 綜上所述，實(shí)施本實(shí)用新型的DEBUG電路，具有W下有益效果:本實(shí)用新型直接利 用現(xiàn)有技術(shù)中的用于拓展主板3G/4G功能的mini PCI-E接口實(shí)現(xiàn)連接DEBUG卡，因?yàn)閙ini PCI-E接口具有一組在其連接D邸UG卡時(shí)需要與南橋忍片連接的DEBUG針腳，該組DEBUG針腳 中的部分針腳還用于在拓展主板的3G/4G功能時(shí)連接SIM卡，本實(shí)用新型將該組DE腳G針腳 中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南橋忍片的對(duì)應(yīng)引腳；因此，當(dāng)將該mini PCI-E接口連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI-E接口與DEBUG卡拆除 連接時(shí)，將所有的開關(guān)電路斷開，斷開后可W連接SIM卡拓展主板的3G/4G功能。因此，使用 本電路后可W直接插上市面上的帶MINIPCIE接口連接功能的DEBUG卡，方便對(duì)主板進(jìn)行調(diào) 試和維修，同時(shí)可W更為合理的利用mini PCI-E接口上的閑置資源。
[0026] 上面結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施例進(jìn)行了描述，但是本實(shí)用新型并不局限于上 述的【具體實(shí)施方式】，上述的【具體實(shí)施方式】?jī)H僅是示意性的，而不是限制性的，本領(lǐng)域的普通 技術(shù)人員在本實(shí)用新型的啟示下，在不脫離本實(shí)用新型宗旨和權(quán)利要求所保護(hù)的范圍情況 下，還可做出很多形式，運(yùn)些均屬于本實(shí)用新型的保護(hù)之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種DEBUG電路，其特征在于，包括mini PCI-E接口（J2)和南橋芯片（U1);該mini PCI-E接口（J2)具有一組在mini PCI-E接口（J2)連接DEBUG卡時(shí)需要與南橋芯片(U1)連接 的DEBUG針腳，該組DEBUG針腳中的部分針腳還用于在拓展主板的3G/4G功能時(shí)連接S頂卡， 其中，該組DEBUG針腳中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南橋芯片(U1)的對(duì) 應(yīng)引腳；當(dāng)將該mini PCI-E接口（J2)連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI-E接口（J2)與DEBUG卡拆除連接時(shí)，將所有的開關(guān)電路斷開。2. 根據(jù)權(quán)利要求1所述的DEBUG電路，其特征在于，該開關(guān)電路為零歐姆的電阻。3. 根據(jù)權(quán)利要求1所述的DEBUG電路，其特征在于，該開關(guān)電路為電子開關(guān)。4. 根據(jù)權(quán)利要求1所述的DEBUG電路，其特征在于，該南橋芯片(U1)的型號(hào)為Intel 8系 列芯片組，該組DEBUG針腳為mini PCI-E接口（J2)的8、10、12、14、16、17、19號(hào)針腳號(hào)，其中， 該mini PCI-E接口（J2)的8、10、12、14、16號(hào)針腳分別--對(duì)應(yīng)的通過一個(gè)該開關(guān)電路連接 該南橋芯片(U1)的用于輸出LPC_FRAME_N信號(hào)、LPC_AD3信號(hào)、LPC_AD2信號(hào)、LPC_AD 1信號(hào)、 LPC_ADO信號(hào)的5個(gè)引腳，該mini PCI-E接口（J2)的17號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋 芯片(U1)的用于輸出平臺(tái)復(fù)位信號(hào)的引腳，該mini PCI-E接口（J2)的19號(hào)針腳通過一個(gè)開 關(guān)電路連接該南橋芯片(U1)的用于輸出33MHZ時(shí)鐘信號(hào)的引腳。
【文檔編號(hào)】G06F1/16GK205721497SQ201620275328
【公開日】2016年11月23日
【申請(qǐng)日】2016年4月5日
【發(fā)明人】阮仕濤
【申請(qǐng)人】深圳市祈飛科技有限公司
【專利摘要】一種DEBUG電路，包括mini PCI?E接口(J2)和南橋芯片(U1)；該miniPCI?E接口(J2)具有一組在mini PCI?E接口(J2)連接DEBUG卡時(shí)需要與南橋芯片(U1)連接的DEBUG針腳，該組DEBUG針腳中的部分針腳還用于在拓展主板的3G/4G功能時(shí)連接SIM卡，其中，該組DEBUG針腳中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南橋芯片(U1)的對(duì)應(yīng)引腳；當(dāng)將該mini PCI?E接口(J2)連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI?E接口(J2)與DEBUG卡拆除連接時(shí)，將所有的開關(guān)電路斷開。使用本實(shí)用新型的電路后可以直接插上市面上的帶MINIPCIE接口連接功能的DEBUG卡，方便對(duì)主板進(jìn)行調(diào)試和維修，同時(shí)可以更為合理的利用mini PCI?E接口上的閑置資源。
【專利說明】
-種化BUG電路
技術(shù)領(lǐng)域
[0001 ]本實(shí)用新型設(shè)及計(jì)算機(jī)主板技術(shù)領(lǐng)域，尤其設(shè)及一種D邸UG電路。
【背景技術(shù)】
[0002] D邸UG卡計(jì)算機(jī)領(lǐng)域在研發(fā)過程或者后續(xù)維修主板的時(shí)候使用的卡，可W大概定 位主板的故障位置。主板每往前運(yùn)行一步，都有一個(gè)對(duì)應(yīng)的代碼，D邸UG卡即是將運(yùn)個(gè)代碼 顯示出來，方便定位主板故障位置。市面上有很多需要使用mini PCI-E接口的DEBUG卡，如 果單獨(dú)做一個(gè)MINIPCIE插座供給DEBUG卡使用的話，將會(huì)造成很大的浪費(fèi)。
[0003] mini PCI-E接口是基于PCI-E總線的接口，可W在主板上擴(kuò)展WIFI、3G/4G，MSATA、 藍(lán)牙設(shè)備等。如圖1所示，示意出了mini PCI-E接口連接一個(gè)SIM卡做3/4G功能，圖中Jl表示 mini PCI-E接口，SIMl表示SIM卡?？梢?，連接SIM卡的時(shí)候mini PCI-E接口的8，10，12，14， 16引腳是使用了的，但是在沒有進(jìn)行3/4G功能拓展時(shí)，運(yùn)些引腳就閑置了，而運(yùn)些引腳恰好 屬于mini PCI-E接口連接DEBUG卡時(shí)候的用來連接南橋忍片的部分針腳。 【實(shí)用新型內(nèi)容】
[0004] 本實(shí)用新型要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種D邸UG電 路。
[0005] 本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:構(gòu)造一種DEBUG電路，包括mini PCI-E接口和南橋忍片;該mini PCI-E接口具有一組在mini PCI-E接口連接DEBUG卡時(shí)需要 與南橋忍片連接的D邸UG針腳，該組DEBUG針腳中的部分針腳還用于在拓展主板的3G/4G功 能時(shí)連接SIM卡，其中，該組D邸UG針腳中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南 橋忍片的對(duì)應(yīng)引腳；當(dāng)將該mini PCI-E接口連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將 該mini PCI-E接口與DEBUG卡拆除連接時(shí)，將所有的開關(guān)電路斷開。
[0006] 在本實(shí)用新型所述的D邸UG電路中，該開關(guān)電路為零歐姆的電阻。
[0007] 在本實(shí)用新型所述的D邸UG電路中，該開關(guān)電路為電子開關(guān)。
[000引在本實(shí)用新型所述的DEBUG電路中，該南橋忍片的型號(hào)為Intel 8系列忍片組，該 組DE腳G針腳為mini PCI-E接口的8、10、12、14、16、17、19號(hào)針腳號(hào)，其中，該mini PCI-E接 口的8、10、12、14、16號(hào)針腳分別--對(duì)應(yīng)的通過一個(gè)該開關(guān)電路連接該南橋忍片的用于輸 出LPC_FRAME_N信號(hào)、LPC_AD3信號(hào)、LPC_AD2信號(hào)、LPC_AD1信號(hào)、LPC_AD0信號(hào)的5個(gè)引腳，該 mini PCI-E接口的17號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋忍片的用于輸出平臺(tái)復(fù)位信號(hào) 的引腳，該mini PCI-E接口的19號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋忍片的用于輸出 33MHZ時(shí)鐘信號(hào)的引腳。
[0009]實(shí)施本實(shí)用新型的D邸UG電路，具有W下有益效果:本實(shí)用新型直接利用現(xiàn)有技術(shù) 中的用于拓展主板3G/4G功能的mini PCI-E接口實(shí)現(xiàn)連接DEBUG卡，因?yàn)閙ini PCI-E接口具 有一組在其連接DE腳G卡時(shí)需要與南橋忍片連接的DEBUG針腳，該組DE腳G針腳中的部分針 腳還用于在拓展主板的3G/4G功能時(shí)連接SIM卡，本實(shí)用新型將該組DE腳G針腳中的每個(gè)針 腳均各自通過一個(gè)開關(guān)電路連接至該南橋忍片的對(duì)應(yīng)引腳；因此，當(dāng)將該mini PCI-E接口 連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI-E接口與DEBUG卡拆除連接時(shí)，將 所有的開關(guān)電路斷開，斷開后可W連接SIM卡拓展主板的3G/4G功能。因此，使用本電路后可 W直接插上市面上的帶MINIPCIE接口連接功能的DEBUG卡，方便對(duì)主板進(jìn)行調(diào)試和維修，同 時(shí)可W更為合理的利用mini PCI-E接口上的閑置資源。
【附圖說明】
[0010]下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明，附圖中：
[00川圖1是mini PCI-E接口連接SIM卡的結(jié)構(gòu)示意圖；
[0012] 圖2是本實(shí)用新型的D邸UG電路的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0013] 為了對(duì)本實(shí)用新型的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對(duì)照附圖詳細(xì) 說明本實(shí)用新型的【具體實(shí)施方式】。
[0014] 如圖2所示，是本實(shí)用新型的D邸UG電路的結(jié)構(gòu)示意圖。
[0015] 本實(shí)用新型的DE腳G電路包括mini PCI-E接口J2和南橋忍片Ul;該mini PCI-E接 口J2具有一組在mini PCI-E接口J2連接D邸UG卡時(shí)需要與南橋忍片Ul連接的DEBUG針腳，該 組DEBUG針腳中的部分針腳還用于在拓展主板的3G/4G功能時(shí)連接SIM卡，其中，該組DEBUG 針腳中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南橋忍片Ul的對(duì)應(yīng)引腳；當(dāng)將該mini PCI-E接口 J2連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI-E接口 J2與D邸UG卡 拆除連接時(shí)，將所有的開關(guān)電路斷開。
[0016] 南橋忍片（South Bridge)是主板忍片組的重要組成部分，一般位于主板上離CPU 插槽較遠(yuǎn)的下方。南橋忍片負(fù)責(zé)I /0總線之間的通信，如PCI總線、USB、LAN、ATA、SATA、音頻 控制器、鍵盤控制器、實(shí)時(shí)時(shí)鐘控制器、高級(jí)電源管理等。
[0017] 利用debug卡定位主板的故障時(shí)，如果利用mini PCI-E接口連接南橋忍片Ul，則將 mini PCI-E接口與DEBUG卡插接后，需要將mini PCI-E接口的D邸UG針腳與南橋忍片連接。 mini PCI-E接口的針腳都是統(tǒng)一定義的，運(yùn)組DEBUG針腳就是mini PCI-E接口 J2的8、10、 12、14、16、17、19號(hào)針腳號(hào)。其中，8、10、12、14、16號(hào)針腳號(hào)也是mini PCI-E接口J2拓展3G/ 4G功能時(shí)用來連接SIM卡的針腳。
[001引具體實(shí)施例中，該南橋忍片Ul的型號(hào)為Intel 8系列忍片組，該mini PCI-E接口 J2 的8、10、12、14、16號(hào)針腳分別--對(duì)應(yīng)的通過一個(gè)該開關(guān)電路連接該南橋忍片Ul的用于輸 出LPC_FRAME_N信號(hào)、LPC_AD3信號(hào)、LPC_AD2信號(hào)、LPC_AD1信號(hào)、LPC_AD0信號(hào)的5個(gè)引腳，該 mini PCI-E接口J2的17號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋忍片Ul的用于輸出平臺(tái)復(fù)位 信號(hào)化TRST_N的引腳，該mini PCI-E接口 J2的19號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋忍片 Ul的用于輸出33M監(jiān)時(shí)鐘信號(hào)LPC_33M_CLK的引腳，歸納如下表1所示：
[0019]表 1
[0020]
[0021] 其中，該開關(guān)電路為零歐姆的電阻，也可W為電子開關(guān)。從節(jié)省資源的角度考慮， 優(yōu)選的采用零歐姆的電阻。
[0022] 如圖2中的J2的16號(hào)針腳通過電阻R816連接至Ul的AN24引腳，J2的14號(hào)針腳通過 電阻R817連接至Ul的AN26引腳，J2的12號(hào)針腳通過電阻R818連接至Ul的AJ24引腳，J2的10 號(hào)針腳通過電阻R820連接至Ul的AN26引腳，J2的8號(hào)針腳通過電阻R821連接至Ul的AP24引 腳，J2的17號(hào)針腳通過電阻R808連接至Ul的AA37引腳，J2的19號(hào)針腳通過電阻R807連接至 Ul的AV巧I腳。
[0023] 電阻 3816、1?817、1?818、1?820、1?821、1?808、1?807均為0歐姆，在需要斷開時(shí)，直接將電 阻的一端的連接卸掉即可，使用電阻作為開關(guān)，成本低，實(shí)現(xiàn)方便。
[0024] 圖 2中，LPC_AD0、LPC_AD1號(hào)對(duì)應(yīng)的引腳都是從 屬于南橋忍片的LPC(Low Pin Count)接口。LPC接口是Intel于1997年9月29日公布的一個(gè) 取代傳統(tǒng)ISA BUS的一種新接口規(guī)范，并且W免費(fèi)開放授權(quán)的方式，供業(yè)界采用。intel所定 義的LPC接口，將W往ISA BUS的地址/數(shù)據(jù)分離譯碼，改成類似PCI的地址/數(shù)據(jù)信號(hào)線共享 的譯碼方式，信號(hào)線數(shù)量大幅降低，工作速率由PCI總線速率同步驅(qū)動(dòng)，雖然改良過的LPC接 口 一樣維持最大傳輸值16MB/S，不過所需要的信號(hào)腳位數(shù)大幅降低25~30個(gè)，WLPC接口設(shè) 計(jì)的Super I/O忍片、Flash忍片都能享有腳位數(shù)減少、體積微縮的好處，主板的設(shè)計(jì)也可W 簡(jiǎn)化，運(yùn)也就是取名LPC--Low Pin Count的原因。
[0025] 綜上所述，實(shí)施本實(shí)用新型的DEBUG電路，具有W下有益效果:本實(shí)用新型直接利 用現(xiàn)有技術(shù)中的用于拓展主板3G/4G功能的mini PCI-E接口實(shí)現(xiàn)連接DEBUG卡，因?yàn)閙ini PCI-E接口具有一組在其連接D邸UG卡時(shí)需要與南橋忍片連接的DEBUG針腳，該組DEBUG針腳 中的部分針腳還用于在拓展主板的3G/4G功能時(shí)連接SIM卡，本實(shí)用新型將該組DE腳G針腳 中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南橋忍片的對(duì)應(yīng)引腳；因此，當(dāng)將該mini PCI-E接口連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI-E接口與DEBUG卡拆除 連接時(shí)，將所有的開關(guān)電路斷開，斷開后可W連接SIM卡拓展主板的3G/4G功能。因此，使用 本電路后可W直接插上市面上的帶MINIPCIE接口連接功能的DEBUG卡，方便對(duì)主板進(jìn)行調(diào) 試和維修，同時(shí)可W更為合理的利用mini PCI-E接口上的閑置資源。
[0026] 上面結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施例進(jìn)行了描述，但是本實(shí)用新型并不局限于上 述的【具體實(shí)施方式】，上述的【具體實(shí)施方式】?jī)H僅是示意性的，而不是限制性的，本領(lǐng)域的普通 技術(shù)人員在本實(shí)用新型的啟示下，在不脫離本實(shí)用新型宗旨和權(quán)利要求所保護(hù)的范圍情況 下，還可做出很多形式，運(yùn)些均屬于本實(shí)用新型的保護(hù)之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種DEBUG電路，其特征在于，包括mini PCI-E接口（J2)和南橋芯片（U1);該mini PCI-E接口（J2)具有一組在mini PCI-E接口（J2)連接DEBUG卡時(shí)需要與南橋芯片(U1)連接 的DEBUG針腳，該組DEBUG針腳中的部分針腳還用于在拓展主板的3G/4G功能時(shí)連接S頂卡， 其中，該組DEBUG針腳中的每個(gè)針腳均各自通過一個(gè)開關(guān)電路連接至該南橋芯片(U1)的對(duì) 應(yīng)引腳；當(dāng)將該mini PCI-E接口（J2)連接DEBUG卡時(shí)，將所有的開關(guān)電路連通；當(dāng)將該mini PCI-E接口（J2)與DEBUG卡拆除連接時(shí)，將所有的開關(guān)電路斷開。2. 根據(jù)權(quán)利要求1所述的DEBUG電路，其特征在于，該開關(guān)電路為零歐姆的電阻。3. 根據(jù)權(quán)利要求1所述的DEBUG電路，其特征在于，該開關(guān)電路為電子開關(guān)。4. 根據(jù)權(quán)利要求1所述的DEBUG電路，其特征在于，該南橋芯片(U1)的型號(hào)為Intel 8系 列芯片組，該組DEBUG針腳為mini PCI-E接口（J2)的8、10、12、14、16、17、19號(hào)針腳號(hào)，其中， 該mini PCI-E接口（J2)的8、10、12、14、16號(hào)針腳分別--對(duì)應(yīng)的通過一個(gè)該開關(guān)電路連接 該南橋芯片(U1)的用于輸出LPC_FRAME_N信號(hào)、LPC_AD3信號(hào)、LPC_AD2信號(hào)、LPC_AD 1信號(hào)、 LPC_ADO信號(hào)的5個(gè)引腳，該mini PCI-E接口（J2)的17號(hào)針腳通過一個(gè)開關(guān)電路連接該南橋 芯片(U1)的用于輸出平臺(tái)復(fù)位信號(hào)的引腳，該mini PCI-E接口（J2)的19號(hào)針腳通過一個(gè)開 關(guān)電路連接該南橋芯片(U1)的用于輸出33MHZ時(shí)鐘信號(hào)的引腳。
【文檔編號(hào)】G06F1/16GK205721497SQ201620275328
【公開日】2016年11月23日
【申請(qǐng)日】2016年4月5日
【發(fā)明人】阮仕濤
【申請(qǐng)人】深圳市祈飛科技有限公司
相關(guān)技術(shù)
網(wǎng)友詢問留言
已有0條留言
- 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊！
1