專利名稱：實時信號處理的高速usb通訊接口裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及有線傳輸系統(tǒng)，尤其涉及一種實時信號處理的高速USB通訊接口裝置。
背景技術(shù)：
在我國目前的信號處理系統(tǒng)中，大多采用如下結(jié)構(gòu)下位機只負責(zé)數(shù)據(jù)采集和信號預(yù)處理并將數(shù)據(jù)通過某種接口(串行口、并行口等)傳送到上位機的功能，信號處理任務(wù)(如譜處理、數(shù)字濾波、相關(guān)分析等)、應(yīng)用、數(shù)據(jù)保存與顯示等都由上位機(一般是PC)來完成，這樣的通訊接口數(shù)據(jù)傳輸率不高，而且實時性很差。另外，儀器所使用的程序代碼一般須事先固化燒制在芯片內(nèi)，在儀器分析軟件需要更新?lián)Q代時則需要重新燒制，十分不便。隨著DSP技術(shù)的廣泛應(yīng)用，現(xiàn)在逐漸開始采用國際流行的信號處理結(jié)構(gòu)，即利用專用DSP處理器來完成信號處理，PC機進行參數(shù)設(shè)置、顯示、數(shù)據(jù)存儲等，下位機與上位機的通訊采用傳輸率高的接口方式，比如PCI總線、USB等，同時這些高效率的通訊接口方式也使得儀器程序代碼的更新變得方便快捷。

發(fā)明內(nèi)容
本實用新型的目的在于提供一種實時信號處理的高速USB通訊接口裝置，用于解決各種信號分析系統(tǒng)中信號分析儀與上位機的快捷實時大數(shù)據(jù)量的通訊問題。
為了達到上述目的，本實用新型采用的技術(shù)方案是它包括USB2.0控制器，串口EEPROM存儲器電路，F(xiàn)PGA可編程邏輯電路，USB通訊接口插座，電壓變換電路；USB2.0控制器經(jīng)引出線分別與串口EEPROM存儲器電路，F(xiàn)PGA的可編程邏輯電路，USB通訊接口插座，電壓變換電路連接；USB通訊接口插座經(jīng)USB傳輸電纜連接至上位機PC機。
1)USB2.0控制器包括USB2.0控制器的CY7C68013芯片，兩腳晶振Y1和第1、2電容組成的晶振電路；由第1開關(guān)，第1電阻，第3電容組成的復(fù)位開關(guān)電路；由第2電阻，第2開關(guān)，第4電容組成的喚醒電路；第1上拉電阻，第1指示燈及接入第3電阻，第1信號輸入電阻，第1～10芯片退耦電容；2).串口EEPROM存儲器電路包括容量為16字節(jié)的24LC01芯片，通過引線SCL和SDA連接至USB2.0控制器的CY7C68013芯片，另有第2、3上拉電阻；3).FPGA可編程邏輯電路包括FPGA可編程邏輯電路芯片XC2S50E，晶振芯片CB3LV-3C-40.00，JTAG下載接口元件U5，并通過數(shù)據(jù)線FD0～FD15，地址線GDAR0～GDAR8，控制線CTL0、CTL1、CTL2、CTL3與CY7C68013芯片相連，另外CY7C68013芯片通過信號線PROGRAM、DIN、DONE、CCLK與FPGA可編程邏輯電路相連，第4～7上拉電阻，信號接入第4電阻，第2指示燈L2，第1限流電阻，第5電容，第11～22芯片退耦電容；4).USB通訊接口插座(4)使用通用的USB插座，通過連線USBD+以及USBD一與USB2.0控制器的CY7C68013芯片相連；5).電壓變換電路包括電壓變換芯片TPS767D318，第8上拉電阻，第1、2保護電阻，由第1～3二極管組成的穩(wěn)壓電路，由第6～11電容組成的穩(wěn)流電路。
本實用新型結(jié)合USB2.0協(xié)議和EZ-USB FX2技術(shù)提供了一種用于完成信號分析儀與上位機PC機之間實現(xiàn)快捷實時大數(shù)據(jù)量的通訊接口。在USB2.0協(xié)議框架下，通過軟件的支持，在通常的信號處理場合下實時信號分析儀都可以方便快捷的接入到上位機PC機上，而且可以實現(xiàn)大數(shù)據(jù)量的通訊。
本實用新型與背景技術(shù)相比，具有的有益的效果是1、即插即用目前絕大多數(shù)的PC主板上都帶有USB接口，所以具有這種接口的實時信號分析儀可以方便的接入到上位機中，安裝方便，無需打開計算機安裝板卡；2、通訊方便快捷只須在上位機上安裝相應(yīng)的驅(qū)動程序，具有此接口的實時信號分析儀就可以接入上位機進行通訊；3、高速數(shù)據(jù)通訊此接口裝置在USB2.0協(xié)議的支持下可以實現(xiàn)大數(shù)據(jù)量的數(shù)據(jù)吞吐，最快可以達到240Mbit/s，從而更好地實現(xiàn)實時信號處理；4、軟件刷新快捷方便應(yīng)用此種通訊接口可以通過從上位機下載程序代碼方式進行實時信號分析儀器的軟件刷新，比較原始的芯片內(nèi)程序燒制方式快捷方便，且不需硬件進行物理改動；5、應(yīng)用范圍廣應(yīng)用于信號分析的各種芯片如DSP芯片，A/D和D/A芯片等都可以通過掛接FPGA然后通過這種USB通訊接口裝置接入到上位機；6、擴展性好由于USB2.0的控制器和FPGA可編程邏輯電路直接連接，具有非常廣闊的擴展性，而且此裝置可以兼容高速或者全速的USB總線接口的PC，自動選擇工作在高速或全速的模式下；7、結(jié)構(gòu)簡單緊湊一般的FPGA需要外部加PROM元件用來存放配置文件，而本裝置將配置文件存放在上位機中，通過USB總線實時地對FPGA進行配置，所以不需要PROM元件。
以下結(jié)合附圖和實施例對本實用新型作進一步說明。


圖1是本實用新型的結(jié)構(gòu)框圖；圖2是串口EEPROM存儲器電路原理圖；圖3是USB控制器電路原理圖；圖4是FPGA可編程邏輯電路原理圖；圖5是USB通訊接口插座電路原理圖；圖6是電壓控制電路原理圖。
具體實施方式
如圖1所示，本實用新型它包括USB2.0控制器1，串口EEPROM存儲器電路2，F(xiàn)PGA可編程邏輯電路3，USB通訊接口插座4，電壓變換電路5。USB2.0控制器1經(jīng)引出線分別與串口EEPROM存儲器電路2，F(xiàn)PGA的可編程邏輯電路3，USB通訊接口插座4，電壓變換電路5連接；USB通訊接口插座4經(jīng)USB傳輸電纜連接至上位機PC機。
如圖3所示，USB2.0控制器電路1包括USB2.0控制器CY7C68013芯片，兩腳晶振和C1，C2組成的晶振電路，由S1，R1，C3組成的復(fù)位開關(guān)電路，由R2，SP1，C4組成喚醒電路。上拉電阻R3。指示燈L1及接入電阻R4，信號輸入電阻R5，電源保護電路電容C5，C6，C7，C8，C9，C10，C11，C12，C13，C14。CY7C68013通過讀寫控制線，地址線和數(shù)據(jù)線以及部分的IO線和FPGA相連。另外CY7C68013通過I2C總線和EEPROM存儲器相連，還用通過USB信號線與USB總線接口連接。
如圖2所示，串口EEPROM存儲器電路2包括EEPROM芯片24LC01和兩個上拉電阻。USB2.0控制器的CY7C68013通過I2C總線和24LC01相連。EEPROM主要是存放廠家和產(chǎn)品的序列號。
如圖4所示，F(xiàn)PGA可編程邏輯電路3包括FPGA芯片XC2S50E，40M晶震芯片，JTAG下載接口。JTAG口是用于調(diào)試，通過數(shù)據(jù)線FD0～FD15，地址線GDAR0～GDAR8，控制線CTL0，CTL1，CTL2，CTL3，IO口線PE0，PE1，PE2，RDY0，RDY1，RDY2等與CY7C68013相連。指示燈L2是為了指示FPGA的程序是否下載成功。而IO線FPG0～FPG31，信號線FSX1，CLKX1，TINP1，2CE3等主要是與外部的邏輯電路連接，目前是與數(shù)字信號處理器DSP連接。另外FPGA的工作模式選擇管腳M0，M1，M2都外接了一個上拉電阻，即表明FPGA的配置模式采用了從動串口模式的配置。配置時鐘管腳CCLK與CY7C68013的串口0的TXD0相連，配置數(shù)據(jù)輸入管腳DIN與串口0的RXDOOUT相連，配置編程管腳PROGRAM和配置完成管腳DONE分別與CY7C68013的I0管腳PA3，PA1相連。
如圖5所示USB通訊接口插座電路4通過信號線D+，D-與USB2.0控制器的CY7C68013連接。
如圖6所示電壓控制電路5主要包括電壓變換芯片TPS767D318，上拉電阻R14，保護電阻R15，R16。將輸入的5V轉(zhuǎn)換為3.3V和1.8V，給整個裝置供電。
下面對本實用新型的具體工作過程說明1、設(shè)備接入通過專用的USB電纜將實時信號分析儀的USB接口與計算機的USB接口相連，計算機會自動通過內(nèi)置根集線器中斷程序檢測到該連接，亦即有設(shè)備接入，并向USB外設(shè)發(fā)出讀取設(shè)備序號的命令。
2、計算機對于USB控制器的枚舉過程USB2.0控制器的CY7C68013內(nèi)核會運行一個非常簡單的程序，從EEPROM(存放產(chǎn)品的序號以及ID，此部分事先燒制)中讀取該序號，并傳送給上位機。計算機檢測到有設(shè)備插入，自動發(fā)出查詢請求，USB設(shè)備回應(yīng)這個請求，送出設(shè)備的Vendor ID和Product ID，計算機根據(jù)這兩個ID裝載相應(yīng)的設(shè)備驅(qū)動程序，完成枚舉過程。
3、安裝驅(qū)動程序上位機根據(jù)該序號查找對應(yīng)的驅(qū)動程序(驅(qū)動程序可事先存于主機上)。如果找不到的話，則會提示用戶安裝驅(qū)動程序(驅(qū)動程序可通過CD-ROM裝載)。假設(shè)驅(qū)動程序已經(jīng)安裝了，那么WINDOWS會找到并運行相應(yīng)的驅(qū)動程序。該驅(qū)動程序運行后會找到為該硬件專門設(shè)計的8051代碼，并將它下載到USB2.0控制器的CY7C68013的內(nèi)部存儲器中。
4、建立通訊連接USB2.0控制器的CY7C68013通過改變專門的控制字，將程序的啟動地址改為新的下載程序的入口處，接著暫時斷開與計算機的連接(但物理連接不改變)。在幾個毫秒后，恢復(fù)其連接，USB2.0控制器中的8051運行固件程序。從而，上位機與USB2.0控制器的CY7C68013之間建立了正常的通訊。
5、下載FPGA程序首先調(diào)用固件中的下載FPGA的子程序，先將USB2.0控制器的CY7C68013的IO口PA3清零，在幾個毫秒后，再將PA3置高，即把FPGA內(nèi)部寄存器清零。之后配置串口0為同步模式，F(xiàn)PGA的HEX配置文件一開始存放在上位機中。通過USB總線，將配置文件傳輸?shù)酱?的數(shù)據(jù)寄存器中。CCLK發(fā)送同步時鐘，DIN管腳發(fā)送數(shù)據(jù)。對FPGA進行從動串口模式的配置，一直到DONE信號為高，L2燈亮。那么表示FPGA已經(jīng)配置成功了。此時FPGA已經(jīng)可以工作了。
本實用新型主要應(yīng)用于實時信號分析儀，通常此類儀器要使用DSP來完成信號的處理。在使用本實用新型的前提下，有關(guān)DSP程序代碼可通過USB接口從上位機上下載，并且能夠在不改變電路物理結(jié)構(gòu)的情況下通過下載新的程序代碼就可以實現(xiàn)新的功能，只須整個系統(tǒng)重啟即可。
權(quán)利要求1.一種實時信號處理的高速USB通訊接口裝置，其特征在于它包括USB2.0控制器(1)，串口EEPROM存儲器電路(2)，F(xiàn)PGA可編程邏輯電路(3)，USB通訊接口插座(4)，電壓變換電路(5)；USB2.0控制器(1)經(jīng)引出線分別與串口EEPROM存儲器電路(2)，F(xiàn)PGA的可編程邏輯電路(3)，USB通訊接口插座(4)，電壓變換電路(5)連接；USB通訊接口插座(4)經(jīng)USB傳輸電纜連接至上位機PC機。
2.根據(jù)權(quán)利要求1所述一種實時信號處理的高速USB通訊接口裝置，其特征在于1)USB2.0控制器(1)包括USB2.0控制器的CY7C68013芯片，兩腳晶振Y1和第1、2電容(C1、C2)組成的晶振電路；由第1開關(guān)(S1)，第1電阻(R1)，第3電容(C3)組成的復(fù)位開關(guān)電路；由第2電阻(R2)，第2開關(guān)(SP1)，第4電容(C4)組成的喚醒電路；第1上拉電阻(R3)，第1指示燈(L1)及接入第3電阻(R4)，第1信號輸入電阻(R5)，第1～10芯片退耦電容(C5～C14)；2).串口EEPROM存儲器電路(2)包括容量為16字節(jié)的24LC01芯片，通過引線SCL和SDA連接至USB2.0控制器的CY7C68013芯片，另有第2、3上拉電阻(R6、R7)；3).FPGA可編程邏輯電路(3)包括FPGA可編程邏輯電路芯片XC2S50E，晶振芯片CB3LV-3C-40.00，JTAG下載接口元件U5，并通過數(shù)據(jù)線FD0～FD15，地址線GDAR0～GDAR8，控制線CTL0、CTL1、CTL2、CTL3與CY7C68013芯片相連，另外CY7C68013芯片通過信號線PROGRAM、DIN、DONE、CCLK與FPGA可編程邏輯電路相連，第4～7上拉電阻(R8、R9、R10、R11)，信號接入第4電阻(R12)，第2指示燈L2，第1限流電阻(R13)，第5電容(C15)，第11～22芯片退耦電容(C16～C27)；4).USB通訊接口插座(4)使用通用的USB插座，通過連線USBD+以及USBD-與USB2.0控制器的CY7C68013芯片相連；5).電壓變換電路(5)包括電壓變換芯片TPS767D318，第8上拉電阻(R14)，第1、2保護電阻(R15、R16)，由第1～3二極管(D1～D3)組成的穩(wěn)壓電路，由第6～11電容(C28～C33)組成的穩(wěn)流電路。
專利摘要本實用新型公開了一種實時信號處理的高速USB通訊接口裝置。它包括USB2.0控制器經(jīng)引出線分別與串口EEPROM存儲器電路，F(xiàn)PGA可編程邏輯電路，USB通訊接口插座，電壓變換電路連接；USB通訊接口插座經(jīng)USB傳輸電纜連接至上位機PC機。本實用新型結(jié)合USB2.0協(xié)議和EZ－USB FX2技術(shù)提供了一種用于完成信號分析儀與上位機PC機之間實現(xiàn)快捷實時大數(shù)據(jù)量的通訊接口。在USB2.0協(xié)議框架下，通過軟件的支持，在通常的信號處理場合下實時信號分析儀都可以方便快捷的接入到上位機PC機上，而且可以實現(xiàn)大數(shù)據(jù)量的通訊。
文檔編號G06F3/00GK2700946SQ20032010843
公開日2005年5月18日 申請日期2003年11月25日 優(yōu)先權(quán)日2003年11月25日
發(fā)明者陳章位, 吳錦峰 申請人:浙江大學(xué)