專利名稱：分組通信方法和機(jī)器控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及分配了固有臺地址值的各臺相互間的分組通信方法和分配了固有臺地址值的與控制對象機(jī)器連接的各臺之間相互連接而構(gòu)成的機(jī)器控制系統(tǒng)。
背景技術(shù)：
本專利申請的申請人之一(STEP TECHNICAL股份有限公司)首先提出關(guān)于“根據(jù)循環(huán)自動通信的電子配線系統(tǒng)”的專利申請，這個專利申請已登記為專利第2994589號。我們按照圖1說明該專利。這個電子配線系統(tǒng)由N個終端裝置2，控制這些終端裝置2的中央裝置1，與這些裝置連接的共同通信線路3構(gòu)成。通過使分組在各終端裝置中循環(huán)，將各終端裝置2的輸入通路21的數(shù)據(jù)和輸出通路22的數(shù)據(jù)存儲在與中央裝置1內(nèi)的存儲器38內(nèi)的各終端裝置對應(yīng)的地址的各存儲器位置中。在這個電子配線系統(tǒng)的情形中，因為只用稱為狀態(tài)機(jī)器的硬件進(jìn)行數(shù)據(jù)的接收發(fā)射，所以與根據(jù)用已有的微處理機(jī)的程序控制的通信控制比較，能夠?qū)崿F(xiàn)非常高的高速化。進(jìn)一步，因為將各終端裝置的輸入通路21和輸出通路22的數(shù)據(jù)存儲在存儲數(shù)據(jù)中，所以中央裝置1也能夠?qū)嵸|(zhì)上實(shí)時地讀入/寫入無論哪個終端的輸入輸出通路的數(shù)據(jù)。
在這個電子配線系統(tǒng)的情形中，中央裝置1也能夠讀入/寫入無論哪個終端的輸入輸出通路的數(shù)據(jù)，但是存在著終端裝置不能讀取其它終端的輸入輸出通路的數(shù)據(jù)，又不能在那里寫入數(shù)據(jù)那樣的問題。如將終端裝置配置在各關(guān)節(jié)中的人型機(jī)器人等的系統(tǒng)的情形那樣，當(dāng)由于終端裝置之間相互影響不得不使整個系統(tǒng)工作時，需要某個終端裝置讀取其它終端的數(shù)據(jù)，又在那里寫入數(shù)據(jù)。
又，在這個電子配線系統(tǒng)的情形中，因為當(dāng)中央裝置1不工作時不進(jìn)行分組的發(fā)射接收，所以也存在著使整個系統(tǒng)的功能停止那樣的問題。

發(fā)明內(nèi)容
所以，本發(fā)明的目的是提供通過解決這種已有電子配線系統(tǒng)的問題，各臺可以相互地發(fā)射接收數(shù)據(jù)，并且即便某臺停止發(fā)揮功能，其余的臺也不會停止發(fā)揮功能，系統(tǒng)可以繼續(xù)發(fā)揮功能的存儲數(shù)據(jù)共有系統(tǒng)。
為了實(shí)現(xiàn)這些目的，本發(fā)明的多臺存儲數(shù)據(jù)共有系統(tǒng)，通過通信線路使分配了固有臺地址值的各臺相互連接而構(gòu)成而構(gòu)成，所述各臺是存儲型臺，該存儲型臺包括向其它臺發(fā)射附加了分配給本臺的臺地址值和本臺數(shù)據(jù)的分組的發(fā)射狀態(tài)機(jī)器；接收從其它臺發(fā)射的附加了分配給該其它臺的臺地址值和該其它臺數(shù)據(jù)的分組的接收狀態(tài)機(jī)器；存儲附加在所述分組上的所述各數(shù)據(jù)的存儲器；使從多臺存儲數(shù)據(jù)共有系統(tǒng)主體的外部對所述存儲器進(jìn)行訪問成為可能的用戶接口；對分組的發(fā)射接收時刻進(jìn)行計時的內(nèi)部時鐘；和根據(jù)由所述內(nèi)部時鐘計時的時刻與實(shí)際接收到由其它臺發(fā)射的分組的時刻之間的誤差量，來校正該內(nèi)部時鐘的時刻的允許時刻誤差判定電路。
如果根據(jù)這個系統(tǒng)，則在各存儲型臺的存儲器中(例如在圖2和圖3所示的各存儲型臺裝置31的存儲器38中)存儲相同的數(shù)據(jù)，而且，通過用戶接口(32)可以從外部對所述存儲器(38)進(jìn)行訪問，而且，可以按照內(nèi)部時鐘(39)表示的時刻進(jìn)行數(shù)據(jù)的發(fā)射接收，而且，可以根據(jù)需要來校正內(nèi)部時鐘(39)的時刻。因此，多臺存儲數(shù)據(jù)共有系統(tǒng)內(nèi)的各臺，無論其它臺是處于工作狀態(tài)還是處于停止?fàn)顟B(tài)都能進(jìn)行工作，即使多臺存儲數(shù)據(jù)共有系統(tǒng)內(nèi)的某臺處于停止?fàn)顟B(tài)，其它臺也不會停止。
另外，本發(fā)明的分組通信方法是分配了固有臺地址值的各臺相互間的分組通信方法，包括構(gòu)成所述各臺中至少一個的存儲臺向其它臺發(fā)射附加了分配給本臺的臺地址值和本臺數(shù)據(jù)的分組的第1發(fā)射步驟；接收從其它臺發(fā)射的附加了分配給該其它臺的臺地址值和該其它臺數(shù)據(jù)的分組的第1接收步驟；存儲附加在所述分組上的所述各數(shù)據(jù)的第1存儲步驟；對分組的發(fā)射接收時刻進(jìn)行計時的第1計時步驟；根據(jù)所述計時的時刻與實(shí)際接收到由其它臺發(fā)射的分組的時刻之間的誤差量，來校正該計時的時刻的第1校正步驟。
另外，本發(fā)明的機(jī)器控制系統(tǒng)，通過通信線路使分配了固有臺地址值、與控制對象機(jī)器連接的各臺相互連接而構(gòu)成，所述各臺是存儲臺，該存儲臺包括向其它臺發(fā)射附加了分配給本臺的臺地址值和本臺數(shù)據(jù)的分組的發(fā)射狀態(tài)機(jī)器；接收從其它臺發(fā)射的附加了分配給該其它臺的臺地址值和該其它臺數(shù)據(jù)的分組的接收狀態(tài)機(jī)器；存儲附加在所述分組上的所述各數(shù)據(jù)的存儲器；使從機(jī)器控制系統(tǒng)主體的外部對所述存儲器進(jìn)行訪問成為可能的用戶接口；對分組的發(fā)射接收時刻進(jìn)行計時的內(nèi)部時鐘；和根據(jù)由所述內(nèi)部時鐘計時的時刻與實(shí)際接收到由其它臺發(fā)射的分組的時刻之間的誤差量，來校正該內(nèi)部時鐘的時刻的允許時刻誤差判定電路。
另外，本發(fā)明的多臺存儲數(shù)據(jù)共有系統(tǒng)是它是在由通信線路連接的多臺之間發(fā)射接收分組的多臺存儲數(shù)據(jù)共有系統(tǒng)，各臺是具有存儲器，可以從臺外部接入(訪問)所述存儲器的用戶接口，發(fā)射分組的發(fā)射狀態(tài)機(jī)器，接收分組的接收狀態(tài)機(jī)器，內(nèi)部時鐘，允許時刻誤差判定電路，對來自發(fā)射狀態(tài)機(jī)器和接收狀態(tài)機(jī)器的地址與來自所述用戶接口的地址之間的競爭進(jìn)行調(diào)停的調(diào)停電路的存儲型臺裝置，在各臺中，分別設(shè)定00，01，.......0N的固有的臺地址值，將為了將分組在所述通信線路上發(fā)射出去的所需時間與所述通信線路上的所述分組的傳輸所需時間之和作為所述內(nèi)部時鐘的時刻的1個單位時間，使各時刻(T00，T01，.....，T0N)分別與各臺地址值對應(yīng)，系統(tǒng)內(nèi)的臺內(nèi)的所述內(nèi)部時鐘全都顯示同一個時刻，并且從時刻T00到上限時刻TM進(jìn)行循環(huán)，所述內(nèi)部時鐘顯示與某個臺的所述臺地址值對應(yīng)的時刻，通過所述調(diào)停電路讀出在與這個臺的所述臺地址值對應(yīng)的存儲地址位置中的所述存儲器內(nèi)的數(shù)據(jù)，將該數(shù)據(jù)嵌入所述分組中，并將所述分組在所述通信線路上發(fā)射出去，當(dāng)正常接收所述分組時，從所述接收的分組確認(rèn)發(fā)射源，通過所述調(diào)停電路將在所述接收分組內(nèi)的該數(shù)據(jù)寫入與發(fā)射源的臺地址值對應(yīng)的存儲地址位置中，允許時刻誤差判定電路比較從所述1個單位時間算出的本臺的內(nèi)部時鐘的正確時刻與所述內(nèi)部時鐘顯示的時刻，當(dāng)它們的差超過允許值時，強(qiáng)制地將所述內(nèi)部時鐘的時刻校正到所述正確的時刻。
如果根據(jù)這個系統(tǒng)，則通過在各臺中，設(shè)定00，01，.......0N的固有的臺地址值，所有臺內(nèi)的內(nèi)部時鐘顯示出分別與固有的臺地址值00，01，.......0N對應(yīng)的同一時刻T00，T01，.....，T0N。將為了將分組在通信線路上發(fā)射出去的所需時間與通信線路上的分組的傳輸所需時間之和作為內(nèi)部時鐘的時間的1個單位。即，每次經(jīng)過這個1個單位時間時，內(nèi)部時鐘使這個時刻前進(jìn)到下一個時刻。當(dāng)內(nèi)部時鐘顯示的時刻到達(dá)上限時刻TM時，下一個時刻回到與00對應(yīng)的時刻，內(nèi)部時鐘通過時刻T00～TM循環(huán)。當(dāng)內(nèi)部時鐘顯示與某個臺的臺地址值對應(yīng)的時刻時，通過調(diào)停電路讀出在與這個臺的所述臺地址值對應(yīng)的存儲地址位置中的所述存儲器內(nèi)的數(shù)據(jù)，將該數(shù)據(jù)嵌入分組中，并將這個分組在所述通信線路上發(fā)射出去。當(dāng)正常接收分組時，從這個接收的分組確認(rèn)發(fā)射源，通過調(diào)停電路將接收分組內(nèi)的該數(shù)據(jù)寫入與發(fā)射源的臺地址值對應(yīng)的存儲地址位置中。通過對時刻T00～TM進(jìn)行一次循環(huán)實(shí)施這個處理，存儲在與所有臺的存儲器的各固有臺地址值對應(yīng)的存儲地址位置的存儲數(shù)據(jù)都變成相同的。即，此后，所有臺的存儲器變得共有同一存儲內(nèi)容。
允許時刻誤差判定電路比較從這個時間的1個單位算出的本臺的內(nèi)部時鐘的正確時刻與內(nèi)部時鐘顯示的時刻，當(dāng)它們的差超過允許值時，強(qiáng)制地將內(nèi)部時鐘的時刻校正到正確的時刻。從而，確保所有臺在允許值的范圍內(nèi)保持同一時刻。
通過采用這種構(gòu)成，在這種多臺存儲數(shù)據(jù)共有系統(tǒng)中，因為即便某個臺不能發(fā)揮功能，其它臺也能夠繼續(xù)自發(fā)地發(fā)射接收分組，所以系統(tǒng)能夠繼續(xù)發(fā)揮功能。
本發(fā)明的其它的多臺存儲數(shù)據(jù)共有系統(tǒng)的特征是進(jìn)一步，在所述通信線路中追加由具有I/O端子輸出通道，I/O端子輸入通道，輸出地址設(shè)定電路，輸出通道數(shù)據(jù)保持電路，發(fā)射分組的發(fā)射狀態(tài)機(jī)器，接收分組的接收狀態(tài)機(jī)器，內(nèi)部時鐘，和允許時刻誤差判定電路的I/O型臺裝置構(gòu)成的臺，當(dāng)所述內(nèi)部時鐘顯示與由某個I/O型臺裝置構(gòu)成的臺的臺地址值對應(yīng)的時刻時，從這個臺的所述I/O端子輸入通道讀出數(shù)據(jù)，將該數(shù)據(jù)嵌入所述分組中，將所述分組在所述通信線路上發(fā)射出去，當(dāng)正常接收所述分組時，當(dāng)輸出地址設(shè)定電路的設(shè)定值與發(fā)射源的臺地址值一致時，將所述接收分組內(nèi)的該數(shù)據(jù)保持在所述輸出通道數(shù)據(jù)保持電路中，在所述I/O端子輸出通道上取出所述接收分組內(nèi)的該數(shù)據(jù)。
在這個系統(tǒng)中，除了通過微處理機(jī)等的用戶接口的用戶操作能夠?qū)ε_內(nèi)的存儲器讀入/寫入的存儲型臺裝置外，還連接著具有I/O端子輸出通道，I/O端子輸入通道，輸出地址設(shè)定電路，和輸出通道數(shù)據(jù)保持電路的I/O型臺裝置。在這種系統(tǒng)的情形中，也能夠從這個I/O型臺裝置讀入/寫入的存儲型臺裝置內(nèi)的存儲數(shù)據(jù)。
在所述分組內(nèi)的數(shù)據(jù)長度是固定的，所述存儲型臺裝置具有分組發(fā)射次數(shù)決定電路，通過從與本臺地址值對應(yīng)的時刻開始，將數(shù)目與由所述分組發(fā)射次數(shù)決定電路設(shè)定的次數(shù)相等的分組連續(xù)地發(fā)射出去，能夠由1個所述存儲型臺裝置占有與多臺對應(yīng)的存儲地址寬度那樣的所述多臺存儲數(shù)據(jù)共有系統(tǒng)的情形中，當(dāng)內(nèi)部時鐘指示與本臺的臺地址值對應(yīng)的時刻時，從與本臺的臺地址值對應(yīng)的存儲地址位置讀出數(shù)據(jù)，將該數(shù)據(jù)嵌入分組，然后發(fā)射出去，當(dāng)內(nèi)部時鐘指示下一個時刻時，從與本臺的臺地址值的下一個值對應(yīng)的存儲地址位置讀出數(shù)據(jù)，將該數(shù)據(jù)嵌入分組，然后發(fā)射出去。這樣，因為以由分組發(fā)射次數(shù)決定電路設(shè)定的次數(shù)進(jìn)行分組發(fā)射，所以能夠使在內(nèi)部時鐘的一次循環(huán)中，寫入其它臺存儲器的數(shù)據(jù)量，增大與由分組發(fā)射次數(shù)決定電路設(shè)定的次數(shù)相等的倍數(shù)。
在所述分組內(nèi)的數(shù)據(jù)長度是可變的，而且也將數(shù)據(jù)長度的信息附加到分組內(nèi)，所述存儲型臺裝置具有臺地址占有寬度決定電路，通過從與本臺地址值對應(yīng)的時刻開始，發(fā)射由所述臺地址占有寬度決定電路設(shè)定的數(shù)據(jù)長度的分組，能夠由1個所述存儲型臺裝置占有多臺對應(yīng)的存儲地址寬度那樣的所述多臺存儲數(shù)據(jù)共有系統(tǒng)的情形中，因為當(dāng)內(nèi)部時鐘指示與本臺的臺地址值對應(yīng)的時刻時，一攬子地讀出從與本臺的臺地址值對應(yīng)的存儲地址位置前面的位置，到與加上由臺地址占有寬度決定電路設(shè)定的值的臺地址值對應(yīng)的存儲地址的數(shù)據(jù)，并將該數(shù)據(jù)嵌入分組后發(fā)射出去，所以能夠在內(nèi)部時鐘的一次循環(huán)中，一攬子地將數(shù)據(jù)量增大了與由臺地址占有寬度決定電路設(shè)定的值相等的倍數(shù)的數(shù)據(jù)寫入其它臺存儲器內(nèi)。
另外，本發(fā)明的存儲型臺，用于通過通信線路使分配了固有臺地址值的各臺相互連接而構(gòu)成的多臺存儲數(shù)據(jù)共有系統(tǒng)，該存儲型臺包括向其它臺發(fā)射附加了分配給本臺的臺地址值和本臺數(shù)據(jù)的分組的發(fā)射狀態(tài)機(jī)器；接收從其它臺發(fā)射的附加了分配給該其它臺的臺地址值和該其它臺數(shù)據(jù)的分組的接收狀態(tài)機(jī)器；存儲附加在所述分組上的所述各數(shù)據(jù)的存儲器；使從多臺存儲數(shù)據(jù)共有系統(tǒng)主體的外部對所述存儲器進(jìn)行訪問成為可能的用戶接口；對分組的發(fā)射接收時刻進(jìn)行計時的內(nèi)部時鐘；和根據(jù)由所述內(nèi)部時鐘計時的時刻與實(shí)際接收到由其它臺發(fā)射的分組的時刻之間的誤差量，來校正該內(nèi)部時鐘的時刻的允許時刻誤差判定電路。
另外，本發(fā)明的I/O型臺，用于通過通信線路使分配了固有臺地址值的各臺相互連接而構(gòu)成的多臺存儲數(shù)據(jù)共有系統(tǒng)，該I/O型臺包括用于輸入來自控制對象機(jī)器的數(shù)據(jù)的輸入通道；用于向控制對象機(jī)器輸出數(shù)據(jù)的輸出通道；向其它臺發(fā)射附加了通過所述輸入通道輸入的數(shù)據(jù)和分配給本臺的臺地址值的分組的發(fā)射狀態(tài)機(jī)器；接收從其它臺發(fā)射的附加了分配給該其它臺的臺地址值和該其它臺數(shù)據(jù)的分組的接收狀態(tài)機(jī)器；設(shè)定分配給通過所述輸出通道輸出的數(shù)據(jù)的發(fā)射源的所述存儲型臺的臺地址值，當(dāng)該臺地址值與附加在由所述接收狀態(tài)機(jī)器接收的分組上的臺地址值一致時，輸出一致信號的輸出地址設(shè)定電路；當(dāng)從所述輸出地址設(shè)定電路輸出一致信號時，為了通過所述輸出通道輸出附加在由所述接收狀態(tài)機(jī)器接收的、由所述存儲型臺發(fā)射的分組上的該其它臺數(shù)據(jù)而進(jìn)行保持的數(shù)據(jù)保持電路；對分組的發(fā)射接收時刻進(jìn)行計時的內(nèi)部時鐘；和根據(jù)由所述內(nèi)部時鐘計時的時刻與實(shí)際接收到由其它臺發(fā)射的分組的時刻之間的誤差量，來校正該內(nèi)部時鐘的時刻的允許時刻誤差判定電路。
在即便將來自其它臺的接收結(jié)束信息附加在所述分組內(nèi)，根據(jù)該接收結(jié)束信息，管理內(nèi)部時鐘每次循環(huán)的信號交換狀態(tài)或通信線路狀態(tài)的接收狀態(tài)管理寄存器設(shè)置在存儲型臺裝置內(nèi)的所述多臺存儲數(shù)據(jù)共有系統(tǒng)，設(shè)置在由于外部障礙可能使系統(tǒng)受到分組傳送障礙的環(huán)境內(nèi)的情形中，也能夠判定系統(tǒng)的工作品質(zhì)是否阻害分組傳送，又，也能夠判定共有的數(shù)據(jù)是否是在就在前面的內(nèi)部時鐘的一次循環(huán)中被更新的最新數(shù)據(jù)。
當(dāng)由半導(dǎo)體集成電路構(gòu)成所述多臺存儲數(shù)據(jù)共有系統(tǒng)的存儲型臺裝置或I/O型臺裝置時，系統(tǒng)構(gòu)成變得很緊湊同時也提高了它的經(jīng)濟(jì)性。


第1圖是表示已有電子配線系統(tǒng)的構(gòu)成的圖。
第2圖是表示本發(fā)明的第1實(shí)施例的多臺存儲數(shù)據(jù)共有系統(tǒng)的構(gòu)成的圖。
第3圖是表示用于第1實(shí)施例的各臺中的存儲型臺裝置的構(gòu)成的圖。
第4圖是表示用于第1實(shí)施例的系統(tǒng)中的分組的圖。
第5～7圖是說明第1實(shí)施例的存儲數(shù)據(jù)共有系統(tǒng)的工作的圖。
第8圖是表示本發(fā)明的第2實(shí)施例的多臺存儲數(shù)據(jù)共有系統(tǒng)的構(gòu)成的圖。
第9圖是表示用于第2實(shí)施例的臺中的I/O型臺裝置的構(gòu)成的圖。
第10圖是表示用于本發(fā)明的第3實(shí)施例的存儲型臺裝置的構(gòu)成的圖。
第11圖是表示第3實(shí)施例的存儲數(shù)據(jù)共有系統(tǒng)的構(gòu)成的圖。
第12圖是說明第3實(shí)施例的存儲數(shù)據(jù)共有系統(tǒng)的工作的圖。
第13圖是表示用于本發(fā)明的第4實(shí)施例的存儲型臺裝置的構(gòu)成的圖。
第14圖是表示第4實(shí)施例的存儲數(shù)據(jù)共有系統(tǒng)的構(gòu)成的圖。
第15圖是說明第4實(shí)施例的存儲數(shù)據(jù)共有系統(tǒng)的工作的圖。
第16圖表示用于第4實(shí)施例的分組。
第17圖表示用于第4實(shí)施例的分組。
第18圖是表示用于本發(fā)明的第5實(shí)施例的存儲型臺裝置的構(gòu)成的圖。
第19圖表示用于第5實(shí)施例的分組。
第20～22圖是說明第5實(shí)施例的存儲數(shù)據(jù)共有系統(tǒng)的工作的圖。
具體實(shí)施例方式
其次，我們用5個實(shí)施例說明與本發(fā)明有關(guān)的多臺存儲數(shù)據(jù)共有系統(tǒng)。
第1實(shí)施例第1實(shí)施例的多臺存儲數(shù)據(jù)共有系統(tǒng)是各臺只由存儲型臺裝置31的構(gòu)成的系統(tǒng)(第2圖)。
各存儲型臺裝置31都是由半導(dǎo)體集成電路構(gòu)成的，如第3圖所示，具有用戶接口32，允許時刻誤差判定電路34，接收狀態(tài)機(jī)器35，發(fā)射狀態(tài)機(jī)器36，調(diào)停電路37，存儲器38和內(nèi)部時鐘39，這些都是由來自時鐘源的電路驅(qū)動時鐘實(shí)施工作的數(shù)字電路構(gòu)成的。
內(nèi)部時鐘39由從“0”值增加的加法計數(shù)電路構(gòu)成，當(dāng)進(jìn)行到系統(tǒng)中固有地規(guī)定的上限時刻“TM”時，循環(huán)回到“0”值的時刻。當(dāng)內(nèi)部時鐘39所示的時刻顯示與本臺的臺地址值對應(yīng)的時刻時，向發(fā)射狀態(tài)機(jī)器36發(fā)出開始發(fā)射的指令。
發(fā)射狀態(tài)機(jī)器36向調(diào)停電路37發(fā)出與臺地址值對應(yīng)的存儲地址和讀入指令RD，通過調(diào)停電路37從存儲器38取得嵌入分組的數(shù)據(jù)，進(jìn)行分組發(fā)射。
當(dāng)接收狀態(tài)機(jī)器35接收來自其它臺的分組時，從接收的分組確認(rèn)發(fā)射源，向調(diào)停電路37發(fā)出與發(fā)射源的臺地址值對應(yīng)的存儲地址，接收分組內(nèi)的該數(shù)據(jù)和寫入指令WR，結(jié)束通過調(diào)停電路37的到存儲器38的寫入。
又，接收狀態(tài)機(jī)器35通過自接收的分組的發(fā)射源的臺地址值和接收結(jié)束信號將接收結(jié)束定時給予允許時刻誤差判定電路34。
允許時刻誤差判定電路34比較算出的本臺的內(nèi)部時鐘的正確時刻和內(nèi)部時鐘39所示時刻，當(dāng)它們的差超過允許值時，強(qiáng)制地將內(nèi)部時鐘39的時刻校正到正確的時刻。
存儲型臺裝置31具有與存儲型臺裝置31連接的計算機(jī)裝置和可以在本臺內(nèi)的存儲器之間授予接受數(shù)據(jù)的用戶接口32。這個用戶接口32處理地址母線，數(shù)據(jù)母線，讀入控制信號RD和寫入控制信號WR。
調(diào)停電路37，可以進(jìn)行用戶通過用戶接口32進(jìn)行的、對存儲型臺裝置31內(nèi)部的存儲器38的讀入和寫入接入(訪問)，并不與發(fā)射狀態(tài)機(jī)器36或接收狀態(tài)機(jī)器35對存儲器38的接入(訪問)發(fā)生競爭。
用于本實(shí)施例的分組如第4圖所示。這個分組的格式由開始式樣41，發(fā)射源臺地址值42，4字節(jié)數(shù)據(jù)43和檢驗碼44構(gòu)成。
其次，以由4個存儲型臺裝置31構(gòu)成的系統(tǒng)為例，用第5～7圖說明實(shí)施例1的工作。如第2圖所示，這些存儲型臺裝置31與通信線路33連接，分別地被給予00～03的固有的臺地址值。第5～7圖表示在內(nèi)部時鐘所示的每個時刻，臺地址值00～03的各個存儲器38內(nèi)的數(shù)據(jù)內(nèi)容。
存儲器38的存儲地址與系統(tǒng)的臺地址值的關(guān)系如第5圖所示。與由臺地址值00區(qū)域表示的臺地址值00對應(yīng)的存儲器的存儲地址位置由存儲地址0～3號規(guī)定。與由臺地址值01區(qū)域表示的臺地址值01對應(yīng)的存儲器的存儲地址位置由存儲地址4～7號規(guī)定。同樣，與由臺地址值02區(qū)域表示的臺地址值02對應(yīng)的存儲器的存儲地址位置由存儲地址8～B號規(guī)定，與由臺地址值03區(qū)域表示的臺地址值03對應(yīng)的存儲器的存儲地址位置由存儲地址C～F號規(guī)定。這樣，通過在所有的存儲型臺裝置31的存儲器上附加固有的存儲地址，各存儲器能夠保有系統(tǒng)內(nèi)的所有存儲器內(nèi)的數(shù)據(jù)。
在系統(tǒng)的工作開始后立即，如第5圖所示，各臺的內(nèi)部時鐘顯示出各個不同的時刻，存儲器內(nèi)的數(shù)據(jù)也各個不同。
當(dāng)臺地址值00的存儲型臺裝置的內(nèi)部時鐘到達(dá)時刻T00時，臺地址值00的存儲型臺裝置將存儲地址0～3號的數(shù)據(jù)嵌入分組，在通信線路33上發(fā)射出去。
接收從臺地址值00的存儲型臺裝置發(fā)射的分組的臺地址值01～03的3個存儲型臺裝置分別將接收的數(shù)據(jù)寫入本臺的存儲器的存儲地址0～3號。
又，接收從臺地址值00的存儲型臺裝置發(fā)射的分組的臺地址值01～03的3個存儲型臺裝置，當(dāng)根據(jù)允許時刻誤差判定電路34，內(nèi)部時鐘所示時刻和由接收的臺地址值的分組所需時間與傳輸所需時間相加得到的時間決定的時刻不在允許誤差內(nèi)時，強(qiáng)制地校正本臺內(nèi)的內(nèi)部時鐘39。
通過對內(nèi)部時鐘進(jìn)行校正，如第6圖所示，所有的臺的內(nèi)部時鐘39顯示在誤差時間內(nèi)一致的同一時刻T01。經(jīng)過校正的內(nèi)部時鐘對于所有的臺顯示共同時刻T01，將來自臺地址值01的存儲型臺裝置的存儲地址4～7號的數(shù)據(jù)嵌入分組，在通信線路33上發(fā)射出去。當(dāng)內(nèi)部時鐘到達(dá)時刻T02時，將來自臺地址值02的存儲型臺裝置的存儲地址8～B號的數(shù)據(jù)嵌入分組，發(fā)射出去。當(dāng)內(nèi)部時鐘到達(dá)時刻T03時，將來自臺地址值03的存儲型臺裝置的存儲地址C～F號的數(shù)據(jù)嵌入分組，在通信線路33上發(fā)射出去。
內(nèi)部時鐘顯示的時刻，總是從T00到時刻T03循環(huán)。這個實(shí)施例1的情形中的時刻T03，一般地作為上限時刻TM固有地規(guī)定在每個系統(tǒng)中。如第7圖所示，在內(nèi)部時鐘循環(huán)一次后的下一個時刻T00，所有存儲型臺裝置內(nèi)部的存儲器38的數(shù)據(jù)都變成相同的。
內(nèi)部時鐘的誤差，因為當(dāng)每次接收分組時，當(dāng)由允許時刻誤差判定電路34判定離開允許的誤差范圍時，進(jìn)行即時的校正，所以即便內(nèi)部時鐘重復(fù)循環(huán)，誤差也不會積累起來，所有臺的內(nèi)部時鐘39總是能夠顯示一致的時刻。
在這個實(shí)施例的系統(tǒng)中，臺地址值01的存儲型臺裝置發(fā)生故障或從通信線路斷開的事故時，臺地址值00的臺，臺地址值02的臺和臺地址值03的臺，因為內(nèi)部時鐘繼續(xù)進(jìn)行，分組發(fā)射也不停止，所以在余下的3個臺中繼續(xù)共有存儲數(shù)據(jù)，不會導(dǎo)致全部系統(tǒng)的停止。
如從第3圖的方框圖也可明確看到的那樣，因為存儲型臺裝置不是已有的根據(jù)用微處理機(jī)的程序控制的通信控制，只用稱為狀態(tài)機(jī)器的硬件，所以能夠提高分組的傳輸速率一直到通信線路中止作為媒體的傳輸能力界限。
因為當(dāng)傳輸速率為10MBPS時，本例第4圖的分組是7個字節(jié)(8比特×7＝56比特)，所以為了發(fā)射分組的所需時間為0.1μ秒×56比特＝5.6μ秒，即便通信線路33上的分組傳輸?shù)乃钑r間為1μ秒，因為內(nèi)部時鐘39的一次循環(huán)時間成為6.6μ秒×4＝26.4μ秒，與通常機(jī)器人等的機(jī)器控制所必需的信號應(yīng)答時間1m比較是足夠高速的，所以從所有的臺共有數(shù)據(jù)的應(yīng)答速度來看能夠作為零時間進(jìn)行處理。
構(gòu)成這個系統(tǒng)的臺，對于系統(tǒng)內(nèi)的任何臺的存儲器，都能夠?qū)嵸|(zhì)上在零時間中授予接收數(shù)據(jù)，而且因為所有的存儲器保有同一數(shù)據(jù)內(nèi)容，所以各臺成為共有一個存儲器。
與所述的已有技術(shù)的電子配線系統(tǒng)不同，在本發(fā)明的多臺存儲數(shù)據(jù)共有系統(tǒng)的情形中，因為可以說中央裝置與終端裝置沒有區(qū)別，所有的臺可以任意地并且自由地進(jìn)行數(shù)據(jù)授受，所以即便在工作中某個臺停止了，余下的臺不會停止分組發(fā)射，系統(tǒng)能夠繼續(xù)工作，不會產(chǎn)生當(dāng)已有技術(shù)的電子配線系統(tǒng)具有的中央裝置停止工作時，整個系統(tǒng)停止工作那樣的問題。
第2實(shí)施例第2實(shí)施例的多臺存儲數(shù)據(jù)共有系統(tǒng)是具有由存儲型臺裝置31構(gòu)成的2個臺和由I/O型臺裝置91構(gòu)成的2個臺的系統(tǒng)(第8圖)。
I/O型臺裝置91是由半導(dǎo)體集成電路構(gòu)成的，如第9圖所示，具有I/O端子輸出通道92，I/O端子輸入通道93，輸出地址設(shè)定電路94，輸出通道數(shù)據(jù)保持電路95，發(fā)射狀態(tài)機(jī)器36，接收狀態(tài)機(jī)器35，內(nèi)部時鐘39，和允許時刻誤差判定電路34，這些都是由來自時鐘源的電路驅(qū)動時鐘實(shí)施工作的數(shù)字電路構(gòu)成的。
I/O型臺裝置91與存儲型臺裝置31不同，沒有存儲器38和調(diào)停電路37。接收狀態(tài)機(jī)器35，內(nèi)部時鐘39，和允許時刻誤差判定電路34的工作與實(shí)施例1的情形相同。
為了將機(jī)器控制中的開關(guān)和傳感器等的“ON/OFF(接通/斷開)狀態(tài)”，作為數(shù)字信息的控制信號輸入到計算機(jī)系統(tǒng)中，在這個I/O型臺裝置91中設(shè)置I/O端子輸入通道93。又，為了從計算機(jī)系統(tǒng)將控制信號輸出給予機(jī)器控制等，也設(shè)置I/O端子輸出通道92。
本實(shí)施例的I/O型臺裝置91備有與4字節(jié)的數(shù)據(jù)相當(dāng)?shù)?2比特的I/O端子輸入通道93和同樣地與4字節(jié)的數(shù)據(jù)相當(dāng)?shù)?2比特的I/O端子輸出通道92。在這個第2實(shí)施例系統(tǒng)的情形中，在存儲型臺裝置31中分別附加00和03的固有的臺地址，但是I/O型臺裝置91中分別附加01和02的固有的臺地址。
在本實(shí)施例的系統(tǒng)中，將臺地址值01的I/O型臺裝置91的I/O端子輸入通道93的狀態(tài)寫入2個存儲型臺裝置31的存儲器38的存儲地址4～7號。構(gòu)成這個系統(tǒng)的無論哪個臺也都能夠通過存儲型臺裝置31的用戶接口32讀出寫入這些存儲地址4～7號的數(shù)據(jù)內(nèi)容。同樣地，也將臺地址值02的I/O型臺裝置91的I/O端子輸入通道93的狀態(tài)寫入2個存儲型臺裝置31的存儲器38的存儲地址8～B號，構(gòu)成這個系統(tǒng)的無論哪個臺也都能夠通過存儲型臺裝置31的用戶接口32讀出寫入這些存儲地址8～B號的數(shù)據(jù)內(nèi)容。
其次，我們說明這個第2實(shí)施例的系統(tǒng)的工作原理。
當(dāng)I/O型臺裝置91的內(nèi)部時鐘39所示的時刻表示與本臺的臺地址值對應(yīng)的時刻時，將發(fā)射開始信號傳送給發(fā)射狀態(tài)機(jī)器36，發(fā)射狀態(tài)機(jī)器36讀出來自I/O端子輸入通道93的數(shù)據(jù)，并將該數(shù)據(jù)嵌入分組，進(jìn)行分組發(fā)射。
在I/O端子輸出通道92上取出數(shù)據(jù)的對象由來自臺外部的設(shè)定值決定。
當(dāng)接收狀態(tài)機(jī)器35接收來自其它臺的分組，輸出地址設(shè)定電路94的設(shè)定值和發(fā)射源的臺地址值一致時，由于到輸出通道數(shù)據(jù)保持電路95的一致信號，將接收分組內(nèi)的該數(shù)據(jù)保持在輸出通道數(shù)據(jù)保持電路95中。因此，將在輸出通道數(shù)據(jù)保持電路95中保持的數(shù)據(jù)輸出到I/O端子輸出通道92上。
當(dāng)將臺地址值01的I/O型臺裝置91的輸出地址設(shè)定電路94的設(shè)定值設(shè)定在“00”時，臺地址值01的I/O型臺裝置91，當(dāng)內(nèi)部時鐘39到達(dá)時刻T00時接收從臺地址值00的存儲型臺裝置31發(fā)射到通信線路33的分組時，能夠?qū)⑴_地址值00的存儲器內(nèi)容取出到I/O端子輸出通道92。
即，通過選擇在輸出地址設(shè)定電路94中設(shè)定的輸出地址值，能夠?qū)⒃诒九_的臺地址值以外的接收分組內(nèi)的共有的存儲器38內(nèi)的數(shù)據(jù)取出到I/O端子輸出通道92。這也與將臺地址值02附加到I/O型臺裝置91的情形相同。
在這個第2實(shí)施例的系統(tǒng)的情形中，因為存儲型臺裝置31和I/O型臺裝置91共存，所以用戶能夠通過將I/O型臺裝置91的I/O端子輸入通道93作為對于用作控制對象的機(jī)器的控制信號輸入，又將I/O端子輸出通道92作為控制信號輸出，將這些與4字節(jié)的數(shù)據(jù)相當(dāng)?shù)?2比特的控制信號輸入和控制信號輸出作為存儲型臺裝置31內(nèi)部的存儲器的整個系統(tǒng)共有存儲器的數(shù)據(jù)，進(jìn)行處理。
第3實(shí)施例第3實(shí)施例的多臺存儲數(shù)據(jù)共有系統(tǒng)是能夠設(shè)定各臺可以連續(xù)發(fā)射的分組的次數(shù)的系統(tǒng)。根據(jù)這個系統(tǒng)，當(dāng)內(nèi)部時鐘所示的時刻顯示與本臺的臺地址值的時刻時，可以連續(xù)發(fā)射數(shù)量等于由分組發(fā)射次數(shù)決定電路設(shè)定的次數(shù)的分組。
用于這個系統(tǒng)的存儲型臺裝置31是由半導(dǎo)體集成電路構(gòu)成的，這個構(gòu)成如第10圖所示。與第1實(shí)施例所示的第3圖比較，在發(fā)射狀態(tài)機(jī)器36上附加分組發(fā)射次數(shù)決定電路101。
當(dāng)內(nèi)部時鐘39所示的時刻顯示與本臺的臺地址值的時刻時，發(fā)射狀態(tài)機(jī)器36以由分組重復(fù)發(fā)射數(shù)量等于由分組發(fā)射次數(shù)決定電路101設(shè)定的值決定的次數(shù)的分組。除此以外的存儲型臺裝置31的工作與第1實(shí)施例相同。
分組發(fā)射次數(shù)由來自臺外部的設(shè)定值決定。當(dāng)這個設(shè)定值為“0”和“1”時，規(guī)定發(fā)射分組1次。因為本實(shí)施例的分組發(fā)射次數(shù)決定電路101的設(shè)定值為“0”和“1”的臺，只進(jìn)行1次分組發(fā)射，所以這些臺的工作完全與第1實(shí)施例的存儲型臺裝置相同。
在本實(shí)施例中使用的分組格式，與第4圖所示的第1實(shí)施例相同，臺地址值與存儲地址位置的關(guān)系也與第1實(shí)施例相同。
其次，我們以具有與第11圖所示的3個存儲型臺裝置31的系統(tǒng)為例，用第12圖的時間圖說明這個第3實(shí)施例的工作。在存儲型臺裝置31上，分別附加00，01，03的固有的臺地址值。
當(dāng)內(nèi)部時鐘39的時刻到達(dá)T00時，從臺地址值00的存儲型臺裝置31發(fā)射分組。這個分組內(nèi)的發(fā)射數(shù)據(jù)是臺地址值00的存儲型臺裝置31內(nèi)的存儲器38的存儲地址0～3號的數(shù)據(jù)。
其次，當(dāng)內(nèi)部時鐘39的時刻到達(dá)T01時，從臺地址值01的存儲型臺裝置31發(fā)射分組。這個分組內(nèi)的數(shù)據(jù)是臺地址值01的存儲型臺裝置31內(nèi)部的存儲器38的存儲地址4～7號的數(shù)據(jù)。
如第11圖所示，臺地址值01的存儲型臺裝置31的分組發(fā)射次數(shù)決定電路的設(shè)定值為“2”。因此，臺地址值01的存儲型臺裝置31，如第12圖所示，也當(dāng)內(nèi)部時鐘39的下一個時刻到達(dá)T02時，發(fā)射分組。這個分組內(nèi)的數(shù)據(jù)是臺地址值01的存儲型臺裝置31內(nèi)部的存儲器38的存儲地址8～B號的數(shù)據(jù)。
當(dāng)內(nèi)部時鐘39的時刻到達(dá)T03時，從臺地址值03的存儲型臺裝置31發(fā)射分組。這個分組內(nèi)的數(shù)據(jù)是臺地址值03的存儲型臺裝置31內(nèi)部的存儲器38的存儲地址C～F號的數(shù)據(jù)。
在本實(shí)施例的系統(tǒng)中，因為如能夠從臺地址值01的存儲型臺裝置31實(shí)施的2次分組發(fā)射看到那樣地，以由分組發(fā)射次數(shù)決定電路設(shè)定的次數(shù)進(jìn)行分組發(fā)射，所以能夠使在內(nèi)部時鐘的1次循環(huán)中寫入其它臺的存儲器的數(shù)據(jù)量增大與由分組發(fā)射次數(shù)決定電路設(shè)定的次數(shù)相等的倍數(shù)。
第4實(shí)施例第4實(shí)施例的多臺存儲數(shù)據(jù)共有系統(tǒng)中，各臺具有臺地址占有寬度決定電路。當(dāng)內(nèi)部時鐘所示的時刻顯示與本臺的臺地址值對應(yīng)的時刻時，嵌入發(fā)射分組的數(shù)據(jù)長度是可變的，而且可以發(fā)射也附加了由臺地址占有寬度決定電路設(shè)定的數(shù)據(jù)長度的信息的分組。
用于這個系統(tǒng)的存儲型臺裝置31是由半導(dǎo)體集成電路構(gòu)成的，這個構(gòu)成如第13圖所示。當(dāng)與第3圖所示的第1實(shí)施例的構(gòu)成比較時，在發(fā)射狀態(tài)機(jī)器36中附加臺地址占有寬度決定電路131。為了算出本臺的內(nèi)部時鐘的正確時刻，將由接收狀態(tài)機(jī)器35接收的數(shù)據(jù)長度的值傳送給允許時刻誤差判定電路34。
當(dāng)內(nèi)部時鐘39所示的時刻顯示與本臺的臺地址值對應(yīng)的時刻時，發(fā)射狀態(tài)機(jī)器36發(fā)射嵌入了由臺地址占有寬度決定電路131設(shè)定的值決定的數(shù)據(jù)長度的數(shù)據(jù)，也附加了這個數(shù)據(jù)長度的分組。允許時刻誤差判定電路34，為了算出本臺的內(nèi)部時鐘的正確時刻，參照從接收狀態(tài)機(jī)器35傳送過來的接收的分組數(shù)據(jù)長度的值。除此以外的工作與第1實(shí)施例相同。
臺地址占有寬度由來自臺外部的設(shè)定值決定。當(dāng)這個設(shè)定值為“0”和“1”時，這個臺將分組發(fā)射數(shù)據(jù)長度作為“1倍”，即，因為不擴(kuò)大分組長度，所以這些臺進(jìn)行與第1實(shí)施例的存儲型臺裝置完全相同的工作。在本實(shí)施例中，當(dāng)數(shù)據(jù)長度為“1倍”時，存儲器38的存儲地址與這個系統(tǒng)的臺地址值的關(guān)系與第1實(shí)施例相同。
其次，我們以具有與第14圖所示的3個存儲型臺裝置31的系統(tǒng)為例，用第15圖的時間圖說明這個第4實(shí)施例的工作。在存儲型臺裝置31中，分別附加00，01，03的固有的臺地址值。
如第15圖的時間圖所示，當(dāng)內(nèi)部時鐘39的時刻到達(dá)T00時，嵌入來自臺地址值00的存儲型臺裝置31的第16圖所示的4字節(jié)的數(shù)據(jù)，進(jìn)一步，發(fā)射將“1倍”的數(shù)據(jù)長附加在格式的數(shù)據(jù)長指定部分161中的分組，這個分組內(nèi)的數(shù)據(jù)是臺地址值00的存儲型臺裝置31內(nèi)部的存儲器38的存儲地址0～3號的4字節(jié)數(shù)據(jù)。
如第14圖所示，由臺地址值01的存儲型臺裝置31的臺地址占有寬度決定電路131設(shè)定的值為“2”。當(dāng)內(nèi)部時鐘39的時刻到達(dá)T01時，臺地址值01的存儲型臺裝置31，將臺地址值01的存儲型臺裝置31內(nèi)部的存儲器38的存儲地址4～B號的8字節(jié)數(shù)據(jù)嵌入分組，并將“2”給予數(shù)據(jù)長指定部分161，發(fā)射如第17圖所示格式的分組。
當(dāng)內(nèi)部時鐘39的時刻到達(dá)T03時，從臺地址值03的存儲型臺裝置31發(fā)射第16圖所示格式的分組，這個分組內(nèi)的數(shù)據(jù)是臺地址值03的存儲型臺裝置31內(nèi)部的存儲器38的存儲地址C～F3號的4字節(jié)數(shù)據(jù)，在分組中加入“1”作為數(shù)據(jù)長。
在本實(shí)施例的系統(tǒng)中，因為如能夠從嵌入由臺地址值01的存儲型臺裝置31實(shí)施的2倍長的數(shù)據(jù)的分組的發(fā)射看到那樣地，將臺地址占有寬度決定電路設(shè)定的值的倍數(shù)的數(shù)據(jù)嵌入1次的分組并發(fā)射出去，所以能夠在內(nèi)部時鐘的1次循環(huán)中，將按臺地址占有寬度決定電路所設(shè)定的值增大的的數(shù)據(jù)，統(tǒng)一寫入其它臺的存儲器中。
第5實(shí)施例第5實(shí)施例的多臺存儲數(shù)據(jù)共有系統(tǒng)在存儲型臺裝置的各臺內(nèi)備有接收狀態(tài)管理寄存器。因此，可以把握這個系統(tǒng)的數(shù)據(jù)共有狀態(tài)和臺的與通信線路的連接狀態(tài)。
這個系統(tǒng)的構(gòu)成與第2圖所示的第1實(shí)施例相同。
用于這個系統(tǒng)的存儲型臺裝置31是由半導(dǎo)體集成電路構(gòu)成的，這個構(gòu)成如第18圖所示。這個構(gòu)成是在第3圖所示的第1實(shí)施例的構(gòu)成中加入接收狀態(tài)管理寄存器181。這個接收狀態(tài)管理寄存器181是由4個比特形成的A類和B類這樣2類標(biāo)志寄存器構(gòu)成的。將從接收狀態(tài)機(jī)器35接收的接收應(yīng)答碼，發(fā)射源臺地址值，和接收結(jié)束信號傳送給接收狀態(tài)管理寄存器181。將來自接收狀態(tài)管理寄存器181的發(fā)射應(yīng)答碼傳送給發(fā)射狀態(tài)機(jī)器36。將來自發(fā)射狀態(tài)機(jī)器36的發(fā)射結(jié)束信號傳送給接收狀態(tài)管理寄存器181。用戶接口32也與接收狀態(tài)管理寄存器181連接。將第19圖所示的應(yīng)答碼191附加到在發(fā)射狀態(tài)機(jī)器36和接收狀態(tài)機(jī)器35中處理的分組中。除此以外本實(shí)施例的工作與第1實(shí)施例相同。
其次，我們說明這個第5實(shí)施例的系統(tǒng)的工作原理。
當(dāng)內(nèi)部時鐘39所示的時刻顯示與本臺的臺地址值對應(yīng)的時刻時，將接收狀態(tài)管理寄存器181的A類標(biāo)志狀態(tài)作為應(yīng)答碼附加到從發(fā)射狀態(tài)機(jī)器36發(fā)射的分組中，進(jìn)行發(fā)射。
當(dāng)分組發(fā)射結(jié)束時，根據(jù)從發(fā)射狀態(tài)機(jī)器36傳送到接收狀態(tài)管理寄存器181的發(fā)射結(jié)束信號，將接收狀態(tài)管理寄存器181的A類和B類標(biāo)志全都設(shè)置為“0”。
當(dāng)接收狀態(tài)機(jī)器35接收分組時，根據(jù)從接收狀態(tài)機(jī)器35傳送到接收狀態(tài)管理寄存器181的接收應(yīng)答碼，發(fā)射源臺地址值和接收結(jié)束信號，將接收狀態(tài)管理寄存器181的A類標(biāo)志的，與發(fā)射源臺地址值對應(yīng)的位置的位設(shè)置為“1”。
這時，當(dāng)接收應(yīng)答碼內(nèi)的，與本臺地址值對應(yīng)的位為“1”時，也將接收狀態(tài)管理寄存器181的B類標(biāo)志的，與發(fā)射源的臺地址值對應(yīng)的位置的位設(shè)置為“1”。
通過所述接收狀態(tài)管理寄存器181的設(shè)置工作，A類標(biāo)志寄存器顯示“能夠接收臺”，B類標(biāo)志寄存器根據(jù)從其它臺到其它臺的保有的A類標(biāo)志狀態(tài)，顯示“能夠確認(rèn)本臺的數(shù)據(jù)正確地到達(dá)對方，而且也接受對方數(shù)據(jù)的臺”，即通信技法中所謂的“信號交換確立臺”。
除了用戶能夠接入(訪問)存儲器38外，用戶接口32，通過調(diào)停電路37，能夠讀取接入(訪問)接收狀態(tài)管理寄存器181的A類和B類標(biāo)志。
我們同縱軸表示內(nèi)部時鐘39顯示的時刻的第20圖，第21圖和第22圖說明本實(shí)施例的4個存儲型臺裝置31內(nèi)部的接收狀態(tài)管理寄存器181的A類和B類標(biāo)志的狀態(tài)變化。
下面，為了容易理解起見，只著眼于臺地址值01的存儲型臺裝置31內(nèi)部的接收狀態(tài)管理寄存器181，對工作進(jìn)行說明。
當(dāng)臺地址值01的存儲型臺裝置31結(jié)束分組發(fā)射時，接收狀態(tài)管理寄存器181的A類和B類標(biāo)志立即全部顯示“0”(第20圖a)。
當(dāng)臺地址值02的存儲型臺裝置31結(jié)束分組發(fā)射時，在結(jié)束接收這個分組的臺地址值01的接收狀態(tài)管理寄存器181中，對A類和B類都在位2上設(shè)置1(第20圖b)。
當(dāng)臺地址值03的存儲型臺裝置31結(jié)束分組發(fā)射時，在結(jié)束接收這個分組的臺地址值01的接收狀態(tài)管理寄存器181中，對A類和B類都在位3上設(shè)置1(第20圖c)。
當(dāng)臺地址值00的存儲型臺裝置31結(jié)束分組發(fā)射時，在結(jié)束接收這個分組的臺地址值01的接收狀態(tài)管理寄存器181中，對A類和B類都在位0上設(shè)置1(第20圖d)。
對于臺地址值01的臺，當(dāng)內(nèi)部時鐘39所示的時刻顯示成為與本臺的臺地址值對應(yīng)的時刻時顯示的，接收狀態(tài)管理寄存器181的A類標(biāo)志表示來自前面的1次循環(huán)中的其它臺的“能夠接收臺”，B類標(biāo)志寄存器顯示與前面的1次循環(huán)中其它臺的“信號交換確立臺”。
其次，我們用圖21說明當(dāng)臺地址值02的臺由于某些故障和障礙不能進(jìn)行分組發(fā)射時，臺地址值01的接收狀態(tài)管理寄存器181的狀態(tài)變化。這時，如第21圖的b，c，d所示，在A類B類的位2上都不設(shè)置1。因此，用戶能夠在臺地址值01的臺中確認(rèn)臺地址值02的臺無反應(yīng)。
進(jìn)一步，用戶也能夠確認(rèn)與臺地址值02的臺對應(yīng)的存儲地址位置的數(shù)據(jù)不處于和臺地址值01的臺共有的狀態(tài)中。
其次，我們用圖22說明當(dāng)內(nèi)部時鐘39顯示最初的時刻T01時，從臺地址值01的臺發(fā)射的分組，由于來自外部的對通信線路33的脈沖噪聲等引起的瞬間突發(fā)的障礙，不能被其它臺接收時的標(biāo)志變化。
第22圖的d說明A類標(biāo)志表示從其它臺的接收已經(jīng)正常進(jìn)行，B類標(biāo)志表示不能進(jìn)行到其它臺的數(shù)據(jù)分配。又，第22圖的e表示這個異常是由于瞬間突發(fā)的障礙引起的，并能回復(fù)到正常狀態(tài)。
這里，我們說明了對于臺地址值01的臺，接收狀態(tài)管理寄存器181的工作，但是因為接收狀態(tài)管理寄存器181的工作狀況完全與存儲型臺裝置31中的相同，所以，在所有的臺中可以確認(rèn)與所有其他臺的信號交換確立狀態(tài)。
在本實(shí)施例的系統(tǒng)中，能夠通過說明其它臺是否與通信線路33連接，和分組傳輸是否受到阻害，判定系統(tǒng)的工作品質(zhì)，又，也能夠判定共有的數(shù)據(jù)是否是在內(nèi)部時鐘前1次循環(huán)中被更新的最新數(shù)據(jù)。
以上，在第1～第5實(shí)施例中，存儲型臺裝置和/或I/O型臺裝置都是由半導(dǎo)體集成電路構(gòu)成的，但是從業(yè)者應(yīng)該明白也可以用分開的元件構(gòu)成這些臺裝置。
權(quán)利要求
1.一種分組通信方法，是分配了固有臺地址值的各臺相互間的分組通信方法，其特征在于包括構(gòu)成所述各臺中至少一個的存儲臺向其它臺發(fā)射附加了分配給本臺的臺地址值和本臺數(shù)據(jù)的分組的第1發(fā)射步驟；接收從其它臺發(fā)射的附加了分配給該其它臺的臺地址值和該其它臺數(shù)據(jù)的分組的第1接收步驟；存儲附加在所述分組上的所述各數(shù)據(jù)的第1存儲步驟；對分組的發(fā)射接收時刻進(jìn)行計時的第1計時步驟；根據(jù)所述計時的時刻與實(shí)際接收到由其它臺發(fā)射的分組的時刻之間的誤差量，來校正該計時的時刻的第1校正步驟。
2.根據(jù)權(quán)利要求1所述的分組通信方法，其特征在于包括構(gòu)成所述各臺中至少一個的I/O臺向其它臺發(fā)射附加了來自控制對象機(jī)器的數(shù)據(jù)和分配給本臺的臺地址值的分組的第2發(fā)射步驟；接收從其它臺發(fā)射的附加了分配給該其它臺的臺地址值和該其它臺數(shù)據(jù)的分組的第2接收步驟；設(shè)定分配給向所述控制對象機(jī)器輸出的數(shù)據(jù)的發(fā)射源的所述存儲臺的臺地址值，當(dāng)該臺地址值與附加在所述接收的分組上的臺地址值一致時，輸出一致信號的輸出步驟；當(dāng)輸出所述一致信號時，為了向所述控制對象機(jī)器輸出附加在所述接收的由所述存儲臺發(fā)射的分組上的該其它臺數(shù)據(jù)而進(jìn)行保持的第1保持步驟；對分組的發(fā)射接收時刻進(jìn)行計時的第2計時步驟；根據(jù)所述計時的時刻與實(shí)際接收到由其它臺發(fā)射的分組的時刻之間的誤差量，來校正該計時的時刻的第2校正步驟。
3.根據(jù)權(quán)利要求1或2所述的分組通信方法，其特征在于所述第1或第2發(fā)射步驟是連續(xù)發(fā)射多個所述分組的步驟。
4.根據(jù)權(quán)利要求1或2所述的分組通信方法，其特征在于所述第1或第2發(fā)射步驟是變更附加在所述分組上的數(shù)據(jù)的數(shù)據(jù)長度的步驟。
5.根據(jù)權(quán)利要求1或2所述的分組通信方法，其特征在于包括把表示接收到分組的信息一直保持到將分組返回到該分組的發(fā)射源。
6.根據(jù)權(quán)利要求1或2所述的分組通信方法，其特征在于構(gòu)成所述各臺中一方的第1臺在所述計時的時刻變成本臺的數(shù)據(jù)發(fā)射時刻時，執(zhí)行所述第1或第2發(fā)射步驟，構(gòu)成所述各臺中另一方的第2臺按照所述第1或第2發(fā)射步驟執(zhí)行所述第1或第2接收步驟，所述第2臺在所述第1或第2接收步驟之后，執(zhí)行所述第1或第2校正步驟。
7.根據(jù)權(quán)利要求1或2所述的分組通信方法，其特征在于當(dāng)接收到分組時，存儲表示接收了該分組的信息，當(dāng)接收到所述分組時，存儲表示確立了與該分組的發(fā)射源的信號交換的信息，當(dāng)發(fā)射分組時，在對作為發(fā)射對象的分組附加表示所述接收的信息之后，分別對所述存儲內(nèi)容進(jìn)行復(fù)位。
8.一種機(jī)器控制系統(tǒng)，通過通信線路使分配了固有臺地址值、與控制對象機(jī)器連接的各臺相互連接而構(gòu)成，其特征在于所述各臺是存儲臺，該存儲臺包括向其它臺發(fā)射附加了分配給本臺的臺地址值和本臺數(shù)據(jù)的分組的發(fā)射狀態(tài)機(jī)器；接收從其它臺發(fā)射的附加了分配給該其它臺的臺地址值和該其它臺數(shù)據(jù)的分組的接收狀態(tài)機(jī)器；存儲附加在所述分組上的所述各數(shù)據(jù)的存儲器；使從機(jī)器控制系統(tǒng)主體的外部對所述存儲器進(jìn)行訪問成為可能的用戶接口；對分組的發(fā)射接收時刻進(jìn)行計時的內(nèi)部時鐘；和根據(jù)由所述內(nèi)部時鐘計時的時刻與實(shí)際接收到由其它臺發(fā)射的分組的時刻之間的誤差量，來校正該內(nèi)部時鐘的時刻的允許時刻誤差判定電路。
9.根據(jù)權(quán)利要求8所述的機(jī)器控制系統(tǒng)，其特征在于還具有I/O臺，該I/O臺包括用于輸入來自所述機(jī)器的數(shù)據(jù)的輸入通道；用于向控制對象機(jī)器輸出數(shù)據(jù)的輸出通道；向其它臺發(fā)射附加了通過所述輸入通道輸入的數(shù)據(jù)和分配給本臺的臺地址值的分組的發(fā)射狀態(tài)機(jī)器；接收從其它臺發(fā)射的附加了分配給該其它臺的臺地址值和該其它臺數(shù)據(jù)的分組的接收狀態(tài)機(jī)器；設(shè)定分配給通過所述輸出通道輸出的數(shù)據(jù)的發(fā)射源的所述存儲臺的臺地址值，當(dāng)該臺地址值與附加在由所述接收狀態(tài)機(jī)器接收的分組上的臺地址值一致時，輸出一致信號的輸出地址設(shè)定電路；當(dāng)從所述輸出地址設(shè)定電路輸出一致信號時，為了通過所述輸出通道輸出附加在由所述接收狀態(tài)機(jī)器接收的、由所述存儲型臺發(fā)射的分組上的該其它臺數(shù)據(jù)而進(jìn)行保持的數(shù)據(jù)保持電路；對分組的發(fā)射接收時刻進(jìn)行計時的內(nèi)部時鐘；和根據(jù)由所述內(nèi)部時鐘計時的時刻與實(shí)際接收到由其它臺發(fā)射的分組的時刻之間的誤差量，來校正該內(nèi)部時鐘的時刻的允許時刻誤差判定電路。
10.根據(jù)權(quán)利要求8或9所述的機(jī)器控制系統(tǒng)，其特征在于包括當(dāng)接收到分組時，存儲表示接收了該分組的信息的第1寄存器；當(dāng)接收到所述分組時，存儲表示確立了與該分組的發(fā)射源的信號交換的信息的第2寄存器；和當(dāng)發(fā)射分組時，在對作為發(fā)射對象的分組附加了存儲在所述第1寄存器中的信息之后，分別對該第1寄存器和該第2寄存器的存儲內(nèi)容進(jìn)行復(fù)位的部件。
11.根據(jù)權(quán)利要求8或9所述的機(jī)器控制系統(tǒng)，其特征在于所述第1和第2寄存器分別設(shè)有構(gòu)成機(jī)器控制系統(tǒng)主體的臺數(shù)和相同數(shù)量的存儲區(qū)域，當(dāng)接收到所述分組時，與該分組的發(fā)射源對應(yīng)的、所述第1寄存器的所述存儲區(qū)域的信息被改寫，當(dāng)接收到所述分組時，根據(jù)附加在該分組上的信息，與該分組的發(fā)射源對應(yīng)的、所述第2寄存器的所述存儲區(qū)域的信息被改寫。
全文摘要
一種多臺存儲數(shù)據(jù)共有系統(tǒng)，在由通信線路連接的多臺之間發(fā)射接收分組。在各臺上設(shè)定固有的臺地址值，使各時刻與各臺地址值對應(yīng)。臺內(nèi)的內(nèi)部時鐘(39)都顯示同一時刻，并且從時刻T
文檔編號G06F15/177GK1534939SQ20041003467
公開日2004年10月6日 申請日期2001年8月30日 優(yōu)先權(quán)日2000年9月1日
發(fā)明者麥谷富浩, 夏井敏樹, 樹 申請人:光洋電子工業(yè)株式會社, 株式會社飛躍科技