專利名稱：并行處理陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有多個(gè)處理元件(PE)的并行處理陣列，例如單指令多數(shù)據(jù)(SIMD)處理陣列。特別的是，本發(fā)明涉及這樣一種并行處理陣列，當(dāng)處理數(shù)據(jù)相關(guān)的處理操作時(shí)，其適于改善陣列的效率。
在SIMD處理陣列中，陣列中的每一處理元件(PE)均經(jīng)由公共指令流來(lái)接收同一指令，并且基于本地?cái)?shù)據(jù)來(lái)執(zhí)行所述指令，其中所述本地?cái)?shù)據(jù)對(duì)于該處理元件是唯一的。因此，并行處理陣列非常適于執(zhí)行高重復(fù)性的任務(wù)，在這些任務(wù)中，同時(shí)對(duì)多個(gè)數(shù)據(jù)執(zhí)行相同的操作，諸如與圖像處理相關(guān)聯(lián)的那些操作。因此，SIMD提供了一種區(qū)域有效、可擴(kuò)展的、低功率實(shí)現(xiàn)方式。雖然SIMD適用于數(shù)據(jù)和數(shù)據(jù)處理中涉及明顯重復(fù)的應(yīng)用，但是SIMD不是十分適合于執(zhí)行與數(shù)據(jù)相關(guān)的處理操作。
例如，在視頻處理中(例如，去交錯(cuò)、降噪、水平動(dòng)態(tài)峰化)，大多數(shù)操作對(duì)于陣列中所有數(shù)據(jù)元如出一轍，因此可以有效利用SIMD陣列。然而，諸如查找表操作或者基于陣列中數(shù)據(jù)的位置與不同系數(shù)相乘之類的與數(shù)據(jù)相關(guān)的處理操作，無(wú)法有效利用SIMD處理陣列。


圖1示出了Xetal SIMD處理體系結(jié)構(gòu)(Xetal是數(shù)字視頻攝像機(jī)的低功率并行處理器)中典型處理元件(PE)1的示意圖。所述處理元件1包括算術(shù)邏輯部件(ALU)3、多路復(fù)用器(MUX)5、累加器(ACCU)7和標(biāo)志寄存器(FLAG)9。所述處理元件1接收廣播指令10，所述廣播指令10將被陣列(未示出)中的所有其它處理元件接收到。所述ALU 3基于本地?cái)?shù)據(jù)來(lái)處理指令10。提供了累加器7來(lái)存儲(chǔ)最后的結(jié)果，所述最后的結(jié)果可用作下一指令10的操作數(shù)。通常，所述ALU 3包括加法器和乘法器，由此能夠在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行比較、加法、減法、數(shù)據(jù)加權(quán)和乘積的運(yùn)算。通常，標(biāo)志寄存器9包含1位標(biāo)志，所述1位標(biāo)志根據(jù)最后的結(jié)果來(lái)設(shè)定?；诖藰?biāo)志狀態(tài)，能夠使指令有條件的通過(guò)，由此允許算法中有限形式的數(shù)據(jù)相關(guān)性。
應(yīng)注意的是，多路復(fù)用器5由廣播指令10來(lái)控制。在Xetal體系結(jié)構(gòu)中，所述多路復(fù)用器5接收多個(gè)輸入信號(hào)，所述多個(gè)輸入信號(hào)被有選擇地連接至ALU 3。例如，多路復(fù)用器5接收來(lái)自部分行存儲(chǔ)器6的數(shù)據(jù)以及來(lái)自左右通信信道8、12的數(shù)據(jù)。所述多路復(fù)用器5還接收系數(shù)數(shù)據(jù)(coeff)16。在此方式中，把來(lái)自累加器7的ACCU信號(hào)14用作運(yùn)算的一個(gè)操作數(shù)，并且多路復(fù)用器5選擇第二操作數(shù)。因此，所述第二操作數(shù)可以從左側(cè)通信信道8、右側(cè)通信信道12或者行存儲(chǔ)器6中選擇，或者是來(lái)自系數(shù)輸入16的“固定”數(shù)字。
在此種處理器中，執(zhí)行數(shù)據(jù)相關(guān)的處理、例如從查找表中檢索值或者利用同一陣列的不同數(shù)據(jù)元來(lái)執(zhí)行不同運(yùn)算是不可能的，或者需要很長(zhǎng)的并且很復(fù)雜的迭代。這使得SIMD處理陣列的效率非常低。
例如，在圖1中所示的Xetal體系結(jié)構(gòu)中，在從十個(gè)元素的查找表中檢索值后執(zhí)行乘法需要四十次運(yùn)算。以下示出了利用Xetal指令集的實(shí)現(xiàn)方式，其中，為了進(jìn)行查找，必須將所述值與下限進(jìn)行比較假定r0具有所期望的陣列的數(shù)據(jù)元。
1.accu＝r0；——把數(shù)據(jù)移至累加器2.accu＝MAX(accu，lower_limit0)；——找到r0和lower_limit0的最大值并且存儲(chǔ)在accu中3.accu＝accu*coeff0；——這是間隔中的操作4.r1＝PASSC(accu，r1)；——如果r0在所述區(qū)域中，那么保存結(jié)果，否則把r1復(fù)制到下一間隔如上所示，對(duì)于查找表(LUT)中的所有條目來(lái)說(shuō)，例如上面提供的示例中的十個(gè)條目，必須執(zhí)行上述的所有四個(gè)運(yùn)算。這意味著對(duì)于十個(gè)元素的LUT來(lái)說(shuō)，需要四十次運(yùn)算。
本發(fā)明的目的在于提供一種并行處理陣列，當(dāng)處理數(shù)據(jù)相關(guān)操作時(shí)，可避免上述的缺陷。
根據(jù)本發(fā)明的第一方面，提供了一種并行處理陣列，其包括多個(gè)處理元件(PE)，每一處理元件均接收公共指令且包括多路復(fù)用器，用于接收所述公共指令；算術(shù)邏輯部件，連接至所述多路復(fù)用器，用于與累加器和標(biāo)志寄存器一起處理所接收的指令；其特征在于處理陣列中的一個(gè)或多個(gè)處理元件還包括具有至少一個(gè)存儲(chǔ)單元的存儲(chǔ)元件，所述存儲(chǔ)元件被配置為可以由所接收的指令間接尋址，由此能夠處理將執(zhí)行的與數(shù)據(jù)相關(guān)的操作。
當(dāng)執(zhí)行與數(shù)據(jù)相關(guān)的處理操作時(shí)，上面定義的處理陣列具有比常規(guī)處理陣列更加有效的優(yōu)勢(shì)。
依照本發(fā)明的另一方面，提供了一種在并行處理陣列中處理數(shù)據(jù)的方法，所述并行處理陣列包括多個(gè)處理元件(PE)，每一處理元件均接收公共指令且包括用于接收所述公共指令的多路復(fù)用器，以及連接至所述多路復(fù)用器的算術(shù)邏輯部件，其用于與累加器和標(biāo)志寄存器一起處理所接收的指令，所述方法包括如下步驟-在處理陣列的一個(gè)或多個(gè)處理元件中提供存儲(chǔ)元件，所述存儲(chǔ)元件具有至少一個(gè)存儲(chǔ)單元；-配置所述存儲(chǔ)元件以便可由所接收的指令間接尋址；并且-利用所述存儲(chǔ)元件來(lái)處理與數(shù)據(jù)相關(guān)的操作。
為了更透徹地理解本發(fā)明，并且為了更加清楚地示出如何實(shí)現(xiàn)其效用，現(xiàn)在將參考附圖作為例子進(jìn)行說(shuō)明，其中圖1示出了根據(jù)現(xiàn)有技術(shù)的并行處理陣列的處理元件的示意圖；并且圖2示出了根據(jù)本發(fā)明的并行處理陣列的處理元件的示意圖。
圖2示出了根據(jù)本發(fā)明的處理陣列的處理元件1。如上文圖1所示，所述處理元件1包括算術(shù)邏輯部件(ALU)3、多路復(fù)用器(MUX)5、累加器(ACCU)7和標(biāo)志寄存器(FLAG)9。這些元件對(duì)于“常規(guī)”處理即與數(shù)據(jù)無(wú)關(guān)的處理的操作是與上文結(jié)合圖1所述的元件的操作相同的。
依照本發(fā)明，所述處理元件還包括存儲(chǔ)元件(SE)11，其用于支持處理元件1中本地自定義(即，與數(shù)據(jù)相關(guān)的)處理的過(guò)程。
所述存儲(chǔ)元件11包括多個(gè)存儲(chǔ)單元SE1至SEN。在設(shè)計(jì)過(guò)程中根據(jù)特定的應(yīng)用來(lái)選擇存儲(chǔ)單元的數(shù)目，并且可以是任何整數(shù)值。所述存儲(chǔ)元件11經(jīng)由多路復(fù)用器15來(lái)接收輸入數(shù)據(jù)13(data_in)。所述多路復(fù)用器15被連接以便接收來(lái)自累加器7的輸出端的累加器數(shù)據(jù)14，并且接收來(lái)自處理元件1的系數(shù)端口的系數(shù)數(shù)據(jù)16(coeff)。所述多路復(fù)用器15被設(shè)置為在控制信號(hào)17的控制之下、有選擇地把累加器數(shù)據(jù)14或者系數(shù)數(shù)據(jù)16作為輸入數(shù)據(jù)13提供給存儲(chǔ)元件11，所述控制信號(hào)17來(lái)自廣播指令10或者形成廣播指令10的一部分。
所述存儲(chǔ)元件11還接收索引信號(hào)19，其與多路復(fù)用器21的輸出相連。所述多路復(fù)用器21也被連接以便接收來(lái)自累加器7的累加器數(shù)據(jù)14，并且接收來(lái)自處理元件1的系數(shù)端口的系數(shù)數(shù)據(jù)16(coeff)。所述多路復(fù)用器21也通過(guò)控制信號(hào)17來(lái)控制，所述控制信號(hào)17來(lái)自廣播指令10或者形成為廣播指令10的一部分。來(lái)自存儲(chǔ)元件11的輸出數(shù)據(jù)22(data_out)與處理元件1的多路復(fù)用器5的輸入相連。優(yōu)選的是，在存儲(chǔ)元件11的輸出和多路復(fù)用器5之間提供寄存器2 3(cur_se)，其可以用于存儲(chǔ)存儲(chǔ)元件11的值，正如稍候在應(yīng)用中將更加詳細(xì)描述的那樣。
接下來(lái)，將關(guān)于在每一PE中存儲(chǔ)不同系數(shù)以便提供陣列中每一數(shù)據(jù)與不同系數(shù)的乘法(或者任何其它運(yùn)算)以及執(zhí)行查找表的操作來(lái)描述圖2的實(shí)施例的操作，不過(guò)用于所有PE的指令仍然是相同的。
當(dāng)把存儲(chǔ)元件11用于存儲(chǔ)不同系數(shù)時(shí)，將系數(shù)數(shù)據(jù)16用作存儲(chǔ)元件表的索引，并且在存儲(chǔ)元件11中對(duì)應(yīng)的存儲(chǔ)單元SEY存儲(chǔ)來(lái)自累加器7或者行存儲(chǔ)器的累加器數(shù)據(jù)14。換言之，所述控制多路復(fù)用器15將累加器數(shù)據(jù)14作為輸入數(shù)據(jù)13傳遞至存儲(chǔ)元件11，同時(shí)控制多路復(fù)用器21傳遞系數(shù)數(shù)據(jù)16，所述系數(shù)數(shù)據(jù)16充當(dāng)將要存儲(chǔ)數(shù)據(jù)的相應(yīng)存儲(chǔ)單元SEY的索引19。這樣做能夠使正確的值被存儲(chǔ)在存儲(chǔ)元件11中的正確單元SE1-SEN。作為選擇，如果期望，可以通過(guò)把系數(shù)數(shù)據(jù)應(yīng)用于輸入13并且利用累加器數(shù)據(jù)作為索引19來(lái)存儲(chǔ)系數(shù)。
當(dāng)從存儲(chǔ)元件11加載值時(shí)，按類似于上述方式，把系數(shù)數(shù)據(jù)16用作索引19，以使來(lái)自存儲(chǔ)元件11的相應(yīng)存儲(chǔ)單元的值在輸出端可用，從而能夠進(jìn)行與累加器7中數(shù)據(jù)的相乘。換言之，當(dāng)從存儲(chǔ)元件11加載數(shù)據(jù)時(shí)，所述多路復(fù)用器21被設(shè)置為傳遞系數(shù)數(shù)據(jù)16作為存儲(chǔ)元件11的索引19，從而從存儲(chǔ)元件11輸出相應(yīng)的輸出數(shù)據(jù)22。來(lái)自存儲(chǔ)元件11的輸出數(shù)據(jù)經(jīng)由多路復(fù)用器5傳遞至ALU 3，以便與來(lái)自累加器7的數(shù)據(jù)相乘。
當(dāng)利用存儲(chǔ)元件作為每一PE中的查找表(LUT)時(shí)，存在有多個(gè)可選的方法在存儲(chǔ)元件11中存儲(chǔ)正確的值(lower_limit，最終值)。
一種方法是使用一部分系數(shù)輸入作為索引，而另一部分作為將存儲(chǔ)的值。換言之，部分系數(shù)數(shù)據(jù)16由多路復(fù)用器21傳遞以便作為存儲(chǔ)元件11的索引19，而另一部分的系數(shù)數(shù)據(jù)16由多路復(fù)用器15傳遞以便作為將存儲(chǔ)的值。盡管此方法具有增加了系數(shù)數(shù)據(jù)信號(hào)寬度的缺點(diǎn)，但是其具有在一個(gè)周期內(nèi)存儲(chǔ)值的優(yōu)勢(shì)。
另一種方法是借助于累加器7和/或ALU 3來(lái)生成地址或者索引19，由此能夠生成不同的地址，并且反過(guò)來(lái)通過(guò)依照存儲(chǔ)指令把該地址應(yīng)用于存儲(chǔ)元件11還能夠使得相同的值被存儲(chǔ)在PE的存儲(chǔ)元件的不同單元，如此使得系數(shù)數(shù)據(jù)16的值被存儲(chǔ)在存儲(chǔ)元件11的相應(yīng)存儲(chǔ)單元SEY中。依照此布置，所述多路復(fù)用器15被設(shè)置為傳遞系數(shù)數(shù)據(jù)16，同時(shí)所述多路復(fù)用器21提供由累加器7和/或ALU 3生成的索引19。此方法具有需要更窄系數(shù)數(shù)據(jù)信號(hào)的優(yōu)勢(shì)，但是具有要求一個(gè)額外處理操作的缺點(diǎn)。
為了從存儲(chǔ)元件11加載值，把累加器7的值用作索引19，并且把從存儲(chǔ)元件11查找到的值存儲(chǔ)在寄存器23(curr_se)中以供進(jìn)一步使用。換言之，通過(guò)多路復(fù)用器21傳遞來(lái)自累加器7的累加器數(shù)據(jù)14，以便為存儲(chǔ)元件11提供索引19。來(lái)自相應(yīng)存儲(chǔ)單元SEY的相應(yīng)的值形成存儲(chǔ)元件11的輸出數(shù)據(jù)22，并且被直接傳遞至多路復(fù)用器5，或者存儲(chǔ)在寄存器23以供稍候使用。應(yīng)注意的是，當(dāng)以低頻運(yùn)行時(shí)，能夠繞過(guò)寄存器23(cur_se)以便在一個(gè)周期中執(zhí)行操作。
如上所述的本發(fā)明提供了一種改善的處理機(jī)陣列，由于它使處理元件能夠依照如下任一方式來(lái)操作a)每一PE基于廣播指令執(zhí)行相同的操作，(即，“正常的”操作)b)PE基于待處理的數(shù)據(jù)來(lái)使用不同的系數(shù)以便執(zhí)行相同廣播指令，或者c)當(dāng)接收到令所有PE執(zhí)行LUT操作的廣播時(shí)，所述PE就執(zhí)行查找表中已經(jīng)描述的功能。
在視頻處理應(yīng)用中，例如，可以基于對(duì)行的處理(例如，去交錯(cuò)、降噪、水平動(dòng)態(tài)峰化)來(lái)執(zhí)行大多數(shù)功能，或者可以根據(jù)基于行的處理的術(shù)語(yǔ)來(lái)表示(例如，通過(guò)累積2×2塊作為兩行并且執(zhí)行基于行的處理，可以基于行來(lái)處理具有2×2塊大小的上變頻器)大多數(shù)功能。這意味著大部分操作對(duì)于陣列中的所有數(shù)據(jù)元如出一轍，并且因此可以利用上面(a)中所描述的“正?！盤E操作來(lái)執(zhí)行。
然而，當(dāng)執(zhí)行諸如基于數(shù)據(jù)在陣列中的位置而與不同系數(shù)相乘(或者其它操作數(shù))的任務(wù)時(shí)，根據(jù)本發(fā)明的處理元件被配置為依照上面(b)中所描述的那樣操作。
同樣，對(duì)于LUT操作來(lái)說(shuō)，所述處理元件被配置為依照上文(c)中所描述那樣操作。
本發(fā)明具有如下優(yōu)勢(shì)利用SIMD處理的屬性，當(dāng)將要執(zhí)行與數(shù)據(jù)相關(guān)的處理操作時(shí)仍可提供更加有效的操作。例如，在本發(fā)明中，與查找值相乘的處理往往采取兩個(gè)操作(取決于對(duì)LUT操作的實(shí)現(xiàn)方式的選擇)，這只是早先描述的需要四十個(gè)指令的方法的5％左右。
因此，本發(fā)明提供了一種每處理元件間接可尋址的存儲(chǔ)器，其可以用于與數(shù)據(jù)相關(guān)的操作，諸如查找表運(yùn)算，并且訪問(wèn)可以用于所有PE的相同指令的不同系數(shù)。
應(yīng)注意的是，由于存儲(chǔ)元件而使處理元件所需增加的區(qū)域不是有害因素，這是因?yàn)樗龌ミB區(qū)域是這種芯片上的主宰因素。由此，把存儲(chǔ)元件放置在算術(shù)邏輯部件(ALU)附近可避免通信網(wǎng)絡(luò)的進(jìn)一步過(guò)載(即，布線開銷)。
盡管已經(jīng)聯(lián)系視頻處理描述了優(yōu)選的實(shí)施例，但是所屬技術(shù)領(lǐng)域的專業(yè)人員將理解，根據(jù)本發(fā)明的處理元件還可以用于其它功能。
此外，盡管已經(jīng)聯(lián)系Xetal體系結(jié)構(gòu)描述了優(yōu)選的實(shí)施例，但是本發(fā)明同樣適用于其它形式的并行處理體系結(jié)構(gòu)。
權(quán)利要求
1.一種并行處理陣列，包括多個(gè)處理元件(PE)，每一處理元件均接收公共指令并包括-多路復(fù)用器，用于接收所述公共指令；-算術(shù)邏輯部件，連接至所述多路復(fù)用器，用于與累加器和標(biāo)志寄存器一起處理所接收的指令；其特征在于處理陣列中的一個(gè)或多個(gè)處理元件還包括具有至少一個(gè)存儲(chǔ)單元的存儲(chǔ)元件，所述存儲(chǔ)元件被配置為可由所接收的指令間接尋址，從而能夠執(zhí)行與數(shù)據(jù)相關(guān)的操作的處理。
2.如權(quán)利要求1所述的并行處理陣列，其中所述存儲(chǔ)元件包括-用于接收待存儲(chǔ)的數(shù)據(jù)的輸入數(shù)據(jù)端口；-用于尋址存儲(chǔ)元件中的存儲(chǔ)單元的索引信號(hào)；以及-用于從所述存儲(chǔ)元件輸出數(shù)據(jù)的輸出端口。
3.如權(quán)利要求2所述的并行處理陣列，其中所述存儲(chǔ)元件的輸入數(shù)據(jù)端口被連接以便接收來(lái)自輸入多路復(fù)用器的數(shù)據(jù)，所述輸入多路復(fù)用器被配置為傳遞累加器數(shù)據(jù)或者系數(shù)數(shù)據(jù)。
4.如權(quán)利要求2或者3所述的并行處理陣列，其中所述索引信號(hào)是從索引多路復(fù)用器接收的，所述索引多路復(fù)用器被配置為有選擇地傳遞累加器數(shù)據(jù)或者系數(shù)數(shù)據(jù)，或者部分接收到的指令。
5.如權(quán)利要求3或者4所述的并行處理器，其中所述輸入多路復(fù)用器和/或索引多路復(fù)用器是由所接收的指令來(lái)控制的。
6.如先前任一項(xiàng)權(quán)利要求所述的并行處理陣列，其中所述存儲(chǔ)元件被配置為基于待處理的數(shù)據(jù)來(lái)向處理元件提供系數(shù)。
7.如權(quán)利要求6所述的并行處理陣列，其中所述輸入多路復(fù)用器被配置為當(dāng)存儲(chǔ)系數(shù)數(shù)據(jù)時(shí)，將累加器數(shù)據(jù)傳遞至存儲(chǔ)元件，所述系數(shù)數(shù)據(jù)被存儲(chǔ)在由索引信號(hào)定義的存儲(chǔ)單元中。
8.如權(quán)利要求6所述的并行處理陣列，其中所述輸入多路復(fù)用器被配置為將系數(shù)數(shù)據(jù)傳遞至存儲(chǔ)元件，存儲(chǔ)在由索引信號(hào)定義的存儲(chǔ)單元中。
9.如權(quán)利要求7或者8所述的并行處理陣列，其中所述索引信號(hào)是通過(guò)由索引多路復(fù)用器接收的系數(shù)數(shù)據(jù)定義的。
10.如權(quán)利要求7或者8所述的并行處理陣列，其中所述索引信號(hào)是通過(guò)由索引多路復(fù)用器接收的累加器數(shù)據(jù)定義的。
11.如先前任一項(xiàng)權(quán)利要求所述的并行處理陣列，其中所述存儲(chǔ)元件被配置為向處理元件提供本地查找表。
12.如權(quán)利要求11所述的并行處理陣列，其中所述輸入多路復(fù)用器被配置為將系數(shù)數(shù)據(jù)傳遞至存儲(chǔ)元件，以便存儲(chǔ)在由索引信號(hào)定義的單元中。
13.如權(quán)利要求12所述的并行處理陣列，其中所述索引信號(hào)是通過(guò)由索引多路復(fù)用器接收的累加器數(shù)據(jù)定義的。
14.如權(quán)利要求11所述的并行處理陣列，其中所述輸入多路復(fù)用器被配置為傳遞作為待存儲(chǔ)在存儲(chǔ)元件中數(shù)據(jù)的第一部分系數(shù)數(shù)據(jù)，并且所述索引多路復(fù)用器被設(shè)置為傳遞作為定義存儲(chǔ)地址的索引信號(hào)的另一部分系數(shù)數(shù)據(jù)。
15.如先前任一項(xiàng)權(quán)利要求所述的并行處理陣列，還包括用于在存儲(chǔ)元件的輸出與多路復(fù)用器的輸入之間存儲(chǔ)數(shù)據(jù)的寄存器。
16.如先前任一項(xiàng)權(quán)利要求所述的并行處理陣列，其中所述處理陣列是單指令多數(shù)據(jù)(SIMD)處理陣列。
17.一種在并行處理陣列中處理數(shù)據(jù)的方法，所述并行處理陣列包括多個(gè)處理元件(PE)，每一處理元件均接收公共指令并包括用于接收所述公共指令的多路復(fù)用器，以及連接至所述多路復(fù)用器的算術(shù)邏輯部件，其用于與累加器和標(biāo)志寄存器一起處理所接收的指令，所述方法包括如下步驟-在處理陣列的一個(gè)或多個(gè)處理元件中提供存儲(chǔ)元件，所述存儲(chǔ)元件具有至少一個(gè)存儲(chǔ)單元；-配置所述存儲(chǔ)元件以便可由所接收的指令間接尋址；并且-利用所述存儲(chǔ)元件來(lái)處理與數(shù)據(jù)相關(guān)的操作。
18.如權(quán)利要求17所述的方法，還包括如下步驟-在所述存儲(chǔ)元件中提供輸入數(shù)據(jù)端口以便接收待存儲(chǔ)的數(shù)據(jù)；-提供索引信號(hào)以便尋址所述存儲(chǔ)元件中的存儲(chǔ)單元；并且-提供輸出端口以便從所述存儲(chǔ)元件輸出數(shù)據(jù)。
19.如權(quán)利要求18所述的方法，還包括如下步驟連接所述存儲(chǔ)元件的輸入數(shù)據(jù)端口以便接收來(lái)自輸入多路復(fù)用器的數(shù)據(jù)，并且配置所述輸入多路復(fù)用器以便傳遞累加器數(shù)據(jù)或者系數(shù)數(shù)據(jù)。
20.如權(quán)利要求18或者19所述的方法，還包括如下步驟提供索引多路復(fù)用器以便提供索引信號(hào)，并且配置所述索引多路復(fù)用器以便有選擇地傳遞累加器數(shù)據(jù)或者系數(shù)數(shù)據(jù)，或者部分接收到的指令。
21.如權(quán)利要求19或者20所述的方法，還包括利用所接收的指令來(lái)控制輸入多路復(fù)用器和/或索引多路復(fù)用器的步驟。
22.如權(quán)利要求17至21任一項(xiàng)所述的方法，還包括如下步驟配置所述存儲(chǔ)元件以便基于待處理的數(shù)據(jù)來(lái)向處理元件提供系數(shù)。
23.如權(quán)利要求22所述的方法，還包括如下步驟配置所述輸入多路復(fù)用器以便當(dāng)存儲(chǔ)系數(shù)數(shù)據(jù)時(shí)，把累加器數(shù)據(jù)傳遞至所述存儲(chǔ)元件，所述系數(shù)數(shù)據(jù)被存儲(chǔ)在由索引信號(hào)定義的存儲(chǔ)單元中。
24.如權(quán)利要求22所述的方法，還包括如下步驟配置所述輸入多路復(fù)用器以便把系數(shù)數(shù)據(jù)傳遞至所述存儲(chǔ)元件，并且把系數(shù)數(shù)據(jù)存儲(chǔ)在由索引信號(hào)定義的存儲(chǔ)單元中。
25.如權(quán)利要求23或者24所述的方法，其中所述索引信號(hào)是通過(guò)由索引多路復(fù)用器接收的系數(shù)數(shù)據(jù)定義的。
26.如權(quán)利要求23或者24所述的方法，其中所述索引信號(hào)是通過(guò)由索引多路復(fù)用器接收的累加器數(shù)據(jù)定義的。
27.如權(quán)利要求17至26任一項(xiàng)所述的方法，還包括如下步驟配置所述存儲(chǔ)元件以便向處理元件提供本地查找表。
28.如權(quán)利要求27所述的方法，其中所述輸入多路復(fù)用器被配置為把系數(shù)數(shù)據(jù)傳遞至存儲(chǔ)元件，以便存儲(chǔ)在由索引信號(hào)定義的單元中。
29.如權(quán)利要求28所述的方法，其中所述索引信號(hào)是通過(guò)由索引多路復(fù)用器接收的累加器數(shù)據(jù)定義的。
30.如權(quán)利要求27所述的方法，還包括如下步驟配置所述輸入多路復(fù)用器以便傳遞作為待存儲(chǔ)在存儲(chǔ)元件中數(shù)據(jù)的第一部分系數(shù)數(shù)據(jù)，并且設(shè)置所述索引多路復(fù)用器以便傳遞作為定義存儲(chǔ)器地址的索引信號(hào)的另一部分系數(shù)數(shù)據(jù)。
31.如權(quán)利要求17至30任一項(xiàng)所述的方法，還包括如下步驟在存儲(chǔ)元件的輸出端和多路復(fù)用器的輸入端之間提供用于存儲(chǔ)數(shù)據(jù)的寄存器。
32.如權(quán)利要求17至31任一項(xiàng)所述的方法，其中所述處理陣列是單指令多數(shù)據(jù)(SIMD)處理陣列。
全文摘要
構(gòu)成諸如SIMD的并行處理陣列一部分的處理元件(1)包括算術(shù)邏輯部件(ALU)(3)、多路復(fù)用器(MUX)(5)、累加器(ACCU)(7)和標(biāo)志寄存器(FLAG)(9)。所述ALU被配置為對(duì)由處理陣列中的所有處理元件接收到的公共指令進(jìn)行操作。所述處理元件(1)還包括存儲(chǔ)元件(SE)(11)，其支持處理元件(1)中本地自定義的(即，數(shù)據(jù)相關(guān)的)處理的過(guò)程，諸如查找表操作以及存儲(chǔ)本地系數(shù)數(shù)據(jù)。
文檔編號(hào)G06F15/80GK1836224SQ200480023339
公開日2006年9月20日 申請(qǐng)日期2004年8月3日 優(yōu)先權(quán)日2003年8月15日
發(fā)明者O·P·岡瓦爾, A·A·阿波, R·P·克萊霍爾斯特 申請(qǐng)人:皇家飛利浦電子股份有限公司