專利名稱：具高速外圍部件互連總線的閃存儲存裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明為一種具高速外圍部件互連總線(PCI Express)的閃存儲存裝置，尤指利用高速外圍部件互連總線(PCIExpress)作為傳輸介面的儲存裝置。
背景技術(shù)：
現(xiàn)今計算機科技以日新月異的速度成長，其計算機的發(fā)展趨勢亦朝運算功能強及速度快的方向邁進，且因時下的中央處理器(CPU)的時脈太快，其它的外圍設(shè)備的傳輸速度根本無法跟上中央處理器的處理速度，因此，就算中央處理器的效能繼續(xù)提升，也不會有太大的改善，這是因為計算機的效能取決于整個系統(tǒng)，必須將整個計算機架構(gòu)做一改進，才能令中央處理器的效能發(fā)揮到極至。
然而，傳輸數(shù)據(jù)的速度取決于總線的傳輸速度，為了能使計算機的效能提升，相關(guān)業(yè)者無不在總線的傳輸速度上進行改進。例如連接硬盤機的整合式驅(qū)動電子介面(IDE)的傳輸速度已達到160MB/s、網(wǎng)絡(luò)線由10Mb/s提升到1Gb/s，串接端口的RS-232更被傳輸速率480Mb/s的萬用串行總線(USB)所取代，且目前傳輸速率高達133MB/s外圍部件互連總線(PCI)更將其單向通道的傳輸速率提高到250MB/s，成為新一代的高速外圍部件互連總線(PCI Express)，且此種高速外圍部件互連總線(PCI Express)更提供了支持熱插拔的控制功能，所以，此高速外圍部件互連總線(PCI Express)更能為使用者所接受。
再者，自閃存問世以來已以低耗能非揮發(fā)性、耐震、高儲存密度等迷人的特性，在許多可移植性裝置中，漸漸取代EEPROM或電池供電的存儲器，更由于目前半導體技術(shù)日益精進，閃存的儲存密度與傳輸速更是有突飛猛進的成長，因此閃存的許多應(yīng)用更可以取代硬式磁盤驅(qū)動器等傳統(tǒng)儲存媒體。然而，目前利用閃存所制成的儲存裝置大多利用萬用串行總線(USB)或整合式驅(qū)動電子介面(IDE)作為傳輸介面，而萬用串行總線(USB)與整合式驅(qū)動電子介面(IDE)的傳輸速率只有480Mb/s和160MB/s，其傳輸速率無法跟上閃存的讀寫速度，使得這一類利用閃存所制成的儲存裝置，在使用上會被主機端(Host)的萬用串行總線(USB)或整合式驅(qū)動電子介面(IDE)所限制住，而無法達到其本身最好的狀態(tài)。
因此，如何使閃存所制成的儲存裝置可利用傳輸速度更快的總線作為其傳輸介面，以達到其本身的最好狀態(tài)，即為從事此行業(yè)的相關(guān)廠商所亟欲研究改善的方向所在。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種具高速外圍部件互連總線(PCI Express)的閃存儲存裝置，該儲存裝置利用高速外圍部件互連總線(PCI Express)作為主機端與儲存裝置之間的傳輸介面，使儲存裝置所設(shè)置的閃存于存取數(shù)據(jù)時，可達到最佳的傳輸速率。
為達上述目的，本發(fā)明的采用的技術(shù)手段如下一種具高速外圍部件互連總線的閃存儲存裝置，該儲存裝置具有微控制器，該微控制器分別連接有閃存及可連接至主機端所設(shè)置的高速外圍部件互連總線的連接介面，該微控制器具有閃存介面、以及高速外圍部件互連總線介面；該主機端于儲存或讀取儲存裝置內(nèi)的閃存數(shù)據(jù)時，該微控制器所設(shè)置的閃存介面及高速外圍部件互連總線介面會將該數(shù)據(jù)轉(zhuǎn)換為閃存或高速外圍部件互連總線所能接受的數(shù)據(jù)格式，再傳至主機端或閃存，使主機端于存取儲存裝置內(nèi)的數(shù)據(jù)時，可達到高速外圍部件互連總線所提供的傳輸速率，而使儲存裝置可達到最佳的傳輸速率。
為達成上述目的及功效，本發(fā)明所采用的技術(shù)手段及其構(gòu)造，以下將結(jié)合附圖與本發(fā)明的較佳實施例詳加說明其特征與功能。


圖1為本發(fā)明較佳實施例的方塊圖。
圖2為本發(fā)明較佳實施例于傳輸數(shù)據(jù)時的示意圖。
附圖符號說明1 儲存裝置11 高速外圍部件互連總線連接介面12 微控制器121閃存介面122高速外圍部件互連總線介面13 閃存2 主機端21 高速外圍部件互連總線(PCI Express)211單路通道具體實施方式
請參閱圖1所示，為本發(fā)明較佳實施例的方塊圖，由圖中可清楚看出，本發(fā)明的儲存裝置1為具有高速外圍部件互連總線(PCI Express)連接介面11、微控制器12及閃存13；其中該高速外圍部件互連總線(PCI Express)連接介面11為可供連接至主機端2所設(shè)置的高速外圍部件互連總線(PCI ExDress)21。
該微控制器12具有閃存介面121及高速外圍部件互連總線(PCI Express)介面122，且微控制器連接于高速外圍部件互連總線(PCI Express)連接介面11。
該閃存13連接于微控制器12。
當儲存裝置1所設(shè)置的高速外圍部件互連總線(PCI Express)連接介面11連接至主機端2所設(shè)置的高速外圍部件互連總線(PCI Express)21時，該儲存裝置1的微控制器12會對主機端2宣告儲存裝置1為終點端裝置(Endpoint Device)而可開始傳輸數(shù)據(jù)，而當主機端2于傳送數(shù)據(jù)至儲存裝置1時，主機端2的數(shù)據(jù)會先經(jīng)由高速外圍部件互連總線(PCI Express)21及高速外圍部件互連總線(PCI Express)連接介面11傳送至微控制器12，且微控制器12所設(shè)置的閃存介面121會將此數(shù)據(jù)轉(zhuǎn)換為閃存13所能接受的數(shù)據(jù)格式，而儲存至閃存13內(nèi)。
再者，當主機端2欲讀取儲存裝置1內(nèi)所儲存的數(shù)據(jù)時，該閃存13會先將數(shù)據(jù)傳送至微控制器12，且微控制器12所設(shè)置的高速外圍部件互連總線(PCI Express)介面122會將此數(shù)據(jù)轉(zhuǎn)換為高速外圍部件互連總線(PCI Express)21所能夠接受的格式，再透過高速外圍部件互連總線(PCI Express)連接介面11及高速外圍部件互連總線(PCI Express)21傳送至主機端2。
請參閱圖2所示，為本發(fā)明較佳實施例于傳輸數(shù)據(jù)時的示意圖，由圖中可清楚看出，主機端2與儲存裝置1在傳輸數(shù)據(jù)的實體層可由一組單路通道211組成發(fā)送端(Tx)與接收端(Rx)，且單路通道211亦可使用一組或一組以上。
本發(fā)明的具高速外圍部件互連總線(PCI Express)的閃存儲存裝置為可改善習用的技術(shù)關(guān)鍵在于，本發(fā)明為利用高速外圍部件互連總線(PCI Express)作為主機端與儲存裝置之間的傳輸介面，使閃存于存取數(shù)據(jù)時，可達到高速外圍部件互連總線(PCI Express)所提供的傳輸速率，而使儲存裝置可達到最佳的傳輸速率。
上述詳細說明為針對本發(fā)明一種較佳的可行實施例說明而已，惟該實施例并非用以限定本發(fā)明的申請專利范圍，凡其它未脫離本發(fā)明所揭示的技藝精神下所完成的均等變化與修飾變更，均應(yīng)包含于本發(fā)明所涵蓋的專利范圍中。
綜上所述，本發(fā)明的具高速外圍部件互連總線(PCI Express)的閃存儲存裝置于使用時具有顯著的功效增進，誠符合新穎性、發(fā)明性及進步性的專利要件，依法提出申請。
權(quán)利要求
1.一種具高速外圍部件互連總線的閃存儲存裝置，該儲存裝置具有微控制器、閃存及高速外圍部件互連總線連接介面，其特征是，該微控制器具有可將數(shù)據(jù)轉(zhuǎn)換為閃存格式或高速外圍部件互連總線格式的閃存介面及高速外圍部件互連總線介面；該閃存連接于微控制器，該閃存可儲存數(shù)據(jù)或?qū)?shù)據(jù)由閃存中讀出；該高速外圍部件互連總線連接介面連接至主機端所設(shè)置的高速外圍部件互連總線，且高速外圍部件互連總線連接介面連接于微控制器，藉此當主機端于儲存或讀取儲存裝置內(nèi)的閃存數(shù)據(jù)時，該微控制器所設(shè)置的閃存介面及高速外圍部件互連總線介面會將數(shù)據(jù)轉(zhuǎn)換為閃存或高速外圍部件互連總線所能接受的數(shù)據(jù)格式，再傳至主機端或閃存使主機端可透高速部件互連總線介面儲取閃存中的數(shù)據(jù)。
2.如權(quán)利要求1所述的具高速外圍部件互連總線的閃存儲存裝置，其特征是，該主機端與儲存裝置在傳輸數(shù)據(jù)的實體層可由一組單路通道組成發(fā)送端與接收端。
3.如權(quán)利要求2所述的具高速外圍部件互連總線的閃存儲存裝置，其特征是，該單路通道可為一組或一組以上。
全文摘要
本發(fā)明為一種具高速外圍部件互連總線(PCIExpress)的閃存儲存裝置，該儲存裝置具有微控制器，該微控制器分別連接有閃存及高速外圍部件互連總線連接介面，該微控制器具有閃存介面及高速外圍部件互連總線介面，當儲存裝置透過高速外圍部件互連總線連接介面連接至主機端所設(shè)置的高速外圍部件互連總線時，該主機端即可存取儲存裝置內(nèi)的數(shù)據(jù)，且存取速率可達到高速外圍部件互連總線所提供的傳輸速率，而使儲存裝置可達到最佳的傳輸速率。
文檔編號G06F13/40GK1889065SQ20051008105
公開日2007年1月3日 申請日期2005年6月28日 優(yōu)先權(quán)日2005年6月28日
發(fā)明者顏暐駩, 楊俊勇 申請人:群聯(lián)電子股份有限公司