專利名稱：一種閃存保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及到一種閃存(FLASH)保護(hù)電路，尤其涉及的是一種用于防止電子設(shè)備中FLASH閃存器件數(shù)據(jù)被破壞的保護(hù)電路。
背景技術(shù)：
FLASH是一種用于長時(shí)間儲(chǔ)存數(shù)據(jù)的閃存器件(以下通稱FLASH)，在系統(tǒng)上電工作時(shí)，CPU可以通過地址總線、數(shù)據(jù)總線和控制總線對(duì)其進(jìn)行正常的數(shù)據(jù)讀、寫和擦除操作，在系統(tǒng)掉電后其內(nèi)儲(chǔ)存的數(shù)據(jù)不會(huì)丟失。在通常的應(yīng)用中，可直接將FLASH連接到CPU的地址、數(shù)據(jù)和控制總線上，其連接如圖1所示，CPU和FLASH之間的各對(duì)應(yīng)針腳通過連接線連接，其中包括數(shù)據(jù)線D，地址線A，片選信號(hào)線CS，寫使能信號(hào)線\WE，讀使能信號(hào)線\OE，分別對(duì)應(yīng)連接到所述FLASH的對(duì)應(yīng)管腳上。
現(xiàn)有技術(shù)的這種方式將FLASH的復(fù)位信號(hào)腳(RP#)直接或通過電阻接到高電平，并沒有對(duì)FLASH形成保護(hù)作用，在大多數(shù)情況下使用是沒有問題的，但在某些情況下，有可能會(huì)造成FLASH內(nèi)數(shù)據(jù)的破壞，從而使整個(gè)系統(tǒng)處于崩潰狀態(tài)。
造成FLASH數(shù)據(jù)被破壞的主要原因，是系統(tǒng)在上電的過程中CPU有可能會(huì)對(duì)FLASH進(jìn)行誤寫或誤擦除，在CPU處于復(fù)位過程中，其地址、數(shù)據(jù)和控制總線是不可控制的，當(dāng)FLASH先于CPU復(fù)位完成處于正常操作狀態(tài)下，而這些信號(hào)線又剛好與FLASH的寫操作或擦除操作一致的時(shí)候，就會(huì)造成FLASH數(shù)據(jù)的破壞。正是由于這種情況的存在，會(huì)使系統(tǒng)的穩(wěn)定性變差，存在著不可預(yù)知的安全隱患。
因此，現(xiàn)有技術(shù)存在缺陷，而有待于改進(jìn)和發(fā)展。
實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種FLASH保護(hù)電路，可以有效的防止系統(tǒng)在上電過程中對(duì)FLASH的誤操作，消除偶然因素造成的FLASH數(shù)據(jù)破壞的安全隱患，提高系統(tǒng)的穩(wěn)定性。
本實(shí)用新型的技術(shù)方案包括一種閃存保護(hù)電路，其設(shè)置在一CPU電路和該CPU電路控制的FLASH電路中，其中，在所述FLASH電路的復(fù)位控制線上設(shè)置有一FLASH復(fù)位電路，用于控制該復(fù)位控制線的電平高低，以使所述FLASH芯片在系統(tǒng)上電過程中處于保護(hù)狀態(tài)。
所述的電路，其中，所述FLASH復(fù)位電路為一RC復(fù)位電路。
所述的電路，其中，所述保護(hù)電路還設(shè)置一CPU復(fù)位電路，連接所述CPU電路的復(fù)位控制線。
所述的電路，其中，所述CPU復(fù)位電路和所述FLASH復(fù)位電路采用同一復(fù)位電路，并將FLASH芯片的復(fù)位控制線接到CPU電路的復(fù)位電路中，以使FLASH芯片和CPU電路使用相同的復(fù)位信號(hào)。
本實(shí)用新型所提供的一種閃存保護(hù)電路，在采用該FLASH保護(hù)電路的電子設(shè)備中，連續(xù)開關(guān)電源測試都未發(fā)現(xiàn)有FLASH數(shù)據(jù)被破壞的現(xiàn)象，在實(shí)際使用的設(shè)備中也未發(fā)現(xiàn)由于系統(tǒng)上電造成FLASH芯片數(shù)據(jù)破壞的現(xiàn)象，而現(xiàn)有技術(shù)中的閃存電路會(huì)出現(xiàn)數(shù)據(jù)損壞現(xiàn)象。


圖1為現(xiàn)有技術(shù)的FLASH與CPU的連接方式的電路原理圖；圖2為本實(shí)用新型的使用CPU復(fù)位信號(hào)保護(hù)FLASH芯片的保護(hù)電路的第一較佳實(shí)施例；圖3為本實(shí)用新型保護(hù)電路的第二較佳實(shí)施例中外加復(fù)位電路保護(hù)FLASH的方式的電路原理圖；圖4為本實(shí)用新型保護(hù)電路中的RC復(fù)位電路的電路原理圖。
具體實(shí)施方式
以下結(jié)合附圖，將對(duì)本實(shí)用新型的技術(shù)方案及其有益效果進(jìn)行充分說明。
本實(shí)用新型所采用的FLASH保護(hù)電路，是在FLASH芯片的控制信號(hào)線上加入保護(hù)電路，使FLASH芯片在系統(tǒng)上電過程中處于保護(hù)狀態(tài)。如圖2所示的，F(xiàn)LASH芯片上有/RESET復(fù)位控制線，當(dāng)復(fù)位控制線為低電平的時(shí)候，F(xiàn)LASH芯片處于保護(hù)狀態(tài)，拒絕任何寫操作和擦除操作；當(dāng)復(fù)位控制線為高電平的時(shí)候，F(xiàn)LASH芯片處于正常操作狀態(tài)。要保證FLASH芯片不被誤操作，就必須保證在CPU復(fù)位過程中該FLASH芯片處于保護(hù)狀態(tài)，也就是說FLASH芯片的/RESET復(fù)位控制線要保持低電平直到CPU復(fù)位完成，F(xiàn)LASH芯片的/RESET復(fù)位控制信號(hào)要同步或滯后于CPU的/RESET復(fù)位控制信號(hào)。
因此，本實(shí)用新型可將FLASH芯片的/RESET復(fù)位控制線接到CPU的復(fù)位電路中，這樣FLASH芯片和CPU使用相同的復(fù)位信號(hào)，在CPU復(fù)位過程中，F(xiàn)LASH芯片的/RESET復(fù)位控制信號(hào)就可一直保持為低電平，F(xiàn)LASH芯片處于保護(hù)狀態(tài)，保證了FLASH芯片不被誤操作，以達(dá)到FLASH芯片內(nèi)數(shù)據(jù)不被破壞的目的。
本實(shí)用新型的具體實(shí)施例之一如圖2所示的，CPU電路110通過地址、控制和數(shù)據(jù)總線與FLASH電路120相連，CPU電路110和FLASH電路120的復(fù)位控制線都接到復(fù)位電路130上，以使CPU電路110和FLASH電路120的復(fù)位信號(hào)保持同步。當(dāng)系統(tǒng)上電時(shí)，電源供電電路140開始為整個(gè)系統(tǒng)供電，所述CPU電路110、FLASH電路120以及CPU復(fù)位電路130開始上電，此時(shí)的CPU復(fù)位電路130使CPU電路110和FLASH電路120的復(fù)位信號(hào)保持幾百毫秒的低電平，然后置為高電平，CPU電路110和FLASH電路120同時(shí)完成復(fù)位過程。
在本實(shí)施例中，CPU電路110和FLASH電路120的復(fù)位控制線連接在一起，讓兩者的復(fù)位永遠(yuǎn)保持同步，也保證了FLASH電路120在系統(tǒng)上電過程中永遠(yuǎn)不會(huì)被CPU電路110誤操作，保護(hù)了FLASH電路120內(nèi)數(shù)據(jù)的完整性。此實(shí)施例實(shí)現(xiàn)簡單，可靠性高，可以有效的為FLASH芯片提供保護(hù)。
本實(shí)用新型的第二較佳實(shí)施例如圖3所示，與前一實(shí)施例的不同之處在于所述CPU電路110和所述FLASH電路120的復(fù)位控制分開設(shè)置，分別由CPU復(fù)位電路130和FLASH復(fù)位電路150控制。
所述FLASH復(fù)位電路可由一個(gè)電阻和一個(gè)電容組成，電源連接到電阻的一端，電阻的另一端連接到電容的一端，電容的另一端連接到地，F(xiàn)LASH電路120的復(fù)位控制線連接在電阻和電容之間，如圖4所示，F(xiàn)LASH復(fù)位電路150可用上述常見的RC復(fù)位電路，也可以采用其他的復(fù)位電路設(shè)置。該實(shí)施例與實(shí)施例一相比，電路略為復(fù)雜，其時(shí)間控制略為困難，但不失為一種可實(shí)現(xiàn)本實(shí)用新型目的的實(shí)施方案。
如圖4所示的復(fù)位電路的工作原理為，在系統(tǒng)上電的過程中，電容有一個(gè)充電的過程，這使得FLASH電路120的復(fù)位信號(hào)保持在低電平，直到電容充電完畢，復(fù)位信號(hào)轉(zhuǎn)而保持為高電平。根據(jù)電容容量的大小可用來選擇復(fù)位信號(hào)低電平保持的時(shí)間，必須要保證此時(shí)間長于CPU復(fù)位電路130的低電平保持時(shí)間，這樣才能有效的起到保護(hù)FLASH電路120的作用。
本實(shí)用新型中的CPU復(fù)位電路和FLASH復(fù)位電路都可以采用常見的各種復(fù)位電路，因此，在此不再過多贅述。
綜上，通過本實(shí)用新型的上述閃存保護(hù)電路的設(shè)置，就可以實(shí)現(xiàn)在系統(tǒng)上電的過程中保護(hù)FLASH芯片不被CPU誤操作，并且電路結(jié)構(gòu)簡單，實(shí)現(xiàn)方便，成本較低。
應(yīng)當(dāng)理解的是，上述針對(duì)具體實(shí)施例的描述較為詳細(xì)，但不能因此而認(rèn)為是對(duì)本實(shí)用新型專利保護(hù)范圍的限制，本實(shí)用新型的專利保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求1.一種閃存保護(hù)電路，其設(shè)置在一CPU電路和該CPU電路控制的FLASH電路中，其特征在于，在所述FLASH電路的復(fù)位控制線上設(shè)置有一FLASH復(fù)位電路，用于控制該復(fù)位控制線的電平高低，以使所述FLASH芯片在系統(tǒng)上電過程中處于保護(hù)狀態(tài)。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述FLASH復(fù)位電路為一RC復(fù)位電路。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述保護(hù)電路還設(shè)置一CPU復(fù)位電路，連接所述CPU電路的復(fù)位控制線。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述CPU復(fù)位電路和所述FLASH復(fù)位電路采用同一復(fù)位電路，并將FLASH芯片的復(fù)位控制線接到CPU電路的復(fù)位電路中，以使FLASH芯片和CPU電路使用相同的復(fù)位信號(hào)。
專利摘要本實(shí)用新型公開了一種閃存保護(hù)電路，其設(shè)置在一CPU電路和該CPU電路控制的FLASH電路中，在所述FLASH電路的復(fù)位控制線上設(shè)置有一FLASH復(fù)位電路，用于控制該復(fù)位控制線的電平高低，以使所述FLASH芯片在系統(tǒng)上電過程中處于保護(hù)狀態(tài)。在采用本實(shí)用新型的FLASH保護(hù)電路的電子設(shè)備中，連續(xù)開關(guān)電源測試都未發(fā)現(xiàn)有FLASH數(shù)據(jù)被破壞的現(xiàn)象，在實(shí)際使用的設(shè)備中也未發(fā)現(xiàn)由于系統(tǒng)上電造成FLASH芯片數(shù)據(jù)破壞的現(xiàn)象，而現(xiàn)有技術(shù)中的閃存電路會(huì)出現(xiàn)數(shù)據(jù)損壞現(xiàn)象。
文檔編號(hào)G06F12/16GK2842659SQ200520066810
公開日2006年11月29日 申請(qǐng)日期2005年11月9日 優(yōu)先權(quán)日2005年11月9日
發(fā)明者袁蘭平, 王智勇, 尹軼, 王振輝 申請(qǐng)人:兆日科技(深圳)有限公司