專利名稱：具邊界掃瞄測試功能的周邊組件連接裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型與計算機接口設(shè)備有關(guān)，特別是指一種具邊界掃瞄測試功能的周邊組件連接裝置。
背景技術(shù)：
一般集成電路或印刷電路板上輸入輸出組件的測試技術(shù)是指邊界掃瞄架構(gòu)的測試設(shè)計，即為所謂JTAG(Joint Test Action Group，聯(lián)合測試推動團體)測試規(guī)格，以對集成電路組件的全部外界輸入輸出腳位順序掃瞄，并擷取輸入輸出端的測試數(shù)據(jù)，或?qū)τ∷㈦娐坊逅惭b的邊界掃瞄架構(gòu)進行測試，因此包括有外界電路與組件之間的輸入/輸出信號監(jiān)控、組件之間的互接測試，或者內(nèi)部邏輯電路功能測試等，為電路系統(tǒng)的高可靠度測試技術(shù)。
此JTAG測試法主要具有能支持其測試架構(gòu)的測試存取接口(TestAccess Port)，可將測試邏輯電路指令、測試數(shù)據(jù)或測試結(jié)果等輸入輸出，故為外界計算機主機控制測試的串行接口，其結(jié)構(gòu)上雖然方便初期電路設(shè)計工程的測試，以至后期的系統(tǒng)監(jiān)控或串行通信的應(yīng)用等，然由于其為外露于電路系統(tǒng)的硬件連接端口，當最終制成產(chǎn)品后，如普遍的計算機裝置設(shè)備等，對于一般使用者為不必要的額外裝置，因此制造商或者將其移除以避免其直接外露使整個電路系統(tǒng)受環(huán)境污染的風險，或者將其隱藏待日需后要時再重新加工取出，可保留供以如產(chǎn)品維修測試工程所用，但卻一方面徒增了取出的加工作業(yè)，另一方面電路板上亦需留有多余的空間以供該存取接口隱藏容置，使浪費了電路板的有效電路空間，因此使該電路系統(tǒng)的制成產(chǎn)品無法有效維持JTAG測試功能的同時并兼顧質(zhì)量與實用效率的考慮。
實用新型內(nèi)容本實用新型的目的在于提供一種具邊界掃瞄測試功能的周邊組件連接裝置。
為實現(xiàn)上述目的，本實用新型提供的具邊界掃瞄(Boundary-Scan)測試功能的周邊組件(peripheral device)連接裝置，有一周邊訊號端組電性連接至微電腦裝置的周邊組件接口，以及一測試訊號端組電性連接至該微電腦裝置的邊界掃瞄測試接口，并包括有一插槽，具有一輸入端組、一切換端組以及一傳輸端組，該輸入端組與上述周邊組件接口電性規(guī)格相符的周邊組件、與上述邊界掃瞄測試接口電性規(guī)格相符的邊界掃瞄測試模塊其中的一相互電性連接，該傳輸端組為數(shù)字數(shù)據(jù)訊號的傳輸接口，并電性連接至該周邊訊號端組；以及一轉(zhuǎn)換單元，具有一邏輯電路以及一傳輸電路，該傳輸端組與該測試訊號端組通過該傳輸電路相互電性導(dǎo)通，該邏輯電路電性連接該切換端組及該傳輸電路。
所述具邊界掃瞄測試功能的周邊組件連接裝置，其中該周邊訊號端組是電性連接至微電腦裝置的SD(Secure Digital Input/Output)接口，該測試訊號端組是電性連接至微電腦裝置的JTAG(Joint Test Action Group)測試接口。
所述具邊界掃瞄測試功能的周邊組件連接裝置，其中該插槽的輸入端組為復(fù)數(shù)個金屬連接端子，該些金屬連接端子分別對應(yīng)有一訊號引腳，該插槽的傳輸端組為其中六個的該引腳，其余該些引腳中的二個為該插槽的切換端組。
所述具邊界掃瞄測試功能的周邊組件連接裝置，其中該邏輯電路具有一與門(AND GATE)電性連接該切換端組的一引腳。
所述具邊界掃瞄測試功能的周邊組件連接裝置，其中該邏輯電路還具有二非門(NOT GATE)電性連接該與門，其中一該非門電性連接該傳輸電路。
所述具邊界掃瞄測試功能的周邊組件連接裝置，其中該傳輸電路具有由CMOS邏輯電路技術(shù)所制成的一緩沖器，該緩沖器具有二訊號引腳為相互電性短路。
由本實用新型的實施，不但可供一般的周邊組件插設(shè)，并可方便電路系統(tǒng)進行邊界掃瞄測試所需，有效整合計算機裝置的周邊硬件接口。


以下，配合附圖列舉一較佳實施例，用以對本實用新型的組成構(gòu)件及功效作進一步說明，其中附圖的簡要說明如下圖1為本實用新型所提供較佳實施例的電路方塊示意圖；圖2為本實用新型所提供另一較佳實施例的電路示意圖。
具體實施方式
請參閱圖1所示為本實用新型所提供一種具邊界掃瞄測試功能的周邊組件連接裝置1的電路方塊示意圖，包括有一周邊訊號端組11、一測試訊號端組12、一插槽20以及一轉(zhuǎn)換單元30，其中該周邊訊號端組11以及該測試訊號端組12分別用以電性連接至微電腦裝置的周邊組件接口與邊界掃瞄測試接口。
該插槽20具有一輸入端組21、一切換端組22以及一傳輸端組23，是供以設(shè)置與周邊組件接口電性規(guī)格相符的周邊組件或與邊界掃瞄測試接口電性規(guī)格相符的測試模塊，無論是該周邊組件或該測試模塊皆需與該輸入端組21電性連接，再通過該傳輸端組23傳輸數(shù)字數(shù)據(jù)訊號；該切換端組22為用以感應(yīng)該輸入端組21所連接的組件種類并輸出相對應(yīng)的電位訊號，該傳輸端組23為數(shù)字數(shù)據(jù)訊號的傳輸接口，并電性連接至該周邊訊號端組11。
該轉(zhuǎn)換單元30具有一邏輯電路31以及一傳輸電路32，該邏輯電路31電性連接該切換端組22及該傳輸電路32，并將該切換端組22所輸出的電位訊號處理成一數(shù)字控制訊號以控制該傳輸電路32的導(dǎo)通運作，該傳輸端組23與該測試訊號端組12是由該傳輸電路32的導(dǎo)通運作而相互電性導(dǎo)通，使上述該測試模塊對微電腦裝置進行邊界掃瞄測試。
因此當一般操作時使用者端將上述該周邊組件插設(shè)至該連接裝置1，該切換端組22則感應(yīng)該輸入端組21連接有該周邊組件，故送出電位訊號使該邏輯電路31控制該傳輸電路32截止運作，使該周邊組件與微電腦裝置通過該傳輸端組23與該周邊訊號端組11而相互傳輸數(shù)字數(shù)據(jù)訊號；當微電腦裝置需進行對高速組件、微處理器或印刷電路基板上的輸入輸出組件等作測試時，即將上述該測試模塊插設(shè)至該連接裝置1，該切換端組22則感應(yīng)該輸入端組21連接有該測試模塊，故送出電位訊號使該邏輯電路31控制該傳輸電路32導(dǎo)通運作，使該測試模塊通過該傳輸端組23與該測試訊號端組12而輸入邊界掃瞄測試的邏輯電路指令與測試數(shù)據(jù)至微電腦裝置，并自微電腦裝置輸出測試結(jié)果；因此使微電腦裝置僅需將該連接裝置1替換插設(shè)有該測試模塊，而無須再如公知技術(shù)般于電路板上重新取出測試存取接口，便能輕易完成邊界掃瞄測試工程，對微電腦裝置的電路系統(tǒng)作有效的測試監(jiān)控。
另請參閱如圖2所示本實用新型所提供的另一較佳實施例，為插設(shè)于計算機裝置的一周邊組件連接裝置2的電路示意圖，是利用目前所普遍使用的SD卡(Secure Digital Input/Output Card)型的外接儲存組件作為可應(yīng)用至JTAG測試的結(jié)構(gòu)裝置，具有一插槽40、一SD接口51、一JTAG接口52、一邏輯電路60以及一傳輸電路70，其中該插槽40具有一容置空間401、復(fù)數(shù)個金屬連接端子41以及復(fù)數(shù)個訊號引腳42(PIN)，該容置空間401可供SD卡或JTAG測試模塊替換插設(shè)，該些金屬連接端子41則為與SD卡或JTAG測試模塊作電性連接時的輸入端組，該些訊號引腳42分別對應(yīng)于各該金屬連接端子41而各有其特定的電性功能，可區(qū)分有用以傳輸數(shù)字數(shù)據(jù)訊號的一傳輸端組421以及用以輸出電位訊號使邏輯電路60運作的一切換端組422，該傳輸端組421為電性連接該SD接口51及該傳輸電路70，是以六個引腳42作數(shù)字數(shù)據(jù)傳輸，包括儲存數(shù)據(jù)與控制指令的雙向傳輸以及接收自SD接口51的時序控制訊號，該切換端組422為電性連接該邏輯電路60，當該插槽40設(shè)有SD卡時，PIN10的腳位會設(shè)定為無法致能(Enable)的狀態(tài)而輸出低準位的電位訊號，當該插槽40設(shè)有JTAG測試模塊時，PIN10則致能驅(qū)動而輸出高準位的電位訊號，且若欲使該傳輸端組421可進行訊號雙向傳輸?shù)墓δ?，PIN12的組件寫保護保護功能需于無法致能的狀態(tài)，反之若其為致能的驅(qū)動狀態(tài)下，該傳輸端組421僅能于單向輸出的功能作動。
該邏輯電路60為由一與門(AND GATE)61與二非門(NOT GATE)62、63所構(gòu)成的邏輯運算控制電路，其中該非門63并以一邏輯輸出端組64電性連接該傳輸電路70而將該邏輯電路60最后產(chǎn)生的數(shù)字控制訊號輸入，因此僅當PIN10輸出高準位的電位訊號且PIN12輸出低準位的電位訊號時，該邏輯輸出端組64才輸出有低準位的數(shù)字控制訊號至該傳輸電路70。
該傳輸電路70主要利用由東芝(Toshiba)公司的CMOS邏輯電路技術(shù)所開發(fā)的緩沖器71，為具有高速、高傳輸性能且低功率的低電壓數(shù)據(jù)傳輸收發(fā)電路(Low Voltage Octal Bus Transceiver)，其中PIN1的腳位為決定訊號傳輸?shù)姆较颍琍IN19的腳位則決定該緩沖器71的驅(qū)動，當PIN19致能時該緩沖器71則不具任何的功能運作，設(shè)計上該傳輸電路70將該緩沖器71的PIN1與PIN19相互短路使具有相同的邏輯輸入，并配合將該傳輸端組421的六個引腳42連接至該緩沖器71的PIN2、PIN4、PIN6、PIN8、PIN9、PIN13的腳位，然后以其依序?qū)?yīng)的PIN18、PIN16、PIN14、PIN12、PIN11、PIN7分別連接該JTAG接口52的TRST、TDI、TMS、TCK、TDO、RESET的指令控制接口，使該緩沖器71驅(qū)動時該傳輸電路70可為傳輸JTAG測試訊號用。
因此當該連接裝置2為于一般使用者的儲存裝置連接功能時，亦即將該插槽40插設(shè)有SD卡時，該切換端組422的PIN10則輸出低準位的電位訊號，使該邏輯電路60的邏輯輸出端組64輸出高準位訊號而無法致能該緩沖器71，故該傳輸端組421為直接與該SD接口51相運作以傳輸數(shù)據(jù)訊號；當計算機裝置的電路系統(tǒng)需進行維修或測試工程時，亦即將該插槽40插設(shè)有JTAG測試模塊時，PIN10則受到驅(qū)動而輸出高準位的電位訊號，且PIN12電位導(dǎo)通至接地的低準位，使該邏輯電路60的邏輯輸出端組64輸出低準位訊號而致能該緩沖器71，故該傳輸端組421為直接與該JTAG接口52相運作以傳輸JTAG測試訊號，如此使計算機裝置僅需將該連接裝置2替換插設(shè)有該測試模塊，而無須再如公知技術(shù)般于電路板上重新取出測試存取接口，便能輕易完成JTAG測試工程，對計算機裝置的電路系統(tǒng)作有效的測試監(jiān)控。
以上所述，僅為本實用新型的較佳可行實施例而已，故舉凡應(yīng)用本實用新型說明書及申請專利范圍所為的等效結(jié)構(gòu)變化，理應(yīng)包含在本實用新型的專利范圍內(nèi)。
權(quán)利要求1.一種具邊界掃瞄測試功能的周邊組件連接裝置，其特征在于，有一周邊訊號端組電性連接至微電腦裝置的周邊組件接口，以及一測試訊號端組電性連接至該微電腦裝置的邊界掃瞄測試接口，并包括有一插槽，具有一輸入端組、一切換端組以及一傳輸端組，該輸入端組與上述周邊組件接口電性規(guī)格相符的周邊組件、與上述邊界掃瞄測試接口電性規(guī)格相符的邊界掃瞄測試模塊其中的一相互電性連接，該傳輸端組為數(shù)字數(shù)據(jù)訊號的傳輸接口，并電性連接至該周邊訊號端組；以及一轉(zhuǎn)換單元，具有一邏輯電路以及一傳輸電路，該傳輸端組與該測試訊號端組通過該傳輸電路相互電性導(dǎo)通，該邏輯電路電性連接該切換端組及該傳輸電路。
2.依據(jù)權(quán)利要求1所述具邊界掃瞄測試功能的周邊組件連接裝置，其特征在于，其中該周邊訊號端組是電性連接至微電腦裝置的SD接口，該測試訊號端組是電性連接至微電腦裝置的JTAG測試接口。
3.依據(jù)權(quán)利要求2所述具邊界掃瞄測試功能的周邊組件連接裝置，其特征在于，其中該插槽的輸入端組為復(fù)數(shù)個金屬連接端子，該些金屬連接端子分別對應(yīng)有一訊號引腳，該插槽的傳輸端組為其中六個的該引腳，其余該些引腳中的二個為該插槽的切換端組。
4.依據(jù)權(quán)利要求3所述具邊界掃瞄測試功能的周邊組件連接裝置，其特征在于，其中該邏輯電路具有一與門電性連接該切換端組的一引腳。
5.依據(jù)權(quán)利要求4所述具邊界掃瞄測試功能的周邊組件連接裝置，其特征在于，其中該邏輯電路還具有二非門電性連接該與門，其中一該非門電性連接該傳輸電路。
6.依據(jù)權(quán)利要求1所述具邊界掃瞄測試功能的周邊組件連接裝置，其特征在于，其中該傳輸電路具有由CMOS邏輯電路技術(shù)所制成的一緩沖器，該緩沖器具有二訊號引腳為相互電性短路。
專利摘要一種具邊界掃瞄測試功能的周邊組件連接裝置，有一周邊訊號端組電性連接至微電腦裝置的周邊組件接口，以及一測試訊號端組電性連接至微電腦裝置的邊界掃瞄測試接口，并包括有一插槽以及一轉(zhuǎn)換單元；插槽可與上述周邊組件接口電性規(guī)格相符的周邊組件相電性連接，而使微電腦裝置與周邊組件相互作數(shù)據(jù)傳輸，或與上述邊界掃瞄測試接口電性規(guī)格相符的測試模塊相電性連接；轉(zhuǎn)換單元具有一邏輯電路以及一傳輸電路，邏輯電路可接收插槽所設(shè)置組件的相對應(yīng)電位訊號，并將電位訊號處理成一數(shù)字控制訊號以控制傳輸電路的運作，傳輸電路導(dǎo)通運作時則可以測試模塊對微電腦裝置進行邊界掃瞄測試。
文檔編號G06F11/00GK2901422SQ200620002480
公開日2007年5月16日 申請日期2006年2月7日 優(yōu)先權(quán)日2006年2月7日
發(fā)明者倪祥智 申請人:亞旭電腦股份有限公司