專利名稱：計算機易失性存儲器電源后備系統(tǒng)的制作方法
計算機易失性存儲器電源后備系統(tǒng)
背景技術(shù)：
本發(fā)明涉及后備電源領域，尤其涉及在干線電源發(fā)生故障期間通過為易失
性存儲器供電(最好利用以太網(wǎng)上的電源)從而備份計算機的裝置。
對于用具有多對絞合線的結(jié)構(gòu)化電纜系統(tǒng)而電纜化的辦公室和家庭而言，
基于以太網(wǎng)技術(shù)的局域網(wǎng)和廣域網(wǎng)的不斷發(fā)展一直是一種重要的驅(qū)動力。普遍 存在的局域網(wǎng)及運行于其上的設備已導致這樣一種情形，即常常需要連接一種 網(wǎng)絡操作設備，且最好通過網(wǎng)絡布線由該網(wǎng)絡為該設備供電。通過網(wǎng)絡布線來 供電具有許多優(yōu)點，其中包括但不限于安裝成本減小了，電源中心化了，安 全和管理也中心化了。
有若干個專利用于解決上述問題，其中包括Lehr等人的美國專利 6,473,608，其內(nèi)容結(jié)合在此作為參考；Lehr等人的美國專利6,643,566，其內(nèi)容 結(jié)合在此作為參考。此外，為解決上述基于網(wǎng)絡對以太網(wǎng)上的遠程設備進行供 電的問題，已公布了一標準即IEEE 802.3af，其內(nèi)容結(jié)合在此作為參考。
以太網(wǎng)供電(PoE)向所連接的用電設備提供有限的電量，上述標準將用電設 備的平均輸入功率限定到最大12.95瓦。計算機特別是臺式計算機由電的干線 連接供電，并且通常超過15瓦。假如干線電源發(fā)生故障，計算機電源供給在 干線電源的至少一個周期即17 - 20 ms內(nèi)維持電源。在缺失干線電源時維持電 源的時間周期被稱為滯留時間。在滯留時間終止時，不再可靠地提供計算機電 源，并且該計算機的處理器狀態(tài)和易失性存儲器中所有的信息都丟失了。相似 的是，視頻存儲器中所存儲的任何信息(比如屏幕上正顯示的字體)也丟失了。 現(xiàn)有技術(shù)對這種困難的解決方案是必須用不間斷電源(UPS)來支持每一臺計 算機，UPS被設計成在失去干線電源之后一段時間內(nèi)可靠地供電。通常，UPS 向用戶給出警告，從而使用戶能夠?qū)⑺械男畔⒋鎯Φ椒且资源鎯ζ髦胁⑶?以有序的方式關閉該計算機。在另一種現(xiàn)有技術(shù)解決方案中，UPS是通過連接 到計算機的網(wǎng)絡而連接的，并且有序地關閉所有正運行的程序。通常，UPS能持續(xù)供電數(shù)分鐘，若及時采取行動的話就能夠?qū)崿F(xiàn)有序的關閉。
為每一臺計算機提供UPS是很貴的，并且需要每一臺計算機位置處有額外 的空間。此外，維護每一臺計算機處單獨的UPS會增大開銷?；蛘撸峁┲行?化的UPS，從而通過連接到每一臺將被支持的計算機的專用AC布線來供電。
這種專用布線安裝起來很貴，并且當改變計算機位置時修改這種專用布線也很
蟲
貝o
現(xiàn)代計算機被設計成具有某些節(jié)電特征，就像高級計算機電源接口(ACPI) 標準中所給出的示例那樣。特別是，定義了待機模式或睡眠狀態(tài)，其中用于定 義處理器狀態(tài)的包括所有寄存器的信息都被存儲在易失性存儲器中。接下來， 關閉處理器、硬盤驅(qū)動器和監(jiān)視器的電源，同時將電能專用地提供給待機存儲 器電源總線。例如，在Intel ACPI 3.0標準中，定義了這種工作模式。為了實現(xiàn) 美國環(huán)境保護局評定的"能源之星"，計算機在待機模式中必須顯著減小其功 率。為了符合2001年7月31日美國總統(tǒng)簽署的行政命令中所具體闡明的美國 政府指導方針，美國政府采購的包括計算機在內(nèi)的電器最好在待機情況下能耗 小于1瓦。
圖1示出了支持ACPI 3.0的計算機體系結(jié)構(gòu)的典型實施方式。計算機10 包括電源單元20，由受控電源22和待機電源24構(gòu)成；CPU 30;硬盤驅(qū)動器
40;易失性存儲器50;"或"電路60;待機電源總線65;以及AC干線連接
70。電源20接收來自AC干線連接70的電能，并且電源單元20的受控電源 22響應于來自CPU 30且被標為PS—ON存的輸出信號，這將在下文中進一步解 釋。受控電源22輸出多種電壓，其中包括5伏、3.3伏和12伏。待機電源24 輸出單獨的且被標為5V STBY的5伏輸出，該輸出不受PS一ON存的狀態(tài)的影 響。該5伏輸出被饋送到CPU30和硬盤驅(qū)動器40，并且連接到"或"電路60 的一個輸入。該5伏待機輸出連接到第二輸入"或"電路60，并且"或"電路 60的輸出又通過待機電源總線65連接到易失性存儲器50。其它設備也可以接 收來自待機電源24的電能。
在操作過程中，當AC干線電源可從AC干線連接70中獲得并且響應于有 效低信號PS—ON弁時，通過受控電源22的多個電源輸出將電能提供給CPU 30 和硬盤驅(qū)動器40。通過受控電源22的5伏輸出，經(jīng)"或"電路60，再通過待
機電源總線65，還將電能提供給易失性存儲器50。假如邏輯高信號出現(xiàn)在 PS—O附上，響應于邏輯高信號的受控電源22除去來自5伏輸出、3.3伏輸出 和12伏輸出的電能。然而，仍然通過待機電源24，經(jīng)"或"電路60，將電能 提供給易失性存儲器50以及連接到上述5伏待機線路的任何其它設備。此外， 需要專門從受控電源22中提供的其它電壓的那些設備是不帶電的，除非提供 雙重供應安排。這種安排是本領域技術(shù)人員公知的并且是可以買到的，例如， 通過使用Maine州South Portland的FairchiW Semiconductor出售的Fairchild FAN5063雙開關控制器。
在設計成用于支持該體系結(jié)構(gòu)的計算機中，電源20響應于由CPU30特別 是與CPU30相關的芯片組的電源管理接口 (未示出)所產(chǎn)生的PSJ)N浮信號。 由此，為了繼續(xù)到待機模式，在將PS—0爾的值設為高之前，CPU30首先將包 括狀態(tài)寄存器的所有信息存儲到易失性存儲器50中。在一個實施方式中，這 是通過啟用系統(tǒng)管理模式(SMM)而實現(xiàn)的。不幸的是，假如失去AC干線電源， 則CPU 30缺乏足夠的時間和警告以有序的方式繼續(xù)到待機模式，因為17-20 ms 的停滯時間不夠用。此外，沒有提供任何機制以在失去AC干線電源時啟動待 機模式。另外，假如失去了AC干線電源，則沒有任何電能的來源來維持電源 總線65。
上文是在使用"或"電路60的情況下進行描述的，但是這并不意味著以 任何方式進行限定。特別是，在一個實施方式中，用多個串聯(lián)的FET開關來替 代"或"電路60，所述FET開關中的第一個用于將電能饋送到存儲器50和后 續(xù)開關的輸入。Kohno等人于2003年2月18日提交的題為"System and Method for Providing a Hibernation Mode in an Information Handling System"的美國專禾ll 6,523,125描述了這樣一種實施方式。在另一個實施方式中，"或"電路60包 括雙開關控制器，比如上述Fairchild FAN5063。
圖lb是示出了根據(jù)現(xiàn)有技術(shù)支持高級配置電源接口的計算機IO的芯片組
系統(tǒng)框圖的高級示意圖。計算機IO包括CPU 30;北橋80;易失性存儲器50;
視頻接口85;南橋90; IDE器件94; USB端口96;串行端口98;以及音頻和 UART99。運行于計算機10上的操作系統(tǒng)實現(xiàn)了 ACPI，并且控制著每一個連 接設備的電源使用情況(包括CPU 30的電源使用情況)。北橋80與CPU 30 的處理器系統(tǒng)總線直接交互并且連接于其上。視頻接口 85連接到北橋80，在
一個實施方式中，該視頻接口 85可以包括下列中的一種或多種陰極射線管 顯示器；數(shù)字視頻輸出；低電壓數(shù)字信號接口；以及加速圖形端口接口。易失 性存儲器50連接到北橋80，在典型的實施方式中，該易失性存儲器50包括同 步動態(tài)隨機存取存儲器。
南橋90連接到北橋80，并且還連接到IDE設備94、 USB端口96、串行 端口 96以及音頻和UART99。由此，北橋80與CPU 30直接通信，并且南橋 90通過北橋80與CPU 30通信。ACPI可用于控制每一個連接設備的電源使用 情況，并且可用于將計算機10內(nèi)的任何設備(包括CPU30)置于減小功耗模 式。
不幸的是，當干線電源發(fā)生故障時，ACPI便無法減小功耗了，因為用于 計算機10的工作電源沒有了。此外，在干線電源發(fā)生故障時，不再為易失性 存儲器50供電，由此在沒有供電的情況下，存儲于其上的所有信息都丟失了。
上文是結(jié)合呈現(xiàn)為北橋/南橋體系結(jié)構(gòu)的計算機來進行描述的，然而，這并 不意味著以任何方式進行限制。其它體系結(jié)構(gòu)(包括Intel集線器體系結(jié)構(gòu))呈 現(xiàn)出一些相似的問題，比如關于AC干線電源發(fā)生故障時的供電情況以及信息 和處理器狀態(tài)的丟失。
人們需要一種現(xiàn)有技術(shù)未曾提供的能在斷電時防止計算機中信息丟失且 同時不需要UPS或其它大電池備用系統(tǒng)的自動化裝置。

發(fā)明內(nèi)容
相應地，本發(fā)明的主要目的是克服現(xiàn)有技術(shù)的缺點。本發(fā)明通過在失去電 源輸出之前、最好在斷電周期的一開始就感測到AC干線電源的故障從而實現(xiàn) 上述主要目的。中斷得以產(chǎn)生，并且處理器響應于該中斷而調(diào)用一例程，在失 去工作電源之前將系統(tǒng)環(huán)境、存儲器環(huán)境、預選CPU和配置環(huán)境以及視頻存儲 器(任選的)存儲到易失性存儲器上。然后，在AC干線電源發(fā)生故障期間由 備用電源向上述易失性存儲器供電。
在一個實施方式中，待機電源被饋送到計算機電源的輸入。處理器的中斷 例程將邏輯高PS ON弁信號發(fā)送給上述電源，并且該電源響應于該邏輯高信號
關閉了除待機電源以外的所有電源輸出。在典型實施方式中，在失去AC干線
電源的輸出之前，該中斷例程將功率需求減小到可從備用電源中獲取的量值。 在另一個實施方式中，任何短期電能失配均由電容器中的能量存儲來支持，該 電容器最好被安排成存儲高電壓的能量。由此，通過計算機的待機電源為上述 易失性存儲器供電，待機電源的電能是從備用電源處傳遞過來的。
在一個實施方式中，中斷例程使那些接收來自上述電源的電能的器件功率 下降，結(jié)果，功率需求減小了。在典型的實施方式中，使控制集線器或南橋功 率下降，由此將功率需求減小到備用電源能支持的水平。
在另一個實施方式中，備用電源操作多個DC/DC轉(zhuǎn)換器，其輸出與計算 機電源的多個電壓輸出中的每一個進行"或"運算。對于計算機的所有設備而 言，電力維持了足夠長的時間從而使中斷例程能夠完成其存儲操作。在一個實 施方式中，中斷例程使各個設備功率下降，由此將總的功率需求減小到小于或 等于備用電源能提供的量值。在典型的實施方式中，使控制集線器或南橋功率 下降，由此將功率需求減小到備用電源能支持的水平。由此，通過與主計算機 電源相分離的一個單獨的電源為上述易失性存儲器供電，該單獨的電源接收來 自備用電源的電能。
在一個實施方式中，上述中斷調(diào)用一個例程，該例程產(chǎn)生如ACPI 3.0規(guī)范 所描述的S3睡眠狀態(tài)。在另一個實施方式中，產(chǎn)生了上述規(guī)范中的S2睡眠狀 態(tài)。在一個實施方式中，由電池向易失性存儲器提供備用電源。
本發(fā)明提供了一種在斷電期間將計算機置于并維持在待機模式中的系統(tǒng)， 該系統(tǒng)包括用于感測干線電源故障的裝置；用于提供待機功率的裝置，該待
機功率小于完全工作時的可用功率；易失性存儲器，被安排成通過上述用于提 供待機功率的裝置來供電；以及處理器，該處理器可操作地響應于用于感測故
障的裝置以將狀態(tài)信息存儲到易失性存儲器上并且將計算機的功率需求減小 到不大于可從用于提供待機功率的裝置中獲取的量值。
在一個實施方式中，該處理器通過系統(tǒng)管理中斷可操作地響應于感測故障 的裝置。在另一個實施方式中，該處理器通過一中斷可操作地響應于感測故障 的裝置。
在一個實施方式中，該系統(tǒng)還包括一個呈現(xiàn)出第一電源輸出和至少一個第 二電源輸出的電源，該電源響應于來自處理器的信號以便在向第一電源輸出供 電的同時中止向上述至少一個第二電源輸出供電，該電源被安排成在感測到干 線電源發(fā)生故障時便接收來自上述用于提供待機功率的裝置的電能，易失性存 儲器被安排成通過第一電源輸出來供電，由此而通過上述用于提供待機功率的 裝置來供電。較佳地，響應于上述信號的電源可操作地將功率需求減小到可從 上述用于提供待機功率的裝置中獲取的功率值。
在一個實施方式中，該系統(tǒng)還包括與上述用于提供待機功率的裝置相關聯(lián)
的DC/DC轉(zhuǎn)換器，該易失性存儲器被安排成通過上述用于提供待機功率的裝 置來供電，而上述用于提供待機功率的裝置則是通過上述DC/DC轉(zhuǎn)換器而供 電的。在另一個實施方式中，該處理器在感測到干線電源發(fā)生故障的17 ms之 內(nèi)可操作地存儲上述狀態(tài)信息。
在一個實施方式中，易失性存儲器包括磁盤高速緩存。在另一個實施方式 中，該狀態(tài)信息包括視頻存儲器的至少一些內(nèi)容。
在一個實施方式中，該狀態(tài)信息包括網(wǎng)卡和聲卡中的至少一個的配置。在 另一個實施方式中，上述用于提供待機功率的裝置包括帶電設備控制器，它可 操作地通過通信電纜來接收電能。較佳地，該系統(tǒng)還包括用于感測接收到的電 能的裝置，上述處理器可操作地響應于用于感測故障的裝置和用于感測接收到 的電能的裝置。較佳地，帶電設備控制器符合IEEE 802.3af標準。
在一個實施方式中，用于感測故障的裝置包括模數(shù)轉(zhuǎn)換器，上述用于感測 故障的裝置可操作地將模數(shù)轉(zhuǎn)換器的輸出與一參考值進行比較。在另一個實施 方式中，上述用于感測故障的裝置包括數(shù)模轉(zhuǎn)換器，并且可操作地將該轉(zhuǎn)換器 的輸出與響應于干線電源的信號進行比較。
在一個實施方式中，處理器可在內(nèi)核程序模式中工作以存儲狀態(tài)信息。在 另一個實施方式中，處理器可在BIOS例程之下工作以存儲狀態(tài)信息。
在一個實施方式中，該系統(tǒng)還包括用于感測發(fā)生故障的干線電源恢復正常 的裝置，該處理器可操作地響應于上述用于感測恢復的裝置以便從易失性存儲 器中重新得到狀態(tài)信息。在另一個實施方式中，上述用于提供待機功率的裝置 包括下列之一電池，電容器，飛輪能量存儲系統(tǒng)，以及以太網(wǎng)連接供電。在 另一個實施方式中，上述用于提供待機功率的裝置包括微機電系統(tǒng)(MEMS)類
型的飛輪能量存儲系統(tǒng)。
單獨地，本發(fā)明提供了一種在斷電期間將計算機置于并維持在待機模式中 的系統(tǒng)，該系統(tǒng)包括干線電源故障傳感器；待機電源，該待機電源的功率小 于完全工作時的可用功率；易失性存儲器，被安排成在干線電源發(fā)生故障時通 過上述待機電源來供電；以及處理器，該處理器可操作地響應于干線電源故障 傳感器以便將狀態(tài)信息存儲到易失性存儲器上并將該處理器及相關設備的功 率需求減小到不大于上述待機電源的可用功率。
在一個實施方式中，該處理器通過系統(tǒng)管理中斷可操作地響應于干線電源 故障傳感器。在另一個實施方式中，該處理器可以響應于干線電源故障傳感器 而在內(nèi)核程序模式和BIOS例程之一中工作。
在一個實施方式中，上述待機電源包括下列之一電池，電容器，飛輪能 量存儲系統(tǒng)，以及以太網(wǎng)連接供電。在另一個實施方式中，上述用于提供待機 功率的裝置包括微機電系統(tǒng)(MEMS)類型的飛輪能量存儲系統(tǒng)。
在一個實施方式中，該系統(tǒng)還包括干線電源恢復傳感器，所述處理器進一 步可操作地響應于所述干線電源恢復傳感器以便從所述易失性存儲器中恢復 出所述狀態(tài)信息。在另一個實施方式中，該處理器在不需要重啟計算機的情況 下可操作地恢復所述狀態(tài)信息。
單獨地，本發(fā)明提供了一種在干線電源發(fā)生故障時對計算機進行備份的方 法，所述方法包括提供待機電源；提供易失性存儲器；感測干線電源的故障； 響應于上述感測而中斷處理器；將與上述處理器相關聯(lián)的狀態(tài)信息存儲到所提 供的易失性存儲器上；以及從所提供的待機電源向上述易失性存儲器供電，由 此在感測到干線電源發(fā)生故障期間保留所存儲的狀態(tài)信息。
在一個實施方式中，上述中斷過程是通過系統(tǒng)管理中斷進行的。在另一個 實施方式中，該方法還包括提供一種呈現(xiàn)出第一電源輸出和至少一個第二電 源輸出的電源；在干線電源發(fā)生故障時，從上述待機電源對所提供的電源供電； 以及在向上述第一電源輸出供電的同時中止向上述至少一個第二電源輸出供 電，其中從上述待機電源對上述易失性存儲器供電是至少部分通過上述電源進 行的。較佳地，上述中止供電的步驟將計算機的功率需求減低到小于上述待機 電源的可用功率值。
在一個實施方式中，上述方法還包括提供與所提供的待機電源相關聯(lián)的電 壓轉(zhuǎn)換器，其中從所提供的待機電源對易失性存儲器供電是至少部分通過所提
供的電壓轉(zhuǎn)換器進行的。在另一個實施方式中，上述存儲狀態(tài)信息的步驟是在 感測到干線電源發(fā)生故障的17ms之內(nèi)實現(xiàn)的。
在一個實施方式中，易失性存儲器包括磁盤高速緩存。在另一個實施方式 中，上述狀態(tài)信息包括視頻存儲器中的至少一些內(nèi)容。在另一個存儲器中，上 述狀態(tài)信息包括網(wǎng)卡和聲卡中的至少一種的配置。
在一個實施方式中，所提供的待機電源與以太網(wǎng)供電相關聯(lián)。在另一個實
施方式中，上述存儲步驟是由可在內(nèi)核程序模式和BIOS例程之一中工作的處
理器來完成的。在另一個實施方式中，上述方法還包括感測發(fā)生故障的干線 電源恢復正常；以及從易失性存儲器中重新得到上述狀態(tài)信息。
在一個實施方式中，所提供的待機電源包括下列之一電池，電容器，飛 輪能量存儲系統(tǒng)，以及以太網(wǎng)連接供電。在另一個實施方式中，所提供的待機 電源包括微機電系統(tǒng)(MEMS)類型的飛輪能量存儲系統(tǒng)。
根據(jù)下面的附圖和描述，本發(fā)明的其它特征和優(yōu)點都將變得清楚。


為了更好地理解本發(fā)明并顯示出如何將本發(fā)明付諸實踐，現(xiàn)在將參照僅作 為示例而給出的附圖，其中相同的標號指定相應的元件或部分貫穿全部。
現(xiàn)在詳細參照附圖，所示的各種細節(jié)僅作為示例并且其目的僅在于說明本 發(fā)明的較佳實施方式，本文所提供的內(nèi)容是被認為關于本發(fā)明原理和概念等方 面最有用且最容易理解的描述。在這一方面，除對本發(fā)明作基本理解所必需的 內(nèi)容以外，并不試圖更詳細地顯示出本發(fā)明的結(jié)構(gòu)細節(jié)，結(jié)合附圖所給出的描 述使本領域的技術(shù)人員清楚地看到在實際中可以用按若干種形式來實施本發(fā)
明。在附圖中
圖la是示出了根據(jù)現(xiàn)有技術(shù)支持高級配置電源接口的計算機的電源連接 的高級示意圖lb是示出了根據(jù)現(xiàn)有技術(shù)支持高級配置電源接口的計算機的芯片組系
統(tǒng)框圖的高級示意圖2a是根據(jù)本發(fā)明的原理用于實現(xiàn)從交換機到多個節(jié)點的以太網(wǎng)供電的 網(wǎng)絡的高級框圖2b是根據(jù)本發(fā)明的原理用于實現(xiàn)從中跨模塊到多個節(jié)點的以太網(wǎng)供電 的網(wǎng)絡的高級框圖3a是根據(jù)本發(fā)明的原理通過以太網(wǎng)供電來提供備用電源的體系結(jié)構(gòu)的 第一實施方式的高級框圖3b是根據(jù)本發(fā)明的原理通過以太網(wǎng)供電來提供備用電源的體系結(jié)構(gòu)的 第二實施方式的高級框圖3c是根據(jù)本發(fā)明的原理通過以太網(wǎng)供電來提供備用電源的體系結(jié)構(gòu)的 第三實施方式的高級框圖3d是根據(jù)本發(fā)明的原理通過以太網(wǎng)供電來提供備用電源的體系結(jié)構(gòu)的 第四實施方式的高級框圖3e是根據(jù)本發(fā)明的原理通過電池向易失性存儲器提供備用電源的體系 結(jié)構(gòu)的實施方式的高級框圖4a是示出了根據(jù)本發(fā)明的原理在圖3a的體系結(jié)構(gòu)中的特定信號之間的 關系的定時圖4b是示出了根據(jù)本發(fā)明的原理在圖3b的體系結(jié)構(gòu)中特定信號和總功率 需求之間的關系的定時圖4c是示出了根據(jù)本發(fā)明的原理在圖3c的體系結(jié)構(gòu)中特定信號和總功率 需求之間的關系的定時圖4d是示出了根據(jù)本發(fā)明的原理在圖3d的體系結(jié)構(gòu)中特定信號和總功率 需求之間的關系的定時圖4e是示出了根據(jù)本發(fā)明的原理在圖3e的體系結(jié)構(gòu)中的特定信號之間的 關系的定時圖5示出了根據(jù)本發(fā)明的原理圖3a的CPU和芯片組響應于電源故障中斷 的操作的實施方式的高級流程圖6a示出了根據(jù)本發(fā)明的原理圖3a的體系結(jié)構(gòu)的操作的實施方式的高級 流程圖6b示出了根據(jù)本發(fā)明的原理圖3b的體系結(jié)構(gòu)的操作的實施方式的高級
流程圖6c示出了根據(jù)本發(fā)明的原理圖3c的體系結(jié)構(gòu)的操作的實施方式的高級 流程圖6d示出了根據(jù)本發(fā)明的原理圖3d的體系結(jié)構(gòu)的操作的實施方式的高級 流程圖6e示出了根據(jù)本發(fā)明的原理圖3e的體系結(jié)構(gòu)的操作的實施方式的高級 流程圖7a示出了根據(jù)本發(fā)明的原理AC驗證電路的第一實施方式的高級功能框圖7b示出了根據(jù)本發(fā)明的原理AC驗證電路的第二實施方式的高級功能框圖7c示出了根據(jù)本發(fā)明的原理AC驗證電路該操作的高級流程圖8是根據(jù)本發(fā)明的原理利用系統(tǒng)管理中斷的BIOS例程的實施方式的該操作的高級流程圖；以及
圖9是根據(jù)本發(fā)明的原理圖3a-3d中任一體系結(jié)構(gòu)的操作的實施方式的操
作的高級流程圖，用于在高功率以太網(wǎng)供電或帶有IEEE802.3af的功率限制的
以太網(wǎng)供電這兩種模式之一中工作。
具體實施例方式
本文的各實施方式能夠在斷電時通過給易失性存儲器供電、最好通過使用 以太網(wǎng)供電對計算機進行備份。特別是，干線電源故障被感測到且向處理器產(chǎn) 生一中斷，中斷例程將環(huán)境信息和數(shù)據(jù)保存到易失性存儲器的各個位置，該易 失性存儲器在干線電源發(fā)生故障時接收備用電源。在典型的實施方式中，上述 中斷例程啟動由操作系統(tǒng)管理的睡眠狀態(tài)。
在詳細解釋本發(fā)明的至少一個實施方式之前，要理解，本發(fā)明并不限于下 文所描述或附圖所示出的各種組件的結(jié)構(gòu)和排列等細節(jié)。本發(fā)明可以應用于其 它實施方式或者可以按各種方式來實踐或?qū)崿F(xiàn)。此外，應該理解，本文所用的 短語和術(shù)語僅用于描述，不應該被視為具有限制性。
圖2a是根據(jù)本發(fā)明的原理用于實現(xiàn)從交換機到多個節(jié)點的以太網(wǎng)供電的
網(wǎng)絡100的高級框圖。網(wǎng)絡100包括交換機120、 UPS 125、 AC干線連接70、 IP電話130、臺式計算機140和膝上型計算機145。 AC干線連接70連接到UPS 125，并且UPS 125用于向交換機120供電。IP電話130、臺式計算機140和膝 上型計算機145都按星形配置連接到交換機120。圖中交換機120支持6個端 口，然而，這并不意味著以任何方式進行限定，在不超越本發(fā)明的范圍的情況 下可以支持更多的端口或較少的端口。交換機120最好根據(jù)IEEE 802.3af來提 供數(shù)據(jù)交換和以太網(wǎng)供電。PoE的電源也被稱為電源裝備(PSE)。在AC干 線電源發(fā)生故障時，由UPS 125為PoE應用供電。另外，在AC干線電源發(fā)生 故障期間，UPS 125為交換機120供電。在本文中，通過PoE供電也被稱為PoE 連接或PoE通道。
圖2b是根據(jù)本發(fā)明的原理用于實現(xiàn)從中跨模塊到多個節(jié)點的以太網(wǎng)供電 的網(wǎng)絡150的高級框圖。網(wǎng)絡150包括交換機160、中跨PSE 170、 IP電話130、 臺式計算機140、膝上型計算機145、 UPS 125以及AC干線連接70。 AC干線 連接70連接到UPS 125，并且UPS 125用于向交換機160和中跨PSE 170供電。 IP電話130、臺式計算機140和膝上型計算機145以星形配置連接到中跨PSE 170。交換機160的每一個端口連接到中跨電源裝備170的相應端口。
圖中交換機160和中跨pse no分別支持6個端口，然而，這并不意味著
以任何方式進行限定，在不超越本發(fā)明的范圍的情況下可以支持更多的端口或 較少的端口。交換機160和中跨PSE 170不要求支持相同數(shù)量的端口。交換機 160為所有相連的節(jié)點提供數(shù)據(jù)交換，并且中跨PSE 170最好根據(jù)IEEE 802.3af 為所有相連的節(jié)點提供PoE。當AC干線電源發(fā)生故障時，由UPS125向中跨 PSE 170提供PoE應用的電能，還提供從中跨PSE 170到每一個PoE帶電節(jié)點 的PoE應用的電能。較佳地，在AC干線電源發(fā)生故障期間，UPS 125還為交 換機160供電。
圖3a是根據(jù)本發(fā)明的原理通過以太網(wǎng)供電來提供備用電源的計算機體系 結(jié)構(gòu)的第一實施方式即體系結(jié)構(gòu)200的高級框圖。體系結(jié)構(gòu)200包括PoE分 路器和LAN卡210;任選的維持電源簽名(MPS)功能220;升壓轉(zhuǎn)換器230;存 儲電容器235; PoE驗證240;電源選擇器250; AC干線連接70;電源20，它 由EMI濾波器260、 二極管電橋270、存儲電容器275和電源單元280構(gòu)成，
電源單元280由受控電源282和待機電源284構(gòu)成；CPU和芯片組290，它包 括電源管理接口 295;硬盤驅(qū)動器300，它包括高速緩沖存儲器305;易失性存 儲器310; AC驗證電路320;反相器330;"與"門340;"與"門350; SR 觸發(fā)器360;以及中斷控制器370。
PoE分路器和LAN卡210通過數(shù)據(jù)通信電纜連接到用于數(shù)據(jù)通信的以太 網(wǎng)交換機(比如圖2a的交換機120)從而提供PoE，或者連接到圖2b中用于 提供數(shù)據(jù)通信的交換機160和用于提供PoE的中跨PSE 170。PoE分路器和LAN 卡210在本文中被描述成單個卡，然而，這并不意味著以任何方式進行限定。 在不超越本發(fā)明的范圍的情況下，上文參照IEEE 802.3af標準而描述的PoE分 路功能可以從LAN卡功能中分離出來。此外，在不超越本發(fā)明的范圍的情況 下，不需要提供LAN卡功能并且可以通過非有效用于傳輸數(shù)據(jù)的雙絞線來傳 遞PoE。
如本領域技術(shù)人員所公知的那樣，PoE分路器和LAN卡210的一條連接 被連接到數(shù)據(jù)連接，在典型實施方式中該連接包括被稱為PHY的物理層連接。 PoE分路器和LAN卡210的電源輸出被連接到升壓轉(zhuǎn)換器230。任選的MPS 功能220以并聯(lián)方式連接到升壓轉(zhuǎn)換器230，并且在典型的實施方式中被集成 到升壓轉(zhuǎn)換器230之內(nèi)。升壓轉(zhuǎn)換器230的輸出連接到電源選擇器250，并且 并聯(lián)地連接到PoE驗證240和存儲電容器235。電源選擇器250的輸出跨過存 儲電容器275連接到電源單元280的輸入。PoE驗證240的輸出(標記為"PoE 良好")被連接到"與"門340的第一輸入和"與"門350的第一輸入。
AC干線連接70被連接到電源20的輸入處的EMI濾波器260，并且并聯(lián) 地連接到AC驗證電路320。 EMI濾波器260的輸出被連接到二極管電橋270 的輸入，并且二極管電橋270的整流輸出跨越存儲電容器275而連接到電源單 元280的輸入。AC驗證電路320的輸出通過反相器330連接到"與"門340 的第二輸入，還連接到SR觸發(fā)器360的復位輸入。電源單元280的輸出(標 記為"DC良好")連接到"與"門340的第三輸入，還連接到"與"門350 的第二輸入，且還連接到CPU和芯片組290的輸入。"與"門340的輸出連接 到SR觸發(fā)器360置位輸入端。SR觸發(fā)器360的輸出(標記為"電源選擇器控 制")被饋送到中斷控制器370的輸入，并且還被饋送到電源選擇器250的控
制輸入。中斷控制器370的輸出被饋送到CPU和芯片組290的輸入，"與"門 350的輸出被饋送到CPU和芯片組2卯的輸入。CPU和芯片組290的輸出(標 記為"PS一ONF)被連接到電源單元280的遠程供電控制輸入。電源單元280 的電源輸出(標記為3.3 V、 12 V、 5 V和5VSTBY)被顯示出連接到CPU和 芯片組290，然而，這并不意味著以任何方式進行限定。這些電源輸出按要求 連接到體系結(jié)構(gòu)200中需要電能的各元件。特別是，不管PS一ON弁的狀態(tài)如何， 硬盤驅(qū)動器300被連接成接收電源單元280的5 V和12 V輸出，并且易失性存 儲器310連接成接收來自電源單元280的電能。應該理解，在通過PS—ON好信 號關閉受控電源282的情況下，連接到5VSTBY線路的各設備被安排成接收來 自電源單元280的電能，該電能要么來自控制器電源282要么來自待機電源 284。
本文所描述的CPU和芯片組290包括單獨的電源管理接口 295，然而，這 并不意味著以任何方式進行限定，并且僅是為了清楚地進行功能描述。在典型 的實施方式中，電源管理接口 295包括運行于CPU和芯片組2卯上的操作系統(tǒng) 的電源管理軟件功能。在另一個典型的實施方式中，該軟件功能包括ACPI。 在典型的實施方式中，CPU和芯片組290包括超級I/O芯片，可操作產(chǎn)生 PS—ON存信號。
在工作過程中，PoE分路器和LAN卡210提供用于體系結(jié)構(gòu)200的數(shù)據(jù) 接口，并且從數(shù)據(jù)通信電纜中分出電能。PoE分路器和LAN卡210最好根據(jù) IEEE 802.3af進一步提供恰當?shù)暮灻杩?、任選的分類和隔離開關功能。任選 的MPS功能220確保通過PoE連接獲取足夠的電能從而確保不斷電。在典型 的實施方式中，根據(jù)IEEE 802.3af標準，在PSE監(jiān)視DC MPS分量時，任選的 MPS功能220在不超過250 ms的失落周期后的75 ms最小持續(xù)時間內(nèi)減小至 少10mA，由此確保了有效的DCMPS成分。在另一個實施方式中，上述PSE 僅監(jiān)視AC MPS分量，并且任選的MPS功能220不是必需的。升壓轉(zhuǎn)換器230 將接收到的額定48伏PoE電能轉(zhuǎn)換成適合電源單元280的輸入的電壓。存儲 電容器235存儲足夠大的能量以支持PoE所提供的電能與體系結(jié)構(gòu)200所需要 的電能之間的任何瞬間非平衡，這會在下文中進一步解釋。僅當升壓轉(zhuǎn)換器230 的輸出是可用的且穩(wěn)定的時，PoE驗證240才輸出邏輯高PoE "良好"信號。電源選擇器250可操作地以可切換的方式將升壓轉(zhuǎn)換器230的輸出連接到電源 單元280的輸入。
在替換實施方式(未示出)中，PoE分路器和LAN卡210提供與PSE進 行額外通信的功能，該PSE為PoE供電。在典型的實施方式中，發(fā)送用于表示 PoE連接用于待機使用的信息，由此不再需要任選的MPS功能220。響應于接 收到的已發(fā)送的用于表示PoE用于待機備用的信息，圖2a的交換機120和圖 2b的中跨PSE 170分別啟用PoE備用電源，而不管有效的DC MPS分量是多 少。在另一個實施方式中，響應于接收到的信息，專用地監(jiān)視ACMPS分量。 在2004年10月12日提交的題為"Powered Device Interface Circuit"的待批美 國專利申請10/961,108中進一步描述了這種通信能力，其全部內(nèi)容引用在此作 為參考。
從AC干線連接70中接收到的AC電能通過EMI濾波器260被濾波，通 過二極管電橋270被整流，通過存儲電容器275使其平滑，并且被饋入電源單 元280。在電能已穩(wěn)定之后，電源單元280從受控電源282和待機電源284中 輸出多種電壓以及輸出響應于受控電源282的DC "良好"信號。AC電能由 AC驗證電路320監(jiān)視，該AC驗證電路320用于標識電能的丟失。在典型的 實施方式中，AC驗證電路320監(jiān)視AC電壓波形，并且在AC電能良好時輸出 邏輯高信號，而在沒有AC波形或AC波形的形狀用于表示電能丟失時輸出邏 輯低信號。在典型的實施方式中，這是通過對輸入AC電壓波形采樣并將采樣 后的波形與預先載入的標準波形進行比較，由此感測出與預期波形的任何變 化，從而實現(xiàn)的。在一個實施方式中，AC驗證電路320在預定的時間量之內(nèi) 輸出邏輯高信號，最好是在4毫秒之內(nèi)或者在與標準波形相比變化超過20%的 輸入AC電壓波形的1/4周期時間之內(nèi)。在將AC驗證電路320的輸出饋入"與" 門340的第二輸入之前，反相器330使AC驗證電路320的輸出反相。"與" 門340僅在DC "良好"信號處于邏輯高時才輸出邏輯高信號，AC驗證電路 320指示AC電能的衰減，并且如PoE "良好"信號所指出的那樣升壓轉(zhuǎn)換器 230的輸出是可用的且穩(wěn)定的。注意到，DC "良好"信號呈現(xiàn)出邏輯高的原因 有下列兩種即使在AC驗證電路320已經(jīng)識別出AC干線電源發(fā)生故障之后， 受控電源282的固有滯留時間也會維持AC "良好"信號；電能是通過電源選
擇器250從升壓轉(zhuǎn)換器230饋入電源單元280的。
"與"門340的邏輯高輸出置位SR觸發(fā)器360，并且SR觸發(fā)器360的Q 輸出被饋入中斷控制器370。中斷控制器370的輸出作為一中斷被饋入CPU和 芯片組290。在典型的實施方式中，該中斷是系統(tǒng)管理中斷(SMI)。 SR觸發(fā)器 360的Q輸出作為電源選擇器控制信號進一步被連接到電源選擇器250的控制 輸入。響應于該電源選擇器控制信號，升壓轉(zhuǎn)換器230的輸出被饋入電源單元 280的輸入。在一個實施方式中，電源選擇器250包括"或"電路，升壓轉(zhuǎn)換 器230的電壓被預先選定為低于存在AC電能時二極管電橋270兩端的電壓， 由此電源選擇器250不需要電源選擇器信號作為輸入。當二極管電橋270兩端 的電壓下降時，從升壓轉(zhuǎn)換器230的較低電壓輸出中自動地饋送電能。在典型 的實施方式中，升壓轉(zhuǎn)換器230包括大輸出存儲電容器235，因為電源單元280 的初始功率需求大于通過PoE通道(該通道包括PoE分路器和LAN卡210) 而接收到的功率量值。這導致暫時的功率失衡，存儲電容器235支持這種功率 失衡直到該失衡得到解決，這將在下文中給出解釋。
CPU和芯片組290響應于中斷控制器370所產(chǎn)生的中斷而調(diào)用一例程，該 例程將環(huán)境信息保存到易失性存儲器310上并且操作電源管理接口 295以產(chǎn)生 關于PS—ON存的邏輯高信號，由此關閉受控電源282的輸出。待機電源284仍 然向5VSTBY輸出供電。電源單元280響應于關于PS一ON存的邏輯高信號的功 率需求是小于可通過PoE通道獲取的功率。由此，升壓轉(zhuǎn)換器230的電容器235 支持上述暫時的功率失衡，直到PS—ON^言號的操作校正了該失衡。
僅當DC "良好"信號呈現(xiàn)出邏輯高時，"與"門350才輸出邏輯高信號， 并且如邏輯高PoE "良好"信號所指出的那樣升壓轉(zhuǎn)換器230的輸出是可用的 和穩(wěn)定的。這種輸入可以被電源管理接口 295利用，從而能夠使用戶響應于感 測到基于備用電源的可用PoE來設置合適的軟件設置。
在AC干線電源被恢復時，AC驗證電路320感測到可用AC電能并且輸出 用于復位SR觸發(fā)器360的邏輯高信號，這清除了到中斷控制器370的輸入， 并且響應于被清除的輸入該中斷控制器370清除到CPU和芯片組290的中斷， 而這一點由電源管理接口 295來感測。響應于被清除的中斷和恰當?shù)难舆t的電 源管理接口 295將PS ON弁設置成邏輯低。受控電源282響應于關于PS—ON# 的邏輯低和容限內(nèi)的AC干線輸入電壓而輸出用于操作CPU和芯片組2卯及其 它設備的DC電壓。在替換的實施方式中，CPU和芯片組290響應于用戶按下 電源按鈕從而將PS—ON存設為邏輯低。響應于PS—ON弁受控電源282按要求啟 用所有的電壓輸出，并且進一步將DC "良好"信號設為邏輯高。CPU和芯片 組290響應于切換到邏輯高的DC "良好"信號和先前被清除的中斷而恢復出 環(huán)境信息并且啟動正常操作從而退出該中斷例程。
較佳地，當恢復時，該計算機開始正常工作而無需重新啟動。通過存儲狀 態(tài)信息便能夠?qū)崿F(xiàn)這種迅速重啟。
在一個實施方式中，可以提供電源備用模塊，它包括PoE分路器和LAN 卡210、升壓轉(zhuǎn)換器230、 PoE驗證240、電源選擇器250和AC驗證電路320。 這種電源備用模塊可以被有利地添加到現(xiàn)存的計算機中，或者被設計成可單獨 使用的用于原始裝備的電源備用模塊。
圖4a是示出了圖3a的體系結(jié)構(gòu)中的某些信號之間的關系的定時圖，其中 x軸反映時間。沒有試圖按比例來繪制該定時圖，由此所畫的各種事件之間的 距離并不傳達任何意義。在時刻T1，通過操作PoE驗證240而接收到PoE并 且檢測到該PoE是穩(wěn)定的，并且PoE "良好"信號呈現(xiàn)出邏輯高。在時刻T2， AC干線電源己被接收到并且處于預定的范圍內(nèi)，AC驗證電路320的輸出呈現(xiàn) 出邏輯高。在時刻T3 (在典型的實施方式中，該時刻可能出現(xiàn)在用戶按動電源 按鈕之后)，DC"良好"信號呈現(xiàn)出邏輯高從而指出來自受控電源282的穩(wěn)定 電能是可用的。響應于SR觸發(fā)器360的復位輸入處的邏輯高信號，電源選擇 器控制信號呈現(xiàn)出邏輯低。在電源管理接口 295的控制下，PS—ON# (它是有 效的低信號)在此周期內(nèi)呈現(xiàn)出邏輯低，由此啟用受控電源282并從AC干線 電源對所有連接設備供電。
在時刻T4， AC驗證電路320的輸出呈現(xiàn)出邏輯低，從而指出AC電能在 預定范圍之外。本領域的技術(shù)人員應該理解，在現(xiàn)有技術(shù)系統(tǒng)中，從失去AC 電能起受控電源282的滯留時間終止之后，DC "良好"信號將呈現(xiàn)出邏輯低。 AC驗證電路320的邏輯低輸出將SR觸發(fā)器360的Q輸出設為邏輯高，SR觸 發(fā)器360的Q輸出被標記為電源選擇器控制信號并且被進一步輸入到中斷控制 器370。如上所述，邏輯高電源選擇器控制信號能夠用通過PoE接收到的電能
對電源單元280供電，并且產(chǎn)生到CPU和芯片組290的中斷。在時刻T5， CPU 和芯片組290己完成了將環(huán)境信息存儲到易失性存儲器310，而易失性存儲器 310在AC干線發(fā)生故障時將接收來自升壓轉(zhuǎn)換器230的備用電能。電源管理 接口 295將PS一ON存設為邏輯高，由此使受控電源單元282的所有輸出功率下 降。在一個實施方式中，電源管理接口 295進一步關閉各種設備，從而在將 PS—ON^設為邏輯高之前將它們設為睡眠或休眠模式。在典型的實施方式中， 關閉散熱(CPU)風扇。將PS一ON存設為邏輯高這一做法將體系結(jié)構(gòu)200的功率需 求減小到小于或等于可通過PoE通道從升壓轉(zhuǎn)換器230中獲得的量值。在T6， 響應于PS一O兩信號被設為邏輯高，DC "良好"信號變?yōu)檫壿嫷?，從而指出?自受控電源282的DC電能不再可用，并且僅有來自待機電源284的電能是可 用的。
要理解，當DC "良好"信號呈現(xiàn)出邏輯高時體系結(jié)構(gòu)200向CPU和芯片 組290設置一中斷，AC驗證信號呈現(xiàn)出邏輯低，并且PoE "良好"信號呈現(xiàn) 出邏輯高。由此，該中斷反映出受控電源單元282給出有效的輸出，備用電源 是可用的，并且AC驗證320已感測到AC千線電源處于預定范圍之外。如時 刻T7所示，當AC驗證320指出AC干線電源處于預定的范圍之內(nèi)時，上述中 斷便結(jié)束了。電源選擇器控制信號變?yōu)檫壿嫷?，從而使到CPU和芯片組290 的中斷結(jié)束了，并且使升壓轉(zhuǎn)換器230的輸出與電源單元280的輸入斷開連接。 較佳地，在升壓轉(zhuǎn)換器230的輸出被斷開連接之前在允許AC電能增大到電源 單元280的輸入的那段延遲之后，實現(xiàn)上述斷開連接。在電源選擇器250被嵌 入"或"電路(比如二極管共用安排)的實施方式中，這是電源單元280的輸 入上出現(xiàn)的有效AC電能的自動結(jié)果。在時刻T8，電源單元280按要求提供經(jīng) 調(diào)節(jié)的DC電壓，并且CPU和芯片組290響應于上述中斷結(jié)束以一種下文將解 釋的方式恢復出環(huán)境信息并繼續(xù)工作。
圖3b是根據(jù)本發(fā)明的原理通過以太網(wǎng)供電來提供備用電源的計算機體系 結(jié)構(gòu)的第二實施方式即體系結(jié)構(gòu)400的高級框圖。體系結(jié)構(gòu)400包括PoE分 路器和LAN卡210;任選的維持電能簽名(MPS)功能220;升壓轉(zhuǎn)換器230;存 儲電容器235; PoE驗證240;電源選擇器250; AC干線連接70;電源20，該 電源20包括EMI濾波器260、 二極管電橋270、存儲電容器275和電源單元280，該電源單元280包括受控電源282和待機電源284; CPU和芯片組290， 它包括電源管理接口 295;硬盤驅(qū)動器300，它包括高速緩存存儲器305;易失 性存儲器310; AC驗證電路320;反相器330;"與"門340;"與"門350;
以及中斷控制器370。
PoE分路器和LAN卡210通過數(shù)據(jù)通信電纜連接到用于數(shù)據(jù)通信的以太 網(wǎng)交換機(比如圖2a的交換機120)從而提供PoE，或者連接到圖2b中用于 提供數(shù)據(jù)通信的交換機160和用于提供PoE的中跨PSE 170。PoE分路器和LAN 卡210在本文中被描述成單個卡，然而，這并不意味著以任何方式進行限定。 在不超越本發(fā)明的范圍的情況下，上文參照IEEE 802.3af標準而描述的PoE分 路功能可以從LAN卡功能中分離出來。此外，在不超越本發(fā)明的范圍的情況 下，不需要提供LAN卡功能并且可以通過非有效用于傳輸數(shù)據(jù)的雙絞線來傳 遞PoE。
如本領域技術(shù)人員所公知的那樣，PoE分路器和LAN卡210的一條連接 被連接到數(shù)據(jù)連接，在典型實施方式中該連接包括被稱為PHY的物理層連接。 PoE分路器和LAN卡210的電源輸出被連接到升壓轉(zhuǎn)換器230并且并聯(lián)地連接 到任選的MPS功能220。在典型的實施方式中，任選的MPS功能220被集成 到升壓轉(zhuǎn)換器230之內(nèi)。升壓轉(zhuǎn)換器230的輸出連接到電源選擇器250，并且 并聯(lián)地連接到PoE驗證240和存儲電容器235。電源選擇器250的輸出連接到 電源單元280的輸入。PoE驗證240的輸出(標記為"PoE良好")被連接到 "與"門340的第一輸入和"與"門350的第一輸入。
AC干線連接70被連接到電源20的輸入處的EMI濾波器260，并且并聯(lián) 地連接到AC驗證電路320。 EMI濾波器260的輸出被連接到二極管電橋270 的輸入，并且二極管電橋270的整流輸出跨越存儲電容器275而連接到電源單 元280的輸入。AC驗證電路320的輸出通過反相器330連接到"與"門340 的第二輸入。電源單元280的輸出(標記為"DC良好")連接到"與"門340 的第三輸入，連接到"與"門350的第二輸入，且還連接到CPU和芯片組290 的輸入。"與"門340的輸出(標記為"電源選擇器控制")被饋送到中斷控 制器370的輸入，并且還被饋送到電源選擇器250的控制輸入。中斷控制器370 的輸出被饋送到CPU和芯片組290的輸入，"與"門350的輸出被饋送到CPU
和芯片組290的單獨的輸入。CPU和芯片組290的輸出(標記為"設備電源控 制")被饋入包括硬盤驅(qū)動器300在內(nèi)的所有連接設備(未示出)的電源控制輸 入。CPU和芯片組290的輸出(標記為"PS—0N#")連接到電源單元280的遠 程供電控制輸入。電源單元280的電源輸出(標記為3.3 V、 12 V、 5 V和 5VSTBY)被顯示出連接到CPU和芯片組290，然而，這并不意味著以任何方 式進行限定。這些電源輸出按要求連接到體系結(jié)構(gòu)400中需要電能的各元件。 特別是，不管PS一ON弁的狀態(tài)如何，硬盤驅(qū)動器300被連接成接收受控電源單 元282的5 V和12 V輸出，并且易失性存儲器310連接成接收來自電源單元 280的電能。應該理解，在通過PS—ON^言號關閉受控電源282的情況下，連 接到5VSTBY線路的各設備被安排成接收來自電源單元280的電能，該電能要 么來自受控電源282要么來自待機電源284。
本文所描述的CPU和芯片組290包括單獨的電源管理接口 295，然而，這 并不意味著以任何方式進行限定，并且僅是為了清楚地進行功能描述。在典型 的實施方式中，電源管理接口 295包括運行于CPU和芯片組290上的操作系統(tǒng) 的電源管理軟件功能。在另一個典型的實施方式中，該軟件功能包括ACPI。 在典型的實施方式中，CPU和芯片組290包括超級I/O芯片，可操作用于產(chǎn)生 PS—ON弁信號。
在工作過程中，PoE分路器和LAN卡210提供用于體系結(jié)構(gòu)400的數(shù)據(jù) 接口，并且從數(shù)據(jù)通信電纜中分出電能。PoE分路器和LAN卡210最好根據(jù) IEEE 802.3af進一步提供恰當?shù)暮灻杩?、任選的分類和隔離開關功能。任選 的MPS功能220確保通過PoE連接獲取足夠的電能從而確保不斷電。在典型 的實施方式中，根據(jù)IEEE 802.3af標準，在PSE監(jiān)視DC MPS分量時，任選的 MPS功能220在不超過250 ms的失落周期后的75 ms最小持續(xù)時間內(nèi)減小至 少10mA,由此確保了有效的DCMPS成分。在另一個實施方式中，上述PSE 僅監(jiān)視AC MPS分量，并且任選的MPS功能220不是必需的。升壓轉(zhuǎn)換器230 將接收到的額定48伏PoE電能轉(zhuǎn)換成適合電源單元280的輸入的電壓。存儲 電容器235存儲足夠大的能量以支持PoE所提供的電能與體系結(jié)構(gòu)400所需要 的電能之間的任何瞬間非平衡，這會在下文中進一步解釋。僅當升壓轉(zhuǎn)換器230 的輸出是可用的且穩(wěn)定的時，PoE驗證240才輸出邏輯高PoE "良好"信號。 電源選擇器250可操作地以可切換的方式將升壓轉(zhuǎn)換器230的輸出連接到電源 單元280的輸入。
在替換實施方式(未示出)中，PoE分路器和LAN卡210提供與PSE進 行額外通信的功能，該PSE為PoE供電。在典型的實施方式中，發(fā)送用于表示 PoE連接用于待機使用的信息，由此不再需要任選的MPS功能220。響應于接 收到的已發(fā)送的用于表示PoE用于待機備用的信息，圖2a的交換機120和圖 2b的中跨PSE 170分別啟用PoE備用電源，而不管有效的DC MPS分量是多 少。在另一個實施方式中，響應于接收到的信息，專用地監(jiān)視ACMPS分量。 在2004年10月12日提交的題為"Powered Device Interface Circuit"的待批美 國專利申請10/961,108中進一步描述了這種通信能力，其全部內(nèi)容引用在此作 為參考。
從AC干線連接70中接收到的AC電能通過EMI濾波器260被濾波，通 過二極管電橋270被整流，通過存儲電容器275使其平滑，并且被饋入電源單 元280。在電能己穩(wěn)定之后，電源單元280從受控電源282和待機電源284中 輸出多種電壓以及響應于受控電源282的DC "良好"信號。僅響應于關于 PS—ON弁的邏輯低輸入(可能是通過用戶按下交換機上的電源(未示出)而產(chǎn) 生的)，受控電源282才輸出電壓。AC電能由AC驗證電路320監(jiān)視，該AC 驗證電路320用于標識電能的衰減。在典型的實施方式中，AC驗證電路320 監(jiān)視AC電壓波形，并且在AC電能"良好"時輸出邏輯高信號，而在沒有AC 波形或AC波形的形狀表示電能已衰減時則輸出邏輯低信號。在典型的實施方 式中，這是通過對輸入AC電壓波形采樣并將采樣后的波形與預先載入的標準 波形進行比較而實現(xiàn)的，由此檢測對于預期波形的任何變化。在一個實施方式 中，AC驗證電路320在預定的時間量之內(nèi)輸出邏輯高信號，最好是在4毫秒 之內(nèi)或者在與標準波形相比變化超過20。/。的輸入AC電壓波形的1/4周期時間 之內(nèi)。在將AC驗證電路320的輸出饋入"與"門340的第二輸入之前，反相 器330使AC驗證電路320的輸出反相。"與"門340僅在存在DC "良好" 信號時才輸出邏輯高信號，AC驗證電路320指示AC電能的衰減，并且如呈 現(xiàn)出邏輯高的PoE "良好"信號所指出的那樣升壓轉(zhuǎn)換器230的輸出是可用的 且穩(wěn)定的。注意到，DC "良好"信號呈現(xiàn)出邏輯高的原因有下列兩種即使在 AC驗證電路320已經(jīng)識別出AC千線電源發(fā)生故障之后，受控電源282的固 有滯留時間內(nèi)也會維持AC"良好"信號；或者由于電能是通過電源選擇器250 從升壓轉(zhuǎn)換器230饋入電源單元280的。
"與"門340的邏輯高輸出被饋入中斷控制器370，中斷控制器370將"與" 門340的輸出的上升沿或邏輯高電平翻譯成中斷事件。中斷控制器370的輸出 作為一中斷被饋入CPU和芯片組290。在典型的實施方式中，該中斷是系統(tǒng)管 理中斷(SMI)。"與"門340的輸出作為電源選擇器控制信號進一步被連接到電 源選擇器250的控制輸入。響應于該電源選擇器控制信號，升壓轉(zhuǎn)換器230的 輸出被饋入電源單元280的輸入。在一個實施方式中，電源選擇器250包括"或" 電路，升壓轉(zhuǎn)換器230的電壓被預先選定為低于存在AC電能時二極管電橋270 兩端的電壓，由此電源選擇器250不需要電源選擇器信號作為輸入。當二極管 電橋270兩端的電壓下降時，從升壓轉(zhuǎn)換器230的較低電壓輸出中自動地饋送 電能。在典型的實施方式中，升壓轉(zhuǎn)換器230包括大輸出存儲電容器235，因 為電源單元280的初始功率需求大于通過PoE通道(該通道包括PoE分路器和 LAN卡210)而接收到的功率量值。這導致暫時的功率失衡，存儲電容器235 支持這種功率失衡直到該失衡得到解決，這將在下文中給出解釋。
CPU和芯片組2卯響應于中斷控制器370所產(chǎn)生的中斷而調(diào)用一例程，該 例程將環(huán)境信息保存到易失性存儲器310上并且接下來通過電源管理接口 295 來運行該設備電源控制信號從而將每一個連接設備置于減小功率模式。較佳 地，該減小功率模式是睡眠模式，其中保存了設備環(huán)境。當CPU和芯片組290 將設備環(huán)境存儲到易失性存儲器310上時，可以將該設備置于關閉狀態(tài)中以節(jié) 省額外的電能。響應于被置于上述減小功率模式中的每一個連接設備，體系結(jié) 構(gòu)400的功率需求小于或等于可通過PoE通道獲取的功率。操作電源管理接口 295以減小所有連接設備的功率需求會用掉一些時間，并且升壓轉(zhuǎn)換器230的 電容器235為暫時的功率失衡提供所需的電能，直到通過成功減小連接設備的 功率需求從而校正了該失衡。應該理解，CPU和芯片組290響應于電源管理接 口 295以移到待機低功率模式。注意到，在上述實施方式中，DC "良好"信號 仍然是正的，因為在出現(xiàn)AC故障時電源單元280接收來自AC干線或來自升 壓轉(zhuǎn)換器230的輸入電能。在典型的實施方式中，不要求受控電源282功率下
降。
僅當DC"良好"信號呈現(xiàn)出邏輯高時，"與"門350才輸出邏輯高信號， 并且如邏輯高PoE "良好"信號所指出的那樣升壓轉(zhuǎn)換器230的輸出是可用的 和穩(wěn)定的。這種輸入可以被電源管理接口 295利用，從而能夠使用戶響應于感 測到基于備用電源的可用PoE來設置合適的軟件設置。
在AC干線電源被恢復時，AC驗證電路320感測到可用AC電能并且輸出 被反相器330反相的邏輯高信號，由此將"與"門340的輸出變?yōu)檫壿嫷停M 而清除了到中斷控制器370的輸入。響應于被清除的輸入，該中斷控制器370 清除了到CPU和芯片組2卯的中斷，而這由電源管理接口 295來感測。電源管 理接口 295響應于被清除的中斷以及恰當?shù)难舆t(該延遲允許受控電源282重 新啟動)而恢復出上述環(huán)境信息并使得能夠正常操作從而退出該中斷例程。在 典型的實施方式中，電源管理接口 295確認在使得能夠正常操作之前PS—0N# 己被設為邏輯低。有利的是，不需要計算機重啟，正常操作便得以繼續(xù)。
在一個實施方式中，可以提供電源備用模塊，它包括PoE分路器和LAN 卡210、升壓轉(zhuǎn)換器230、 PoE驗證240、電源選擇器250和AC驗證電路320。 這種電源備用模塊可以被有利地添加到現(xiàn)存的計算機中，或者被設計成可單獨 使用的用于原始裝備的電源備用模塊。
圖4b是示出了圖3b的體系結(jié)構(gòu)400中某些信號之間的關系的定時圖，其 中x軸反映時間。沒有試圖按比例來繪制該定時圖，由此所畫的各種事件之間 的距離并不傳達任何意義。在時刻Tll，通過PoE驗證240的操作而接收到PoE 并且檢測到該PoE是穩(wěn)定的，并且PoE"良好"信號呈現(xiàn)出邏輯高。在時刻T12， AC干線電源已被接收到并且處于預定的范圍內(nèi)，AC驗證電路320的輸出呈現(xiàn) 出邏輯高。在時刻T13 (在典型的實施方式中，該時刻可能出現(xiàn)在用戶按動電 源按鈕之后)，DC"良好"信號呈現(xiàn)出邏輯高從而指出來自受控電源282的穩(wěn) 定電能是可用的。響應于AC驗證電路320的邏輯高輸出，電源選擇器控制信 號呈現(xiàn)出邏輯低。
在時刻T14， AC驗證電路320的輸出呈現(xiàn)出邏輯低，從而指出AC電能在 預定范圍之外。本領域的技術(shù)人員應該理解，在現(xiàn)有技術(shù)系統(tǒng)中，從失去AC 電能起電源20特別是受控電源282的滯留時間終止之后，DC "良好"信號將
呈現(xiàn)出邏輯低。AC驗證電路320的邏輯低輸出被反相器330反相并且通過"與" 門340作為邏輯高輸入被饋入中斷控制器370。如上所述，邏輯高電源選擇器 控制信號使得能夠用通過PoE接收到的電能對電源單元280供電，并且產(chǎn)生到 CPU和芯片組290的中斷。在時刻T15， CPU和芯片組290已完成了將環(huán)境信 息存儲到易失性存儲器310，而易失性存儲器310將接收來自升壓轉(zhuǎn)換器230 且通過電源管理接口 295的電能，并且相關的設備電源控制信號開始減小總的 功率需求。在時刻T16,總的功率需求己減小到等于或小于可通過升壓轉(zhuǎn)換器 230從PoE通道中獲得的功率。在一個實施方式中，CPU和芯片組2卯將所有 的環(huán)境信息都存儲到易失性存儲器310，在另一個實施方式中，在維持環(huán)境的 同時，所有的設備都被置于其最低功率狀態(tài)。硬盤驅(qū)動器300的高速緩存305 保持在低功率狀態(tài)中，并且接收來自電源單元280的電能。在另一個實施方式 中，電源管理接口 295進一步關閉各種設備，將它們設為睡眠或休眠模式。在 一個典型的實施方式中，在時刻T16已經(jīng)關閉了散熱(CPU)風扇。
要理解，當DC "良好"信號呈現(xiàn)出邏輯高時，體系結(jié)構(gòu)400向CPU和芯 片組2卯設置一中斷，AC驗證信號呈現(xiàn)出邏輯低，并且PoE "良好"信號呈 現(xiàn)出邏輯高。由此，該中斷反映出受控電源單元282給出有效的輸出，備用電 源是可用的，并且AC驗證320已感測到AC干線電源功率處于預定范圍之外。 如時刻T17所示，當AC驗證320指出AC干線電源處于預定的范圍之內(nèi)時， 上述中斷便結(jié)束了。電源選擇器控制信號變?yōu)檫壿嫷停瑥亩沟紺PU和芯片組 290的中斷結(jié)束了，并且使升壓轉(zhuǎn)換器230的輸出與電源單元280的輸入斷開 連接。較佳地，在升壓轉(zhuǎn)換器230的輸出被斷開連接之前，在允許AC電能增 大到電源單元280的輸入的那段延遲之后，實現(xiàn)上述斷開連接。在電源選擇器 250被嵌入"或"電路(比如二極管共用排布)的實施方式中，這是電源單元 280的輸入上出現(xiàn)的有效AC電能的自動結(jié)果。CPU和芯片組290響應于該中 斷結(jié)束，在允許來自AC干線連接70的電能增大的一段合適的延遲之后，以一 種下文將解釋的方式恢復出環(huán)境信息并繼續(xù)工作。有利的是，不需要重啟，CPU 和芯片組290便繼續(xù)工作。
圖3c是根據(jù)本發(fā)明的原理通過以太網(wǎng)供電來提供備用電源的計算機體系 結(jié)構(gòu)的第三實施方式即體系結(jié)構(gòu)450的高級框圖。體系結(jié)構(gòu)450包括PoE分
路器和LAN卡210;任選的維持電源簽名(MPS)功能220;存儲電容器235; PoE驗證240; DC/DC轉(zhuǎn)換器410;"或"電路420; AC干線連接70;電源 20，電源20由EMI濾波器260、 二極管電橋270、存儲電容器275和電源單元 280構(gòu)成，電源單元280由受控電源282和待機電源284構(gòu)成；CPU和芯片組 2卯，它包括電源管理接口 295;硬盤驅(qū)動器300，它包括高速緩沖存儲器305; 易失性存儲器310; AC驗證電路320;反相器330;"與"門340;"與"門 350; SR觸發(fā)器360;以及中斷控制器370。
PoE分路器和LAN卡210通過數(shù)據(jù)通信電纜連接到用于數(shù)據(jù)通信的以太 網(wǎng)交換機(比如圖2a的交換機120)從而提供PoE，或者連接到圖2b中用于 提供數(shù)據(jù)通信的交換機160和用于提供PoE的中跨PSE 170。PoE分路器和LAN 卡210在本文中被描述成單個卡，然而，這并不意味著以任何方式進行限定。 在不超越本發(fā)明的范圍的情況下，上文參照IEEE 802.3af標準而描述的PoE分 路功能可以從LAN卡功能中分離出來。此外，在不超越本發(fā)明的范圍的情況 下，不需要提供LAN卡功能并且可以通過非有效用于傳輸數(shù)據(jù)的雙絞線來傳 遞PoE。
如本領域技術(shù)人員所公知的那樣，PoE分路器和LAN卡210的一條連接 被連接到數(shù)據(jù)連接，在典型實施方式中，該連接包括被稱為PHY的物理層連 接。PoE分路器和LAN卡210的電源輸出被連接到DC/DC轉(zhuǎn)換器410并且并 聯(lián)地連接到任選的MPS功能220、 PoE驗證240和存儲電容器235。在典型實 施方式中，任選的MPS功能220被集成到DC/DC轉(zhuǎn)換器410中。DC/DC轉(zhuǎn)換 器410的輸出通過各個"或"電路420 (本文中描繪成"或"二極管)而連接 到備用的電源單元280的每一個電壓輸出，這在下文中將進一歩描述。PoE驗 證240的輸出(標記為"PoE良好")被連接到"與"門340的第一輸入和"與" 門350的第一輸入。
AC干線連接70被連接到電源20的輸入處的EMI濾波器260，并且并聯(lián) 地連接到AC驗證電路320。 EMI濾波器260的輸出被連接到二極管電橋270 的輸入，并且二極管電橋270的整流輸出跨越存儲電容器275而連接到電源單 元280的輸入。AC驗證電路320的輸出通過反相器330連接到"與"門340 的第二輸入。電源單元280的輸出(標記為"DC良好")連接到"與"門340
的第三輸入、到"與"門350的第二輸入，且還連接到CPU和芯片組290的輸 入。"與"門340的輸出連接到SR觸發(fā)器360的置位輸入，并且SR觸發(fā)器 360的Q輸出(標記為"電源選擇器控制")被連接到中斷控制器370的輸入， 并且并聯(lián)地連接到DC/DC轉(zhuǎn)換器410的控制輸入。中斷控制器370的輸出被 饋送到CPU和芯片組290的輸入，"與"門350的輸出被饋送到CPU和芯片 組2卯的一個單獨的輸入。CPU和芯片組290的輸出(標記為"設備電源控制") 被饋送到包括硬盤驅(qū)動器300在內(nèi)的所有連接設備(未示出)的電源控制輸入。 CPU和芯片組2卯的輸出(標記為"PS ON#")連接到電源單元280的遠程 供電控制輸入。電源單元280的電源輸出(標記為3.3 V、 12 V、5 V禾卩5VSTBY) 被顯示出連接到CPU和芯片組2卯，然而，這并不意味著以任何方式進行限定。 這些電源輸出按要求連接到體系結(jié)構(gòu)450中需要電能的各元件。特別是，不管 在一個實施方式中來自待機電源284的PS—ON^言號的狀態(tài)如何，硬盤驅(qū)動器 300被連接成接收受控電源單元282的5 V和12 V輸出，并且易失性存儲器310 連接成接收來自電源單元280的電能。應該理解，在通過PS一ON^言號關閉受 控電源282的情況下，連接到5VSTBY線路的各設備被安排成接收來自電源單 元280的電能，該電能要么來自控制器電源282要么來自待機電源284。
本文所描述的CPU和芯片組290包括單獨的電源管理接口 295，然而，這 并不意味著以任何方式進行限定，并且僅是為了清楚地進行功能描述。在典型 的實施方式中，電源管理接口 295包括運行于CPU和芯片組290上的操作系統(tǒng) 的電源管理軟件功能。在另一個典型的實施方式中，該軟件功能包括ACPI。 在典型的實施方式中，CPU和芯片組290包括超級I/O芯片，可操作產(chǎn)生 PS—ON弁信號。
在工作過程中，PoE分路器和LAN卡210提供用于體系結(jié)構(gòu)450的數(shù)據(jù) 接口，并且從數(shù)據(jù)通信電纜中分出電能。PoE分路器和LAN卡210最好根據(jù) IEEE 802.3af進一步提供恰當?shù)暮灻杩?、任選的分類和隔離開關功能。任選 的MPS功能220確保通過PoE連接獲取足夠的電能從而確保不斷電。在典型 的實施方式中，根據(jù)IEEE 802.3af標準，在PSE監(jiān)視DC MPS分量時，任選的 MPS功能220在不超過250 ms的失落周期后的75 ms最小持續(xù)時間內(nèi)減小至 少10mA，由此確保了有效的DCMPS成分。在另一個實施方式中，上述PSE
僅監(jiān)視AC MPS分量，并且任選的MPS功能220不是必需的。在實踐中，DC/DC 轉(zhuǎn)換器410可被設計成包括MPS功能220，并因此不需要單獨的MPS功能。 DC/DC轉(zhuǎn)換器410將接收到的額定48伏PoE電能轉(zhuǎn)換成適合于備用電源單元 280的每一個電壓輸出的電壓。存儲電容器235存儲足夠大的能量以支持PoE 所提供的電能與體系結(jié)構(gòu)450所需要的電能之間的任何瞬間非平衡，這將在下 文中進一步解釋。當輸入到DC/DC轉(zhuǎn)換器410的PoE電能是可用的且穩(wěn)定的 時，PoE驗證240才輸出邏輯高PoE "良好"信號。電源選擇器控制信號可用 于打開DCZDC轉(zhuǎn)換器410以便完全輸出。在典型的實施方式中，電源選擇器 控制信號并不用作DC/DC轉(zhuǎn)換器410的輸入，并且DC/DC轉(zhuǎn)換器410響應于 通過"或"電路420而獲得的增大的電能從而增大其電源輸出。
在替換實施方式(未示出)中，PoE分路器和LAN卡210提供與PSE進 行額外通信的功能，該PSE為PoE供電。在典型的實施方式中，發(fā)送用于表示 PoE連接用于待機使用的信息，由此不再需要任選的MPS功能220。響應于接 收到的己發(fā)送的用于表示PoE用于待機備用的信息，圖2a的交換機120和圖 2b的中跨PSE 170分別啟用PoE備用電源，而不管有效的DC MPS分量是多 少。在另一個實施方式中，響應于接收到的信息，專用地監(jiān)視ACMPS分量。 在先前引用過的2004年10月12日提交的題為"Powered Device Interface drcuk"的待批美國專利申請10/961,108中進一步描述了這種通信能力。
從AC干線連接70中接收到的AC電能通過EMI濾波器260被濾波，通 過二極管電橋270被整流，通過存儲電容器275使其平滑，并且被饋入電源單 元280。在電能已穩(wěn)定之后，電源單元280從受控電源282和待機電源284中 輸出多種電壓以及響應于受控電源282的DC "良好"信號。僅響應于關于 PS一ON存的邏輯低輸入(可能是通過用戶按下交換機上的電源(未示出)而產(chǎn) 生的)，受控電源282才輸出電壓。AC電源由AC驗證電路320監(jiān)視，該AC 驗證電路320用于標識電源的衰減。在典型的實施方式中，AC驗證電路320 監(jiān)視AC電壓波形，并且在AC電源良好時輸出邏輯高信號，而在沒有AC波 形或AC波形的形狀表示電源衰減時則輸出邏輯低信號。在典型的實施方式中， 這是通過對輸入AC電壓波形采樣并將采樣后的波形與預先載入的標準波形進 行比較而實現(xiàn)的，由此檢測出相對預期波形的任何變化。在一個實施方式中，
AC驗證電路320在預定的時間量之內(nèi)輸出邏輯高信號，最好是在4毫秒之內(nèi) 或者在與標準波形相比變化超過20%的輸入AC電壓波形的1/4周期時間之內(nèi)。 在將下述反相后的輸出連接到"與"門340的第二輸入之前，反相器330使AC 驗證電路320的輸出反相。"與"門340僅在存在DC "良好"信號時才輸出 邏輯高信號，AC驗證電路320指示AC電能的衰減，并且如呈現(xiàn)出邏輯高的 PoE "良好"信號所指出的那樣，PoE可用于支持DC/DC轉(zhuǎn)換器410的操作。 注意到，DC "良好"信號可能在輸入AC電源發(fā)生故障時呈現(xiàn)出邏輯高，因為 即使在AC驗證電路320己經(jīng)識別出AC干線電源發(fā)生故障之后，電源20特別 是受控電源282的固有滯留時間也會維持AC "良好"信號。
"與"門340的邏輯高輸出置位SR觸發(fā)器360，使得SR觸發(fā)器360的Q 輸出變?yōu)檫壿嫺?。SR觸發(fā)器360的Q輸出被饋入中斷控制器370，中斷控制器 370將上述Q輸出的上升沿或邏輯高電平翻譯成中斷事件。中斷控制器370的 輸出作為一中斷被饋入CPU和芯片組290。在典型的實施方式中，該中斷是系 統(tǒng)管理中斷(SMI)。 SR觸發(fā)器360的Q輸出作為電源選擇器控制信號進一步被 連接到DC/DC轉(zhuǎn)換器410的控制輸入。在一個實施方式中，響應于上述邏輯 高電源選擇器控制信號，DC/DC轉(zhuǎn)換器410被設為提供全部電能。在另一個實 施方式中，DC/DC轉(zhuǎn)換器410被設為比電源單元280的額定輸出稍微高一點的 電壓，由此在電源單元280的輸出下降時通過"或"電路420自動地供電，并 由此DC/DC轉(zhuǎn)換器410不需要上述電源選擇器控制信號作為輸入。在典型的 實施方式中，存儲電容器235具有相對較大的值，以應對體系結(jié)構(gòu)450中各設 備的功率需求與可從PoE通道(該通道包括PoE分路器和LAN卡210)中獲 取的功率之間的任何暫時的功率失衡。
CPU和芯片組290響應于中斷控制器370所產(chǎn)生的中斷而調(diào)用一例程，該 例程將環(huán)境信息保存到易失性存儲器310上并且接下來通過電源管理接口 295 來操作上述設備電源控制信號，以便將每一個連接設備置于減小功率模式。較 佳地，該減小功率模式是睡眠模式，其中保存了設備環(huán)境。當CPU和芯片組 290將設備環(huán)境存儲到易失性存儲器310上時，可以將該設備置于關閉狀態(tài)中 以節(jié)省額外的電能。響應于被置于上述減小功率模式中的每一個連接設備，體 系結(jié)構(gòu)450的功率需求小于或等于可通過PoE通道獲取的功率。操作電源管理
接口 295以減小所有連接設備的功率需求會用掉有限的一些時間，并且電容器
235支持暫時的功率失衡，直到通過成功減小連接設備的功率需求而校正了該 失衡。應該理解，CPU和芯片組290響應于電源管理接口 295以轉(zhuǎn)移到待機低 功率模式。注意到，在上述實施方式中，在AC干線發(fā)生故障之后，電源單元 280停止工作，并且DC "良好"信號變?yōu)檫壿嫷汀?br> 僅當DC "良好"信號呈現(xiàn)出邏輯高時，"與"門350才輸出邏輯高信號， 并且如邏輯高PoE "良好"信號所指出的那樣，DC/DC轉(zhuǎn)換器410的輸出是可 用的和穩(wěn)定的。這種輸入可以被電源管理接口 295利用，從而能夠使用戶響應 于感測到基于可用PoE的備用電源來設置合適的軟件設置。
在AC千線電源被恢復時，AC驗證電路320感測到可用的AC電源，并且 輸出被反相器330反相的邏輯高信號，由此將"與"門340的輸出變?yōu)檫壿嫷停?從而清除了到中斷控制器370的輸入。響應于被清除的輸入，該中斷控制器370 清除了到CPU和芯片組290的中斷，而這一點由電源管理接口 295來感測。響 應于被清除的中斷和恰當?shù)难舆t的電源管理接口 295置位PS—ON^言號以啟用 受控電源282，并且響應于接收到的邏輯高DC "良好"信號從而存儲環(huán)境信息 并啟用正常操作，進而退出上述中斷例程。在另一個實施方式中，需要用戶輸 入(比如按動電源按鈕(未示出))來重啟受控電源282。有利的是，不需要 重啟，CPU和芯片組290便繼續(xù)工作。
圖4c是示出了圖3c的體系結(jié)構(gòu)450中某些信號之間的關系的定時圖，其 中x軸反映時間。沒有試圖按比例來繪制該定時圖，由此所畫的各種事件之間 的距離并不傳達任何意義。在時刻T21，通過操作PoE驗證240而接收到PoE 并且檢測到該PoE是穩(wěn)定的，并且PoE"良好"信號呈現(xiàn)出邏輯高。在時刻T22, AC干線電源已被接收到并且處于預定的范圍內(nèi)，AC驗證電路320的輸出呈現(xiàn) 出邏輯高。在時刻T23 (在典型的實施方式中，該時刻可能出現(xiàn)在用戶按動電 源按鈕之后)，DC"良好"信號變?yōu)檎?，從而指出來自受控電?82的穩(wěn)定 電源是可用的。響應于AC驗證電路320的邏輯高輸出，電源選擇器控制信號 呈現(xiàn)出邏輯低。
在日寸亥'JT24， AC驗證電路320的輸出呈現(xiàn)出邏輯低，從而指出AC電源在 預定范圍之外。本領域的技術(shù)人員應該理解，在現(xiàn)有技術(shù)系統(tǒng)中，在失去AC 電源之后，在電源20特別是受控電源282的滯留時間終止之后，DC"良好" 信號將變?yōu)樨摰摹C驗證電路320的邏輯低輸出被反相器330反相并且通過 "與"門340進行饋入以便置位SR觸發(fā)器360，而SR觸發(fā)器360的Q輸出被 饋入中斷控制器370作為邏輯高輸入，而中斷控制器370接下來向CPU和芯片 組2卯產(chǎn)生一中斷。在時刻T25， CPU和芯片組290已完成了將環(huán)境信息存儲 到易失性存儲器310，而易失性存儲器310將接收來自DC/DC轉(zhuǎn)換器410的電 能，且電源管理接口 295通過相關設備電源控制信號開始減小總的功率需求。 在另一個實施方式中，在時刻T25， CPU和芯片組290特別是功率管理接口 295 已經(jīng)啟動了通過將各個設備置于待機模式從而減小功率需求的過程。在時刻 T26，電源20特別是受控電源282的滯留時間已終止，并且DC "良好"信號 呈現(xiàn)出邏輯低。要注意，此時，已由DC/DC轉(zhuǎn)換器410供電，同時超出可通 過PoE通道獲取的任何暫時的功率需求都正由存儲電容器235提供。
在時刻T27，總的功率需求已減小到等于或小于可通過PoE分路器和LAN 卡210從PoE連接或通道中獲得的功率。在一個實施方式中，CPU和芯片組 290將所有的環(huán)境信息都存儲到易失性存儲器310，在另一個實施方式中，在 維持環(huán)境的同時，所有的設備都被置于其最低功率狀態(tài)。硬盤驅(qū)動器300的高 速緩存305仍然處于低功率狀態(tài)中，并且通過"或"電路420接收來自DC/DC 轉(zhuǎn)換器410的電能。在另一個實施方式中，電源管理接口 295進一步關閉各種 設備，將它們設為睡眠或休眠模式。在典型的實施方式中，在時刻T27，已經(jīng) 關閉了散熱(CPU)風扇。
要理解，當DC "良好"信號呈現(xiàn)出邏輯高時體系結(jié)構(gòu)450向CPU和芯片 組290設置一中斷，AC驗證信號呈現(xiàn)出邏輯低，并且PoE "良好"信號呈現(xiàn) 出邏輯高。由此，該中斷反映出受控電源單元282給出了有效的輸出，備用電 源是可用的，并且AC驗證320已感測到AC干線電源處于預定范圍之外。如 時刻T28所示，當AC驗證320指出AC干線電源處于預定的范圍之內(nèi)時，上 述中斷便結(jié)束了，由此復位SR觸發(fā)器360。電源選擇器控制信號變?yōu)槌尸F(xiàn)出邏 輯低，從而使到CPU和芯片組290的中斷結(jié)束了，并且在一個實施方式中減小 了 DC/DC轉(zhuǎn)換器410的輸出。較佳地，在減小DC/DC轉(zhuǎn)換器410的輸出之前， 在允許AC電源增大到電源單元280的輸入的那段延遲之后，實現(xiàn)上述減小。
在另一個實施方式中，響應于來自電源單元280額定輸出的重新出現(xiàn)，通過"或" 電路420連接到電源單元280的各個輸出的DC/DC轉(zhuǎn)換器410的輸出減小了 其各個輸出。CPU和芯片組290響應于該中斷結(jié)束，在允許來自AC干線連接 70的電能增大的一段合適的延遲之后，以一種下文將解釋的方式恢復出環(huán)境信 息并繼續(xù)工作。
圖3d是根據(jù)本發(fā)明的原理通過以太網(wǎng)供電來提供備用電源的計算機體系 結(jié)構(gòu)的第四實施方式即體系結(jié)構(gòu)500的高級框圖。體系結(jié)構(gòu)500包括PoE分 路器和LAN卡210;任選的維持電源簽名(MPS)功能220;存儲電容器235; PoE驗證240; DC/DC轉(zhuǎn)換器410;"或"電路420; AC干線連接70;電源 20，電源20由EMI濾波器260、 二極管電橋270、存儲電容器275和電源單元 280構(gòu)成，電源單元280由受控電源282和待機電源284構(gòu)成；CPU和芯片組 290，它包括電源管理接口 295;硬盤驅(qū)動器300，它包括高速緩沖存儲器305; 易失性存儲器310;反相器330;"與"門350;中斷控制器370;以及電源按 鈕510。
PoE分路器和LAN卡210通過數(shù)據(jù)通信電纜連接到用于數(shù)據(jù)通信的以太 網(wǎng)交換機(比如圖2a的交換機120)從而提供PoE，或者連接到圖2b中用于 提供數(shù)據(jù)通信的交換機160和用于提供PoE的中跨PSE 170。PoE分路器和LAN 卡210在本文中被描述成單個卡，然而，這并不意味著以任何方式進行限定。 在不超越本發(fā)明的范圍的情況下，上文參照IEEE 802.3af標準而描述的PoE分 路功能可以從LAN卡功能中分離出來。此外，在不超越本發(fā)明的范圍的情況 下，不要求提供LAN卡功能并且可以通過非有效用于傳輸數(shù)據(jù)的雙絞線來傳 遞PoE。
如本領域技術(shù)人員所公知的那樣，PoE分路器和LAN卡210的一條連接 被連接到數(shù)據(jù)連接，在典型實施方式中，該連接包括被稱為PHY的物理層連 接。PoE分路器和LAN卡210的電源輸出被連接到DC/DC轉(zhuǎn)換器410并且并 聯(lián)地連接到任選的MPS功能220、 PoE驗證240和存儲電容器235。在典型實 施方式中，任選的MPS功能220被集成到DC/DC轉(zhuǎn)換器410中。DC/DC轉(zhuǎn)換 器410的輸出通過各個"或"電路420 (本文中描繪成"或"二極管)而連接 到備用的電源單元280的每一個電壓輸出，這在下文中將進行描述。PoE驗證
240的輸出(標記為"PoE良好")被連接到"與"門350的第一輸入。
AC干線連接70被連接到電源20的輸入處的EMI濾波器260。 EMI濾波 器260的輸出被連接到二極管電橋270的輸入，并且二極管電橋270的整流輸 出跨越存儲電容器275而連接到電源單元280的輸入。電源單元280的受控電 源單元282的輸出(標記為"DC良好")連接到"與"門350的第二輸入， 且還連接到CPU和芯片組2卯的輸入。CPU和芯片組290的輸出(標記為 "PS—0N#")連接到電源單元280的遠程供電控制輸入。"與"門350的輸 出連接到CPU和芯片組290的輸入并且通過反相器330連接到中斷控制器370 的輸入和DC/DC轉(zhuǎn)換器410的控制輸入。中斷控制器370的輸出被饋送到CPU 和芯片組290的一個單獨的輸入。CPU和芯片組2卯的輸出(標記為"設備電 源控制")被饋送到包括硬盤驅(qū)動器300在內(nèi)的所有連接設備(未示出)的電源 控制輸入。電源單元280的電源輸出(標記為3.3V、 12 V、 5V和5VSTBY) 被顯示出連接到CPU和芯片組2卯，然而，這并不意味著以任何方式進行限定。 這些電源輸出按要求連接到體系結(jié)構(gòu)500中需要電能的各元件。特別是，不管 在一個實施方式中來自待機電源284的PS一ON^言號的狀態(tài)如何，硬盤驅(qū)動器 300被連接成接收受控電源單元282的5 V和12 V輸出，并且易失性存儲器310 連接成接收來自電源單元280的電能。應該理解，在通過PS一ON^言號關閉受 控電源282的情況下，連接到5VSTBY線路的各設備被安排成接收來自電源單 元280的電能，該電能要么來自控制器電源282要么來自待機電源284。
本文所描述的CPU和芯片組290包括單獨的電源管理接口 295，然而，這 并不意味著以任何方式進行限定，并且僅是為了清楚地進行功能描述。在典型 的實施方式中，電源管理接口 295包括運行于CPU和芯片組2卯上的操作系統(tǒng) 的電源管理軟件功能。在另一個典型的實施方式中，該軟件功能包括ACPI。 在典型的實施方式中，CPU和芯片組290包括超級I/O芯片，可操作產(chǎn)生 PS—ON弁信號。
在工作過程中，PoE分路器和LAN卡210提供用于體系結(jié)構(gòu)500的數(shù)據(jù) 接口，并且從數(shù)據(jù)通信電纜中分出電能。PoE分路器和LAN卡210最好根據(jù) IEEE 802.3af進一步提供恰當?shù)暮灻杩埂⑷芜x的分類和隔離開關功能。任選 的MPS功能220確保通過PoE連接獲取足夠的電能從而確保不斷電。在典型的實施方式中，根據(jù)IEEE 802.3af標準，在PSE監(jiān)視DC MPS分量時，任選的 MPS功能220在不超過250 ms的失落周期后的75 ms最小持續(xù)時間內(nèi)減小至 少10mA，由此確保了有效的DCMPS成分。在另一個實施方式中，上述PSE 僅監(jiān)視AC MPS分量，并且任選的MPS功能220不是必需的。在一個實施方 式中，DC/DC轉(zhuǎn)換器410可以被設計成包括MPS功能220，由此不再要求單 獨的MPS功能。DC/DC轉(zhuǎn)換器410將接收到的額定48伏PoE電能轉(zhuǎn)換成適合 于備用電源單元280的每一個電壓輸出的電壓。存儲電容器235存儲足夠大的 能量以支持PoE所提供的電能與體系結(jié)構(gòu)500所需要的電能之間的任何瞬間非 平衡，這會在下文中進一步解釋。當輸入到DC/DC轉(zhuǎn)換器410的PoE電能是 可用的且穩(wěn)定的時，PoE驗證240才輸出邏輯高PoE "良好"信號。電源選擇 器控制信號可用作DC/DC轉(zhuǎn)換器410的輸入，并且DC/DC轉(zhuǎn)換器410響應于 通過"或"電路420而獲得的增大的電能從而增大其電源輸出。
在替換實施方式(未示出)中，PoE分路器和LAN卡210提供與PSE進 行額外通信的功能，該PSE為PoE供電。在典型的實施方式中，發(fā)送用于表示 PoE連接用于待機使用的信息，由此不再需要任選的MPS功能220。響應于接 收到的已發(fā)送的用于表示PoE用于待機備用的信息，圖2a的交換機120和圖 2b的中跨PSE 170分別啟用PoE備用電源，而不管有效的DC MPS分量是多 少。在另一個實施方式中，響應于接收到的信息，專用地監(jiān)視ACMPS分量。 在先前被引用的于2004年10月12日提交的題為"Powered Device Interface Circuit"的待批美國專利申請10/961,108中進一步描述了這種通信能力。
從AC干線連接70中接收到的AC電能通過EMI濾波器260被濾波，通 過二極管電橋270被整流，通過存儲電容器275使其平滑，并且被饋入電源單 元280。在電能已穩(wěn)定之后，電源單元280從受控電源282和待機電源284中 輸出多種電壓以及響應于受控電源282的DC "良好"信號。僅響應于關于 PS—ON存的邏輯低輸入(可能是通過用戶按下交換機上的電源(未示出)而產(chǎn) 生的)，受控電源282才輸出電壓。"與"門350僅在DC "良好"信號呈現(xiàn) 出邏輯高時才輸出邏輯高信號，并且如呈現(xiàn)出邏輯高的PoE "良好"信號所指 出的那樣，PoE可用于支持DC/DC轉(zhuǎn)換器410的操作。注意到，DC"良好" 信號可以在AC干線電源發(fā)生故障之后一很短的時間周期內(nèi)呈現(xiàn)出邏輯高，這
是因電源20特別是受控電源282的固有滯留時間所致。
在AC電源發(fā)生故障時，在任何固有滯留時間已終止之后，DC"良好"信 號呈現(xiàn)出邏輯低，由此，"與"門350的輸出呈現(xiàn)出邏輯低。在一個實施方式 中，下拉電阻(未示出)確保在沒有有效DC"良好"信號的情況下，邏輯低 出現(xiàn)在"與"門350的輸入處。"與"門350的輸出通過反相器330被饋送到 中斷控制器370的輸入，中斷控制器370將反相器330的邏輯高輸出或其上升 沿翻譯成中斷事件。中斷控制器370的輸出作為一中斷被饋入CPU和芯片組 290。在典型的實施方式中，該中斷是系統(tǒng)管理中斷(SMI)。反相器330的輸出 作為電源選擇器控制信號進一步被連接到DC/DC轉(zhuǎn)換器410的控制輸入。在 一個實施方式中，響應于上述電源選擇器控制信號的邏輯高，DC/DC轉(zhuǎn)換器 410被設為提供全部電能。在另一個實施方式中，DC/DC轉(zhuǎn)換器410被設為比 電源單元280的額定輸出稍微高一點的電壓，由此在電源單元280的輸出下降 時通過"或"電路420自動地供電，并由此DC/DC轉(zhuǎn)換器410不需要上述電 源選擇器控制信號作為輸入。在典型的實施方式中，存儲電容器235具有相對 較大的值，以應對體系結(jié)構(gòu)500中各設備的功率需求與可從PoE通道(該通道 包括PoE分路器和LAN卡210)中獲取的功率之間的任何暫時的功率失衡。
CPU和芯片組290響應于中斷控制器370所產(chǎn)生的中斷而調(diào)用一例程，該 例程將環(huán)境信息保存到易失性存儲器310上并且接下來通過電源管理接口 295 來操作上述設備電源控制信號，以便將每一個連接設備置于減小功率模式。較 佳地，該減小功率模式是睡眠模式，其中保存了設備環(huán)境。當CPU和芯片組 290將設備環(huán)境存儲到易失性存儲器310上時，可以將該設備置于關閉狀態(tài)中 以節(jié)省額外的電能。響應于被置于上述減小功率模式中的每一個連接設備，體 系結(jié)構(gòu)500的功率需求小于或等于可通過PoE通道獲取的功率。操作電源管理 接口 295以減小所有連接設備的功率需求會用掉一些時間，并且電容器235支 持暫時的功率失衡，直到通過成功減小連接設備的功率需求而校正了該失衡。 應該理解，CPU和芯片組290響應于電源管理接口 295以轉(zhuǎn)移到待機低功率模 式。注意到，在上述實施方式中，在AC干線發(fā)生故障之后，電源單元280停 止工作，并且DC "良好"信號變?yōu)檫壿嫷汀?br> 如上所述，僅當DC "良好"信號呈現(xiàn)出邏輯高時，"與"門350才輸出
邏輯高信號，該邏輯高信號被輸入CPU和芯片組2卯，并且如邏輯高PoE"良 好"信號所指出的那樣，DC/DC轉(zhuǎn)換器410的輸出是可用的和穩(wěn)定的。這種輸 入可以被電源管理接口 295利用，從而能夠使用戶響應于感測到基于可用PoE 的備用電源來設置合適的軟件設置。
在干線電源被恢復時，響應于用戶輸入(比如推壓電源按鈕510)，受控 電源282輸出穩(wěn)定的功率并且將DC "良好"信號設為邏輯高。PoE "良好"信 號仍然是邏輯高，從而指出在AC干線電源發(fā)生故障時曾維持了電能，并且中 斷控制器370所產(chǎn)生的中斷由此被清除。電源管理接口 295響應于邏輯高DC "良好"信號和被清除的中斷，重新恢復環(huán)境信息并啟用正常操作，進而退出 上述中斷例程。有利的是，不需要重啟，電源管理接口 295便繼續(xù)工作。
圖4d是示出了圖3d的體系結(jié)構(gòu)500中某些信號之間的關系的定時圖，其 中x軸反映時間。沒有試圖按比例來繪制該定時圖，由此所畫的各種事件之間 的距離并不傳達任何意義。在時刻T31，通過操作PoE驗證240而接收到PoE 并且檢測到該PoE是穩(wěn)定的，并且PoE"良好"信號呈現(xiàn)出邏輯高。在時刻T32 (在典型的實施方式中，該時刻可能出現(xiàn)在用戶按動電源按鈕之后)，DC"良 好"信號變?yōu)檫壿嫺撸瑥亩赋鰜碜允芸仉娫?82的穩(wěn)定電能是可用的。在時 刻T32之后，響應于上述DC "良好"和PoE "良好"信號，上述電源選擇器 控制信號呈現(xiàn)出邏輯低。
在時刻T33，上述DC"良好"信號因AC干線電源發(fā)生故障而變?yōu)檫壿嫷停?并且通過中斷控制器370向CPU和芯片組290產(chǎn)生一中斷。電能是由DC/DC 轉(zhuǎn)換器410提供的，該電能來自通過PoE通道(它包括PoE分路器和LAN卡 210)而接收到的電能。任何暫時功率失衡都是從存儲電容器235中提供的。 在時刻T34， CPU和芯片組290已完成了將環(huán)境信息存儲到易失性存儲器310， 而易失性存儲器310在AC干線發(fā)生故障時將接收來自DC/DC轉(zhuǎn)換器410的電 能，且電源管理接口 295通過相關的設備電源控制信號開始減小總的功率需求。 在另一個實施方式中，在時刻T34， CPU和芯片組290已經(jīng)啟動了通過將各個 設備置于待機模式從而減小功率需求的過程。在時刻T35，總的功率需求已減 小到等于或小于可通過PoE分路器和LAN卡210從PoE連接或通道中獲得的 功率。在一個實施方式中，CPU和芯片組290將所有的環(huán)境信息都存儲到易失
性存儲器310，在另一個實施方式中，在維護環(huán)境的同時，所有的設備都被置
于其最低功率狀態(tài)。硬盤驅(qū)動器300的高速緩存305仍然處于低功率狀態(tài)中， 并且通過"或"電路420接收來自DC/DC轉(zhuǎn)換器410的電能。在另一個實施 方式中，電源管理接口 295進一步關閉各種設備，將它們設為睡眠或休眠模式。 在典型的實施方式中，在時刻T35，己經(jīng)關閉了散熱(CPU)風扇。
要理解，當DC "良好"信號無法呈現(xiàn)出邏輯高且PoE "良好"信號呈現(xiàn) 出邏輯高時，體系結(jié)構(gòu)500向CPU和芯片組290設置一中斷。由此，該中斷反 映出受控電源單元282沒有給出有效的輸出，并且備用電源是可用的。如時刻 T36所示，AC干線電源被恢復且用戶按下電源開關由此將PS一ON弁設為邏輯低 并從受控電源282中接收邏輯高DC "良好"信號，其結(jié)果是當DC "良好"信 號被恢復時上述中斷便結(jié)束了。電源選擇器控制信號變?yōu)槌尸F(xiàn)出邏輯低，從而 使到CPU和芯片組290的中斷結(jié)束了，并且在一個實施方式中減小了 DC/DC 轉(zhuǎn)換器410的輸出。在另一個實施方式中，響應于來自電源單元280額定輸出 的重新出現(xiàn)，通過"或"電路420連接到電源單元280的輸出的DC/DC轉(zhuǎn)換 器的輸出減小了其各個輸出。CPU和芯片組290響應于該中斷結(jié)束和接收到的 DC "良好"邏輯高以一種下文將解釋的方式恢復出環(huán)境信息并繼續(xù)工作。
圖3e示出了根據(jù)本發(fā)明的原理提供備用電源的計算機體系結(jié)構(gòu)的一實施 方式即體系結(jié)構(gòu)600的高級框圖。體系結(jié)構(gòu)600包括AC干線連接70;電源 20，電源20由EMI濾波器260、 二極管電橋270、存儲電容器275和電源單元 280構(gòu)成，電源單元280由受控電源282和待機電源284構(gòu)成；CPU和芯片組 290,它包括電源管理接口 295;硬盤驅(qū)動器300，它包括高速緩沖存儲器305; 易失性存儲器610; AC驗證電路320;反相器330;中斷控制器370;電源裝 置620;指示器640;以及電源按鈕510。
AC干線連接70被連接到電源20的輸入處的EMI濾波器260，并且并聯(lián) 地連接到AC驗證電路320。 EMI濾波器260的輸出被連接到二極管電橋270 的輸入，并且二極管電橋270的整流輸出跨越存儲電容器275而連接到電源單 元280的輸入。AC驗證電路320的輸出通過反相器330連接到中斷控制器370 的輸入，中斷控制器370的輸出被饋送到CPU和芯片組2卯的輸入。CPU和 芯片組2卯的輸出(標記為"PS 0N#")被連接到電源單元280的遠程供電控制
輸入。電源按鈕510被安排成將表示用戶期望關閉/打開計算機的信號連接到
CPU和芯片組290。指示器640連接到中斷控制器370。電源單元280的電源 輸出(標記為3.3 V、 12 V、 5 V和5VSTBY)被顯示出連接到CPU和芯片組 290，然而，這并不意味著以任何方式進行限定。這些電源輸出按要求連接到 體系結(jié)構(gòu)600中需要電能的各元件。特別是，在一個實施方式中，不管來自待 機電源284的PS一ON弁信號的狀態(tài)如何，硬盤驅(qū)動器300被連接成接收電源單 元280的5 V和12 V輸出，并且易失性存儲器310連接成接收來自電源單元 280的電能。應該理解，在通過PS—ON^言號關閉受控電源282的情況下，連 接到5VSTBY線路的各設備被安排成接收來自電源單元280的電能，該電能要 么來自控制器電源282要么來自待機電源284。受控電源282還輸出DC"良好" 信號，該信號指示受控電源282的所有輸出都是有效的，該DC"良好"信號 連接到CPU和芯片組290的輸入。電源620 (在典型的實施方式中，它包括電 池)被安排成向易失性存儲器610提供待機電源。在--個實施方式中，易失性 存儲器包括靜態(tài)隨機存取存儲器。在另一個實施方式中，電源620包括電容器， 對于短暫的停電周期(比如持續(xù)幾秒到幾分鐘)，該電容器提供足夠的電能以 維持易失性存儲器610的內(nèi)容。在另一個實施方式中，電源620包括連接在電 源20的輸入兩端上的高電壓電容器，對于短暫的停電周期(比如持續(xù)幾秒到 幾分鐘)，該高電壓電容器提供足夠的電能以維持易失性存儲器610的內(nèi)容。 在另一個實施方式中，電源620包括飛輪能量存儲系統(tǒng)，較佳地，該飛輪能量 存儲系統(tǒng)是微機電系統(tǒng)(MEMS)類型的。
本文所描述的CPU和芯片組290包括單獨的電源管理接口 295，然而，這 并不意味著以任何方式進行限定，并且僅是為了清楚地進行功能描述。在典型 的實施方式中，電源管理接口 295包括運行于CPU和芯片組2卯上的操作系統(tǒng) 的電源管理軟件功能。在另一個典型的實施方式中，該軟件功能包括ACPI。 在典型的實施方式中，CPU和芯片組2卯包括超級I/O芯片，可操作產(chǎn)生 PS—ON存信號。
在工作過程中，從AC干線連接70中接收到的AC電源通過EMI濾波器 260被濾波，通過二極管電橋270被整流，通過存儲電容器275使其平滑，并 且被饋入電源單元280。在電能已穩(wěn)定之后，電源單元280從受控電源282和 待機電源284中輸出多種電壓以及響應于受控電源282的DC "良好"信號。 受控電源282僅響應于關于PS一ONtf信號的邏輯低才輸出電壓，而PS一ON弁信 號可能是響應于用戶按下電源按鈕510而產(chǎn)生的。AC電源由AC驗證電路320 監(jiān)視，該AC驗證電路320用于標識電源的衰減。在典型的實施方式中，AC 驗證電路320監(jiān)視AC電壓波形，并且在AC電源良好時輸出邏輯高信號，而 在沒有AC波形或AC波形的形狀用于表示電源衰減時則輸出邏輯低信號。在 典型的實施方式中，這是通過對輸入AC電壓波形采樣并將采樣后的波形與預 先載入的標準波形進行比較從而實現(xiàn)的，并由此檢測出相對于預期波形的任何 變化。在一個實施方式中，AC驗證電路320在預定的時間量之內(nèi)輸出邏輯高 信號，最好是在4毫秒之內(nèi)或者在與標準波形相比變化超過20。/o的輸入AC電 壓波形的1/4周期時間之內(nèi)。在將AC驗證電路320的輸出饋入中斷控制器370 之前，反相器330使AC驗證電路320的輸出反相。中斷控制器370的輸出作 為一中斷被饋入CPU和芯片組2卯。在典型的實施方式中，該中斷是系統(tǒng)管理 中斷(SMI)。
CPU和芯片組290響應于中斷控制器370所產(chǎn)生的中斷而調(diào)用一例程，該 例程將環(huán)境信息保存到易失性存儲器610上并且通過電源管理接口 295來操作 設備電源控制信號以便將每一個連接設備置于睡眠模式或關閉狀態(tài)。任何待保 存的環(huán)境最好被保存到由電源620供電的易失性存儲器610上。操作電源管理 接口 295以減小所有連接設備的功率需求會占用一定的時間，并且電容器275 在足夠長的時間內(nèi)維持有效的DC電源輸出以使CPU和芯片組290能夠?qū)⑺?必需的信息都存儲到易失性存儲器610上。如上所述，易失性存儲器610由電 源(比如電池620)支持，由此在AC干線電源發(fā)生故障時并不損失信息。
在AC干線電源被恢復時，AC驗證電路320感測到可用AC電源并且輸出 邏輯高信號，該信號被反相器330反相并且清除了到中斷控制器370的輸入。 響應于被清除的輸入，該中斷控制器370清除了到CPU和芯片組290的中斷， 而這一點由電源管理接口 295來感測。響應于用戶輸入(比如按動電源按鈕 510)，受控電源282輸出穩(wěn)定的電能并將DC "良好"信號設為邏輯高。電源 管理接口 295響應于該邏輯高DC "良好"信號和被清除的中斷而從易失性存 儲器610中恢復出環(huán)境信息并且啟動正常操作從而退出該中斷例程。在典型的 實施方式中，指示器640可能是可見的指示器(比如LED)或可聽得到的指示 器，該指示器640鎖存來自中斷控制器370的中斷的置位和復位，從而向用戶 指出已發(fā)生電源故障并且環(huán)境信息已保存好了。有利的是，電源管理接口 295 不需要計算機重啟就允許繼續(xù)正常操作。
圖4e是示出了圖3e的體系結(jié)構(gòu)600中的某些信號之間的關系的定時圖， 其中x軸反映時間。并不試圖按比例來繪制該定時圖，由此所畫的各種事件之 間的距離并不傳達任何意義。在時刻T41， AC干線電源已被接收到并且處于 預定的范圍中，并且AC驗證電路320的輸出呈現(xiàn)出邏輯高。在時刻T42 (在 典型的實施方式中，該時刻可能響應于用戶按下電源按鈕510而出現(xiàn))，DC "良好"信號呈現(xiàn)出邏輯高，從而指出來自受控電源282的穩(wěn)定電源是可用的。 響應于AC驗證電路320的邏輯高輸出，上述中斷輸入信號處于邏輯低。
在時刻T43， AC驗證電路320的輸出變?yōu)檫壿嫷?，從而指出AC電源在預 定范圍之外，并且上述中斷變?yōu)檫壿嫺邚亩袛嗔?CPU和芯片組290。 CPU和 芯片組290特別是電源管理接口 295響應于接收到的中斷通過立刻將所有環(huán)境 信息保存到易失性存儲器610從而進行應答。在一個實施方式中，高速緩存305 中的信息被保存到易失性存儲器610上。在另一個實施方式中，單獨的電源(未 示出)支持高速緩存305。在另一個實施方式中，高速緩存305被寫入硬盤驅(qū) 動器300。在時刻T44， CPU和芯片組290己完成了將環(huán)境信息存儲到易失性 存儲器610，并且DC "良好"信號停止被支持在邏輯高，從而指出因電源20 的固有滯留時間終止而導致沒有電源了 。
在時刻T45， AC驗證320指出AC干線電源已返回到預定的范圍之內(nèi)，并 且上述中斷輸入結(jié)束了。在時刻T46，響應于AC干線電源的恢復和用戶按下 電源按鈕510由此將PS—ON弁設為邏輯低，受控電源282輸出邏輯高DC"良好" 信號，從而指出電源輸出被可靠地提供。CPU和芯片組290響應于中斷結(jié)束和 接收到的邏輯高DC "良好"信號從而以一種下文將解釋的方式從易失性存儲 器610中恢復出環(huán)境信息并繼續(xù)工作。
圖5示出了根據(jù)本發(fā)明的原理圖3a的CPU和芯片組響應于電源故障中斷 的操作的實施方式的高級流程圖。在階段IOOO，接收到一中斷。在典型的實施 方式中，該中斷被編碼成SMI。在階段IOIO，調(diào)用中斷處理程序。在典型的實
施方式中，中斷處理程序禁用所有其它正運行的線程。在一個實施方式中，中
斷處理程序是BIOS例程，在另一個實施方式中，中斷處理程序是操作系統(tǒng)的 一部分。在不超過本發(fā)明的范圍的情況下，該操作系統(tǒng)可以是基于Windows 的操作系統(tǒng)、基于LINUX的操作系統(tǒng)、基于Macintosh OS操作系統(tǒng)、或任何 其它操作系統(tǒng)。
在階段1020，未出現(xiàn)在由5VSTBY線路供電的存儲器上的存儲器環(huán)境被 存儲到由5VSTBY線路供電的易失性存儲器。在典型的實施方式中，圖3a的 磁盤高速緩存存儲器305被存儲到將由5VSTBY線路存儲的易失性存儲器上。 在另一個實施方式中，磁盤高速緩存存儲器被寫入硬盤驅(qū)動器。在階段1030， CPU配置環(huán)境被保存到由5VSTBY線路供電的易失性存儲器。任選地，在階段 1040，視頻存儲器信息被保存到由5VSTBY線路供電的易失性存儲器。在階段 1050， PS一ON弁被拉高，由此除了為5VSTBY線路供電的各輸出以外禁用到電 源單元280的所有輸出的電源。
圖6a示出了圖3a的體系結(jié)構(gòu)200的操作的實施方式的高級流程圖。在階 段2000，感測到AC功率處于預定基準范圍之外。在典型的實施方式中，在從 AC功率中提供的DC電壓偏離規(guī)定之前，便執(zhí)行上述感測。較佳地，在額定 干線電源的1/4周期的時間段內(nèi)執(zhí)行上述感測。有利的是，在從AC功率中提 供的DC電壓偏離規(guī)定之前，這種感測提供了額定干線電源的至少3/4周期的 時間段。
在階段2010，響應于階段2000的感測， 一中斷被發(fā)送到CPU。在一個實 施方式中，該中斷是SMI中斷。在階段2020，與中斷源相關聯(lián)的中斷處理程 序被調(diào)用。在一個實施方式中，中斷處理程序是BIOS例程，在另一個實施方 式中，中斷處理程序包括運行于操作系統(tǒng)內(nèi)核中的操作系統(tǒng)例程。
在階段2030，環(huán)境被保存到易失性存儲器。在典型的實施方式中，環(huán)境包 括在AC干線電源恢復之后重啟操作系統(tǒng)并將操作系統(tǒng)恢復到當前狀態(tài)和位置 所必需的所有存儲器位置和寄存器的內(nèi)容。這可以沒有限制地包括下列中的任 一種處理器狀態(tài)，通常在進入系統(tǒng)管理模式時被存儲到系統(tǒng)管理RAM
(SMRAM)中；控制寄存器，在進入系統(tǒng)管理模式時沒有被存儲；調(diào)試寄存器； 多媒體擴展(MMX)寄存器；浮點單元(FPU)寄存器；鍵盤控制器字節(jié)；中斷寄
存器和指針；視頻存儲器環(huán)境；以及重啟所必需的標記。階段2030所保存的 環(huán)境被保存到在AC干線電源發(fā)生故障時接收備用電源的那些易失性存儲器位置。
在階段2040，體系結(jié)構(gòu)200的主電源下降到僅維持5VSTBY線路。在典 型的實施方式中，CPU和芯片組290的電源管理接口 295將PS一ON^言號設為 邏輯高。因此，未由5VSTBY線路供電的所有設備用的電源被移除。這種狀態(tài) 下的功率需求小于可通過PoE通道提供的功率。
在階段2050，在AC干線電源發(fā)生故障期間利用電源單元280即備用單元 284的5VSTBY輸出來維持用于易失性存儲器的電能，在階段2030曾將環(huán)境 保存到該易失性存儲器上。在典型的實施方式中，通過維持主電源，經(jīng)PoE通 道供電。關于易失性存儲器接收電能的時間量值，沒有固有限定。用于支持PoE 通道的PSE的電能可以來自單獨的AC干線連接、中心化的UPS和/或發(fā)電機， 以確保階段2 0 3 0所存儲的環(huán)境信息得以保持。
在階段2060， AC電源恢復并感測到AC電源處于基準之內(nèi)。在典型的實 施方式中，在提供規(guī)定范圍之內(nèi)的DC輸出電壓之前，執(zhí)行上述感測。在階段 2070，階段2010所發(fā)送的中斷被移除。在階段2080，最好通過遠程地打開電 源來啟用完全DC電源。在另一個實施方式中，用戶必須啟動打開關閉(on off) 上述電源。
在階段2090，在階段2040功率下降并被置于減小功率模式中的那些設備 被恢復到它們之前的硬件狀態(tài)。在典型的實施方式中，這還包括啟用熱(CPU) 風扇并使CPU和芯片組290從待機模式中出來。在階段2100，作為階段2030 的一部分被存儲到易失性存儲器上的環(huán)境被恢復。較佳地，所有的寄存器和存 儲器內(nèi)容以及與階段2090中所恢復的設備相關聯(lián)的那些寄存器都被恢復。在 階段2110，該系統(tǒng)已完全恢復成AC干線電源發(fā)生故障之前的狀態(tài)，并且在階 段2020實現(xiàn)從所調(diào)用的中斷例程中返回。由此，較佳且有利的是，在電源恢 復之后，不需要重啟就繼續(xù)工作。
圖6b示出了圖3b的體系結(jié)構(gòu)400的操作的實施方式的高級流程圖。在階 段2500，感測到AC電源處于預定基準范圍之外。在典型的實施方式中，在從 AC電源中提供的DC電壓偏離規(guī)定之前，便執(zhí)行上述感測。較佳地，在額定 干線電源的1/4周期的時間段內(nèi)執(zhí)行上述感測。有利的是，在從AC功率中提 供的DC電壓偏離規(guī)定之前，這種感測提供了額定干線電源的至少3/4周期的 時間段。
在階段2510，響應于階段2500的感測， 一中斷被發(fā)送到CPU。在一個實 施方式中，該中斷是SMI中斷。在階段2520，與中斷源相關聯(lián)的中斷處理程 序被調(diào)用。在一個實施方式中，中斷處理程序是BIOS例程，在另一個實施方 式中，中斷處理程序包括運行于操作系統(tǒng)內(nèi)核中的操作系統(tǒng)例程。
在階段2530，環(huán)境被保存到易失性存儲器。在典型的實施方式中，環(huán)境包 括在AC干線電源恢復之后重啟操作系統(tǒng)并將操作系統(tǒng)恢復到當前狀態(tài)和位置 所必需的所有存儲器位置和寄存器的內(nèi)容。這可以沒有限制地包括下列中的任 一種處理器狀態(tài)，通常在進入系統(tǒng)管理模式時被存儲到系統(tǒng)管理RAM
(SMRAM)中；控制寄存器，在進入系統(tǒng)管理模式時沒有被存儲；調(diào)試寄存器； 多媒體擴展(MMX)寄存器；浮點單元(FPU)寄存器；鍵盤控制器字節(jié)；中斷寄 存器和指針；視頻存儲器環(huán)境；以及重啟所必需的標記。階段2530所保存的
環(huán)境被保存到在AC干線電源發(fā)生故障時接收備用電源的那些易失性存儲器位置。
在階段2540，利用電源管理接口 295使各設備功率下降。在一個實施方式 中，這是通過使南橋功率下降而實現(xiàn)的，在另一個實施方式中，與體系結(jié)構(gòu)400 相關的各設備分別被賦予一功率下降命令。在典型的實施方式中，CPU和芯片 組290被置于最小功率狀態(tài)，在另一個實施方式中，CPU和芯片組290被置于 睡眠模式。在典型的實施方式中，作為本階段的一部分禁用熱(CPU)風扇。 這種狀態(tài)下的功率需求小于可通過PoE通道提供的功率。
在階段2550，在AC干線電源發(fā)生故障期間利用電源單元280的電源輸出 來維持用于易失性存儲器的電源，在階段2530曾將環(huán)境保存到該易失性存儲 器上。有利的是，所有電壓都是可用的，由此高速緩存305中的數(shù)據(jù)可以不受 影響。在典型的實施方式中，通過維持主電源，經(jīng)PoE通道供電。關于易失性 存儲器接收電能的時間量值，沒有固有限定。用于支持PoE通道的PSE的電能 可以來自單獨的AC干線連接、中心化的UPS禾n/或發(fā)電機，以確保階段2530 所存儲的環(huán)境信息得以維持。
在階段2560， AC電源被恢復并感測到AC電源處于基準之內(nèi)。在典型的 實施方式中，在提供規(guī)定范圍之內(nèi)的DC輸出電壓之前，執(zhí)行上述感測。在階 段2570，階段2510所發(fā)送的中斷被移除。在階段2580，在階段2540中功率 下降或被置于睡眠模式中的各種設備被恢復到其先前的硬件狀態(tài)，即完全運行 模式。在典型的實施方式中，這還包括啟用熱(CPU)風扇并使CPU和芯片組290 從待機模式中出來。在階段2590，作為階段2530的一部分被存儲到易失性存 儲器上的環(huán)境被恢復。較佳地，所有的寄存器和存儲器內(nèi)容以及與階段2580 中所恢復的設備相關聯(lián)的那些寄存器都被恢復。在階段2600，該系統(tǒng)已完全恢 復成AC干線電源發(fā)生故障之前的狀態(tài)，并且在階段2520實現(xiàn)從所調(diào)用的中斷 例程中返回。由此，較佳且有利的是，在電源恢復之后，不需要重啟就繼續(xù)工 作。
圖6c示出了圖3c的體系結(jié)構(gòu)450的操作的實施方式的高級流程圖。在階 段3000，感測到AC功率處于預定基準范圍之外。在典型的實施方式中，在從 AC功率中提供的DC電壓偏離規(guī)定之前，便執(zhí)行上述檢測。較佳地，在額定 干線電源的1/4周期的時間段內(nèi)執(zhí)行上述檢測。有利的是，在從AC功率中提 供的DC電壓偏離規(guī)定之前，這種感測提供了額定干線電源的至少3/4周期的 時間段。
在階段3010，響應于階段3000的感測， 一中斷被發(fā)送到CPU。在一個實 施方式中，該中斷是SMI中斷。在階段3020，與中斷源相關聯(lián)的中斷處理程 序被調(diào)用。在一個實施方式中，中斷處理程序是BIOS例程，在另一個實施方 式中，中斷處理程序包括運行于操作系統(tǒng)內(nèi)核中的操作系統(tǒng)例程。
在階段3030，環(huán)境被保存到易失性存儲器。在典型的實施方式中，環(huán)境包 括在AC干線電源恢復之后重啟操作系統(tǒng)并將操作系統(tǒng)恢復到當前狀態(tài)和位置 所必需的所有存儲器位置和寄存器的內(nèi)容。這可以沒有限制地包括下列中的任 一種處理器狀態(tài)，通常在進入系統(tǒng)管理模式時被存儲到系統(tǒng)管理RAM
(SMRAM)中；控制寄存器，在進入系統(tǒng)管理模式時沒有被存儲；調(diào)試寄存器； 多媒體擴展(MMX)寄存器；浮點單元(FPU)寄存器；鍵盤控制器字節(jié)；中斷寄 存器和指針；視頻存儲器環(huán)境；以及重啟所必需的標記。階段3030所保存的 環(huán)境被保存到在AC干線電源發(fā)生故障時接收備用電源的那些易失性存儲器位置。
在階段3040，利用電源管理接口 295使各設備功率下降。在一個實施方式 中，這是通過使南橋功率下降而實現(xiàn)的，在另一個實施方式中，與體系結(jié)構(gòu)450 相關的各設備分別被賦予一功率下降命令。在典型的實施方式中，CPU和芯片 組290被置于最小功率狀態(tài)，在另一個實施方式中，CPU和芯片組290被置于 睡眠模式。在典型的實施方式中，作為本階段的一部分，禁用熱(CPU)風扇。 這種狀態(tài)下的功率需求小于可通過PoE通道提供的功率。
在階段3050，在AC干線電源發(fā)生故障期間利用通過DC/DC轉(zhuǎn)換器410 從PoE通道中獲得的電壓來維持用于易失性存儲器的電源，在階段3030曾將 環(huán)境保存到該易失性存儲器上。主計算機電源不是可操作的。有利的是，所有 電壓都是可用的，由此高速緩存305中的數(shù)據(jù)可以不受影響。關于易失性存儲 器接收電能的時間量值，沒有固有限定。用于支持PoE通道的PSE的電源可以 來自單獨的AC干線連接、中心化的UPS和/或發(fā)電機，以確保階段2530所存 儲的環(huán)境信息得以維持。
在階段3060， AC電源被恢復并感測到AC電源處于基準之內(nèi)。在典型的 實施方式中，在提供規(guī)定范圍之內(nèi)的DC輸出電壓之前，執(zhí)行上述感測。在階 段3070，階段3010所發(fā)送的中斷被移除。在階段3080，最好通過將PS—ON# 設為邏輯低從而啟用受控電源282，且DC "良好"信號被感測出處于邏輯高從 而確定電源可用性。在階段3040中功率下降或被置于睡眠模式中的各種設備 被恢復到其先前的硬件狀態(tài)，即完全運行模式。在典型的實施方式中，這還包 括啟用熱(CPU)風扇并使CPU和芯片組290從待機模式中出來。在階段3090， 作為階段3030的一部分被存儲到易失性存儲器上的環(huán)境被恢復。較佳地，所 有的寄存器和存儲器內(nèi)容以及與階段3080中所恢復的設備相關聯(lián)的那些寄存 器都被恢復。在階段3110，該系統(tǒng)已完全恢復成AC干線電源發(fā)生故障之前的 狀態(tài)，并且在階段3020實現(xiàn)從所調(diào)用的中斷例程中返回。由此，較佳且有利 的是，在電源恢復之后，不需要重啟就繼續(xù)工作。
圖6d示出了圖3d的體系結(jié)構(gòu)500的操作的實施方式的高級流程圖。在階 段3500， AC干線電源發(fā)生故障并導致無法支持DC "良好"信號處于邏輯高， 從而指出從AC干線電源中提供的DC電能偏離了規(guī)定范圍。
在階段3510，響應于階段3500的DC"良好"信號中缺乏邏輯高， 一中斷 被發(fā)送到CPU。在一個實施方式中，該中斷是SMI中斷。在階段3520，體系 結(jié)構(gòu)500和相關設備所必需的所有電壓都由PoE通道提供，同時體系結(jié)構(gòu)500 所必需的功率與可從PoE通道中獲得的功率之間的任何暫時的失配都由存儲電 容器235來支持。在階段3530，與中斷源相關聯(lián)的中斷處理程序被調(diào)用。在一 個實施方式中，中斷處理程序是BIOS例程，在另一個實施方式中，中斷處理 程序包括運行于操作系統(tǒng)內(nèi)核中的操作系統(tǒng)例程。
在階段3540，環(huán)境被保存到易失性存儲器。在典型的實施方式中，環(huán)境包 括在AC干線電源恢復之后重啟操作系統(tǒng)并將操作系統(tǒng)恢復到當前狀態(tài)和位置 所必需的所有存儲器位置和寄存器的內(nèi)容。這可以沒有限制地包括下列中的任 -一種處理器狀態(tài)，通常在進入系統(tǒng)管理模式時被存儲到系統(tǒng)管理RAM
(SMRAM)中；控制寄存器，在進入系統(tǒng)管理模式時沒有被存儲；調(diào)試寄存器； 多媒體擴展(MMX)寄存器；浮點單元(FPU)寄存器；鍵盤控制器字節(jié)；中斷寄 存器和指針；視頻存儲器環(huán)境；以及重啟所必需的標記。階段3030所保存的 環(huán)境被保存到在AC干線電源發(fā)生故障時接收備用電源的那些易失性存儲器位置。
在階段3550，利用電源管理接口 295使各設備功率下降。在一個實施方式 中，這是通過使南橋功率下降而實現(xiàn)的，在另一個實施方式中，與體系結(jié)構(gòu)500 相關的各設備分別被賦予一功率下降命令。在典型的實施方式中，CPU和芯片 組2卯被置于最小功率狀態(tài)，在另一個實施方式中，CPU和芯片組2卯被置于 睡眠模式。在典型的實施方式中，作為本階段的一部分，禁用熱(CPU)風扇。 這種狀態(tài)下的功率需求小于或等于可通過PoE通道提供的功率。CPU和芯片組 290被置于功率下降模式，其中它仍然響應于中斷控制器370。在一個實施方 式中，CPU和芯片組290維持邏輯低PS一ON弁信號。
在階段3560，在AC干線電源發(fā)生故障期間利用從PoE通道中獲得的電壓 來維持用于易失性存儲器的電源，在階段3540曾將環(huán)境保存到該易失性存儲 器上。主計算機電源不是可操作的。有利的是，所有電壓都是可用的，由此高 速緩存305中的數(shù)據(jù)可以不受影響。關于易失性存儲器接收電能的時間量值， 沒有固有限定。用于支持PoE通道的PSE的電源可以來自單獨的AC干線連接、
中心化的UPS和/或發(fā)電機，以確保階段3540所存儲的環(huán)境信息得以保持。
在階段3570， AC電源被恢復，并且響應于邏輯低PSJ3N射言號，CPU和 芯片組290接收到邏輯高DC "良好"信號。另外，步驟3510中接收到的中斷 被移除。在另一個實施方式中，通過用戶按下電源按鈕便產(chǎn)生了邏輯低PS—ON存 信號，并且CPU和芯片組290響應于用戶按動電源按鈕而接收到邏輯高DC"良 好"信號。在階段3580，在階段3550中功率下降或被置于睡眠模式中的各種 設備被恢復到其先前的硬件狀態(tài)，即完全運行模式。在典型的實施方式中，這 還包括啟用熱(CPU)風扇并使CPU和芯片組2卯從在階段3550中設置的待機 模式中出來。在階段3590，作為階段3540的一部分被存儲到易失性存儲器上 的環(huán)境被恢復。較佳地，所有的寄存器和存儲器內(nèi)容以及與階段3580中所恢 復的設備相關聯(lián)的那些寄存器都被恢復。在階段3600，該系統(tǒng)已完全恢復成 AC干線電源發(fā)生故障之前的狀態(tài)，并且在階段3530實現(xiàn)從所調(diào)用的中斷例程 中返回。由此，較佳且有利的是，在電源恢復之后，不需要重啟就繼續(xù)工作。
圖6e示出了圖3e的體系結(jié)構(gòu)600的操作的實施方式的高級流程圖。在階 段4000，感測到AC功率處于預定基準范圍之外。在典型的實施方式中，在從 AC功率中提供的DC電壓偏離規(guī)定之前，便執(zhí)行上述感測。較佳地，在額定 干線電源的1/4周期的時間段內(nèi)執(zhí)行上述感測。有利的是，在從AC功率中提 供的DC電壓偏離規(guī)定之前，這種感測提供了額定干線電源的至少3/4周期的 時間段。
在階段4010，響應于階段4000的感測， 一中斷被發(fā)送到CPU。在一個實 施方式中，該中斷是SMI中斷。在階段4020，與中斷源相關聯(lián)的中斷處理程 序被調(diào)用。在一個實施方式中，中斷處理程序是BIOS例程，在另一個實施方 式中，中斷處理程序包括運行于操作系統(tǒng)內(nèi)核中的操作系統(tǒng)例程。
在階段4030，環(huán)境被保存到易失性存儲器。在典型的實施方式中，環(huán)境包 括在AC干線電源恢復之后重啟操作系統(tǒng)并將操作系統(tǒng)恢復到當前狀態(tài)和位置 所必需的所有存儲器位置和寄存器的內(nèi)容。這可以沒有限制地包括下列中的任 一種處理器狀態(tài)，通常在進入系統(tǒng)管理模式時被存儲到系統(tǒng)管理RAM
(SMRAM)中；控制寄存器，在進入系統(tǒng)管理模式時沒有被存儲；調(diào)試寄存器； 多媒體擴展(MMX)寄存器；浮點單元(FPU)寄存器；鍵盤控制器字節(jié)；中斷寄
存器和指針；視頻存儲器環(huán)境；以及重啟所必需的標記。階段4030所保存的 環(huán)境被保存到在AC干線電源發(fā)生故障時接收備用電源的那些易失性存儲器位
在階段4040，在AC干線電源發(fā)生故障期間利用待機電源來維持用于易失 性存儲器的電能，在階段4030曾將環(huán)境保存到該易失性存儲器上。在典型的 實施方式中，待機電源是電池。主計算機電源不是可操作的。
在階段4050， AC電源被恢復和被感測。在典型的實施方式中，在提供規(guī) 定范圍之內(nèi)的DC輸出電壓之前，執(zhí)行上述感測。在階段4060，階段4010所 發(fā)送的中斷被移除。在階段4070，最好啟動指示器，從而向用戶指出已恢復了 電源以及在電源發(fā)生故障期間曾保存了環(huán)境信息。在階段4080，用戶通過按下 電源按鈕510從電源20中恢復出電源。在另一個實施方式中，當接收到容限 以內(nèi)的AC干線電源時，電源20被配置成自動地重啟并提供DC輸出。在這種 實施方式中，階段4080的用戶動作不是必需的，電源被自動地恢復。在階段 4090中，作為階段4030的一部分被存儲到易失性存儲器上的環(huán)境被恢復。在 階段4100，該系統(tǒng)已完全恢復成AC干線電源發(fā)生故障之前的狀態(tài)，并且在階 段4020實現(xiàn)從所調(diào)用的中斷例程中返回。由此，較佳且有利的是，在電源恢 復之后，不需要重啟就繼續(xù)工作。
圖7a示出了 AC驗證電路320的第一實施方式的高級功能框圖，它包括 A/D轉(zhuǎn)換器710、波形基準發(fā)生器720、比較功能730和偏離范圍確定功能740。 AC樣本輸入被連接到A/D轉(zhuǎn)換器710的輸入，A/D轉(zhuǎn)換器710的輸出被饋送 到比較功能730的第一輸入。波形基準發(fā)生器720的輸出被連接到比較功能730 的第二輸入，比較功能的反饋輸出被連接到波形基準發(fā)生器720的反饋輸入。 比較功能730的輸出連接到偏離范圍確定功能740的輸入，偏離范圍確定功能 740的輸出則作為AC驗證電路320的輸出而連接。
在工作過程中，A/D轉(zhuǎn)換器710接收來自AC輸入的AC樣本波形并將該 樣本轉(zhuǎn)換成數(shù)字形式。在典型的實施方式中，該樣本是通過電阻分壓器網(wǎng)絡而 獲得的。波形基準發(fā)生器720產(chǎn)生預期波形的數(shù)字形式。在典型的實施方式中， 波形基準發(fā)生器720通過接收來自比較功能730的反饋而維持相位信息，這在 下文中進一步描述。比較功能730可以用通用微控制器或數(shù)字信號處理器實現(xiàn)，
它將輸入AC波形的數(shù)字形式與波形基準發(fā)生器720的輸出進行比較。在典型 的實施方式中，多種電壓波形被存儲在波形基準發(fā)生器720中，并且在初始化 相位中，確定了合適的波形(包括電壓和周期時間)。
假如有相位移動或初始相位鎖定，則相位差信息從比較功能730發(fā)送到波 形基準發(fā)生器720，以便使波形基準發(fā)生器720所產(chǎn)生的波形與輸入的AC波 形對齊。偏離范圍確定功能740比較上述差異(若比較功能730發(fā)現(xiàn)任何差異 的話)以確定輸入的AC波形是否在基準波形的預定范圍之內(nèi)。假如輸入的AC 波形被確定為處于預定的范圍之內(nèi)，則輸出邏輯高信號。假如輸入的AC波形 被確定為不處于預定的范圍之內(nèi)，則輸出邏輯低信號。
圖7b示出了 AC驗證電路320的第二實施方式的高級功能框圖，它包括波 形基準發(fā)生器720、 D/A轉(zhuǎn)換器760、比較功能770和偏離范圍確定功能780。 AC樣本輸入連接到比較功能770的第一輸入。波形基準發(fā)生器720的輸出連 接到D/A轉(zhuǎn)換器760的輸入，并且D/A轉(zhuǎn)換器760的輸出連接到比較功能770 的第二輸入。比較功能770的反饋輸出連接到波形基準發(fā)生器720的反饋輸入。 比較功能770的輸出連接到偏離范圍確定功能780的輸入。偏離范圍確定功能 780的輸出則作為AC驗證電路320的輸出而連接。
在工作過程中，波形基準發(fā)生器720產(chǎn)生預期波形的數(shù)字形式。在典型的 實施方式中，波形基準發(fā)生器720通過接收來自比較功能730的反饋而維持相 位信息，這在下文中進一步描述。D/A轉(zhuǎn)換器760將波形基準發(fā)生器720所輸 出的數(shù)字形式轉(zhuǎn)換成合適振幅的模擬電壓以便與輸入AC樣本進行比較。比較 功能770 (可能用模擬電路實現(xiàn))將AC樣本輸入與D/A轉(zhuǎn)換器760的模擬輸 出進行比較。在典型的實施方式中，多種電壓波形被存儲在波形基準發(fā)生器720 中，并且在初始化相位中，確定了合適的波形(包括電壓和周期時間)。
假如有相位移動或初始相位鎖定，則相位差信息從比較功能730發(fā)送到波 形基準發(fā)生器720，以便使波形基準發(fā)生器720所產(chǎn)生的波形與輸入的AC波 形對齊。這樣，比較功能770的輸出代表了任何時刻輸入的AC樣本與波形基 準發(fā)生器720所產(chǎn)生的預期波形之間的振幅差異。偏離范圍確定功能740比較 上述差異(若比較功能770發(fā)現(xiàn)任何差異的話)以確定輸入的AC波形是否在 基準波形的預定范圍之內(nèi)。假如輸入的AC波形被確定為處于預定的范圍之內(nèi)，
則輸出邏輯高信號。假如輸入的AC波形被確定為不處于預定的范圍之內(nèi)，則 輸出邏輯低信號。
圖7c示出了 AC驗證電路320的操作的高級流程圖。在階段4000，接收 到代表AC干線電源的AC波形樣本。在典型的實施方式中，接收到的AC波 形樣本是AC干線電源的一個小的采樣部分。在階段4010，按電壓和頻率選擇 了合適的基準波形。在階段4020，將輸入的AC波形樣本與AC基準波形進行 比較。在一個實施方式中，AC基準波形由預期波形的數(shù)字形式產(chǎn)生，最好針 對該基準和AC波形樣本之間的任何相位差對其進行動態(tài)調(diào)節(jié)。
在階段4030，將AC基準波形與上述AC波形樣本進行比較以判斷這兩個 波形是否是在彼此的預定范圍中。在一個實施方式中，如圖7a所示，AC波形 樣本首先經(jīng)A/D轉(zhuǎn)換器進行數(shù)字化，在另一個實施方式中，如圖7b所示，AC 基準波形被轉(zhuǎn)換成模擬基準波形。假如這兩個波形在預定的范圍之內(nèi)，則在階 段4040輸出邏輯高AC驗證信號。假如在階段4030這兩個波形不處于預定的 范圍之內(nèi)，則在階段40 5 0輸出邏輯低A C驗證信號。
圖8是根據(jù)本發(fā)明的原理利用圖3b的實施方式的SMI來操作BIOS例程 的--實施方式的高級操作流程圖。在階段5000， SMI中斷被接收到且被標識為 是由AC驗證電路320所產(chǎn)生的。在典型的實施方式中，電源選擇器控制信號 連接到CPU和芯片組290的開路引腳，由此能夠由SMI處理程序識別。在階 段5010， CPU和芯片組290響應于階段5000所識別出的中斷進入系統(tǒng)管理模 式(SMM)，在典型的實施方式中，這是通過CPU向芯片組發(fā)送信號而實現(xiàn)的。 在典型的實施方式中，該信號是SMIACT#。在階段5020， CPU和芯片組290 將其當前狀態(tài)的主要部分保存到系統(tǒng)管理RAM (SMRAM)之內(nèi)的階段保存映 射表中，初始化一些寄存器以提供SMM執(zhí)行環(huán)境，然后，開始在SMM之內(nèi) 執(zhí)行。如果需要的話，該系統(tǒng)管理的基礎被重新映射到合適的物理系統(tǒng)存儲器 中。要注意到，SMRAM被包括到易失性存儲器310之內(nèi)。
在階段5030， CPU和芯片組290在進入SMM時未保存的寄存器最好被保 存在SMRAM中。在階段5040，實時時鐘芯片的狀態(tài)被存儲到易失性存儲器中， 最好存儲到SMRAM中。在階段5050中，中斷階段最好被保存到SMRAM中， 并且禁用中斷。禁用中斷允許在較短的時間量之內(nèi)保存例程。
在階段5060，先前未保存的系統(tǒng)狀態(tài)信息最好被存儲到SMRAM中。階 段5060包括保存下列中的至少一種協(xié)處理器狀態(tài)，端口92h的狀態(tài)，鍵盤 控制器命令字節(jié)，A20狀態(tài)，COM端口狀態(tài)，LPT端口狀態(tài)，以及視頻狀態(tài)。 較佳地，上述內(nèi)容被保存到SMRAM中，或被保存到易失性存儲器310內(nèi)所分 配的附加存儲器位置中。
在階段5070，使特定的設備功率下降。特定設備的選擇基于實際的體系結(jié) 構(gòu)，特別是涉及對那些配置成待下調(diào)功率的實際相關設備的了解。較佳地，作 為階段5070的一部分下調(diào)功率的那些設備包括與CPU相關的熱風扇。在階段 5080，特定的設備被置于待機模式中。選擇特定設備并使其置于待機模式中這 一過程是基于實際體系結(jié)構(gòu)，特別是涉及對那些配置成將要被置于待機模式中 的實際相關設備的了解。在典型的實施方式中，特定設備包括下列中的至少一 個PS/2端口， LAN設備，音頻設備，USB端口， IEEE 1394端口，和IDE 硬盤。
在階段5090中，啟用待機刷新模式。易失性存儲器310通常包括動態(tài)RAM， 并且必須啟用用于刷新動態(tài)RAM的電路以避免待機模式期間損失信息。在階 段5100，在實模式中保存可編程中斷控制器。在階段5110，設置待機標記， 使得在重啟時CPU意識到是在待機模式。階段5110還包括設置待機恢復執(zhí)行 事件。在典型的實施方式中，這是指SMI中斷的移除以及低電平的電源選擇器 控制信號。在階段5120，本體系結(jié)構(gòu)中未處于待機或功率下降的那些設備被置 于睡眠狀態(tài)中。在典型的實施方式中，這是通過南橋?qū)崿F(xiàn)的。
圖9是根據(jù)本發(fā)明的原理圖3a-3d中任一體系結(jié)構(gòu)的操作的實施方式的高 級操作流程圖，用于在高功率以太網(wǎng)供電(也被稱為PoE附加)或帶有 IEEE802.3af的功率限制的以太網(wǎng)供電這兩種模式之一中工作。高功率以太網(wǎng)供 電允許功率超過lEEE802.3af的限制，并且在2004年1月22日提交的題為"High Power Architecture for Power Over Ethernet"的共同待批的美國專利申請 10/761,327中有進一步描述，其內(nèi)容整體引用在此作為參考。通過使用高功率 (最好是超過40瓦的功率，超過60瓦更佳)，便有足夠的電能來支持休眠中 的計算機的運行。術(shù)語休眠是指包括計算機完全關閉，其中所有易失性存儲器 和環(huán)境都被恰當?shù)卮鎯Φ椒且资源鎯ζ魃稀?在階段6000，該例程最初包括載入用于指明當前硬件配置的信息以及從圖 6a- 6d的例程中選出的合適的例程。在階段6010,查詢PoE連接以確定它是否 是高功率連接或低功率連接，其功率界限是根據(jù)IEEE 802.3af界限的要求。通 過經(jīng)計算機轉(zhuǎn)移數(shù)據(jù)，或通過對支持高功率的多個路徑供電的自動感測，便可 以實現(xiàn)上述輪詢。
假如在階段6010確定可獲得量級為IEEE 802.3af的界限的電能，則在階 段6020載入并執(zhí)行在階段6000從圖6a - 6d的例程中選出的例程。
假如在階段6010確定可獲得量級超出IEEE 802.3af的邊界的電能，則在 階段6030確定可獲得高功率并且載入下文將解釋的例程。在替換的實施方式 中，響應于來自AC驗證電路的輸入，載入用于工作的指針以便于使用。
在階段6040, AC驗證電路320感測到AC電源偏離基準。在階段6050， 將一中斷發(fā)送到CPU，從而指出已發(fā)生一電源事件以及CPU應該立即進入休 眠。
在階段6060，在所有的存儲器和環(huán)境信息被存儲到非易失性存儲器上期 間，高功率連接支持完全的計算機操作。在階段6070，休眠完成了，并且CPU 啟動了完全關閉。
上述實施方式是結(jié)合單個CPU進行描述的，然而，這不意味著以任何方 式進行限制。特別是，它意味著包括具有多個芯片核的計算機，其中多個芯片 核之一可操作地響應于用于表示功率下降事件的中斷以減小功耗，就像上文結(jié) 合圖6a-6e所描述的那樣。
上述實施方式被描述成具有專用PoE連接，然而，這不意味著以任何方式 進行限制。在一個實施方式(未示出)中，通過PoE連接接收到的電能被轉(zhuǎn)發(fā) 給另一個設備(比如IP電話)，同時一部分留作備用需求(比如圖3a的電容 器235的充電)。假如AC干線發(fā)生故障，則電能轉(zhuǎn)發(fā)最好中斷，并且PoE連 接專門用于實現(xiàn)上述備用。
由此，本實施方式在電源發(fā)生故障時啟用計算機的備用電源，從而使易失 性存儲器在干線電源發(fā)生故障期間通過使用PoE來接收電能。特別是，感測到 干線電源的故障，并且產(chǎn)生了對處理器的中斷，同時該中斷例程將環(huán)境信息和 數(shù)據(jù)保存到用于接收備用電源的易失性存儲器位置。在干線發(fā)生故障期間，PoE
連接提供了用于易失性存儲器位置的備用電源。在典型的實施方式中，該中斷 例程啟動一由操作系統(tǒng)管理的睡眠狀態(tài)。在一個實施方式中，該中斷被編碼成
SMI。
應該理解，為了清晰而在單獨的實施方式中描述的本發(fā)明的某些特征也可 以組合起來在單個實施方式中予以提供。相反，為了簡潔而在單個實施方式中 描述的本發(fā)明的各項特征也可以單獨予以提供或以任何合適的再組合方式予 以提供。
除非另有說明，否則本文使用的所有技術(shù)和科學術(shù)語都具有本發(fā)明所屬領 域的普通技術(shù)人員通常理解的相同含義。盡管在實踐或測試本發(fā)明的過程中可 以使用與本文相似或相同的方法，再此本文所描述的是合適的方法。
本文所提及的所有出版物、專利申請、專利和其它參考都以其全部內(nèi)容引 用在此。若有矛盾，則以本專利說明書(包括各種定義)為準。另外，材料、 方法和示例都僅是示例性的并且并不旨在限定。
本領域的技術(shù)人員應該理解，本發(fā)明不限于本文所特別示出和描述的。本 發(fā)明的范圍由所附權(quán)利要求書限定并且包括本文所描述的各種特征及其修改、 變化的組合和再組合，而上述修改和變化則是本領域技術(shù)人員在閱讀上述說明 書時作出的并且不在現(xiàn)有技術(shù)的范圍中。
權(quán)利要求
1.一種在停電期間將計算機置于并維持在待機模式中的系統(tǒng)，所述系統(tǒng)包括用于感測干線電源故障的裝置；用于提供待機功率的裝置，所述待機功率小于可用于完全工作的功率；易失性存儲器，被安排成通過所述用于提供待機功率的裝置進行供電；以及處理器，所述處理器可操作地響應于所述用于感測故障的裝置以便將狀態(tài)信息存儲到所述易失性存儲器上并將所述計算機的功率需求減小到不大于可從所述用于提供待機功率的裝置處獲得的功率。
2. 如權(quán)利要求l所述的系統(tǒng)，還包括呈現(xiàn)出第一電源輸出和至少一個第二電 源輸出的電源，所述電源響應于來自所述處理器的信號以便在向所述第一電源輸出 供電的同時中止向所述第二電源輸出中的至少一個供電，所述電源被安排成在感測 到干線電源故障時接收來自所述用于提供待機功率的裝置的電能，所述易失性存儲 器被安排成通過所述第一電源輸出來供電并由此通過所述用于提供待機功率的裝 置來供電。
3. 如權(quán)利要求2所述的系統(tǒng)，其特征在于，所述電源響應于所述信號將所述 功率需求減小到小于可從所述用于提供待機功率的裝置處獲得的功率量值。
4. 如權(quán)利要求l所述的系統(tǒng)，其特征在于，所述處理器通過系統(tǒng)管理中斷可 操作地響應于所述用于感測故障的裝置。
5. 如權(quán)利要求l所述的系統(tǒng)，其特征在于，所述處理器通過一中斷可操作地 響應于所述用于感測故障的裝置。
6. 如權(quán)利要求l所述的系統(tǒng)，還包括與所述用于提供待機功率的裝置相關聯(lián) 的DC/DC轉(zhuǎn)換器，所述易失性存儲器被安排成通過所述用于提供待機功率的裝置 來供電，而所述用于提供待機功率的裝置則通過所述DC/DC轉(zhuǎn)換器來供電。
7. 如權(quán)利要求1所述的系統(tǒng)，其特征在于，在感測到干線電源故障的17毫 秒之內(nèi)，所述處理器可操作地存儲所述狀態(tài)信息。
8. 如權(quán)利要求l所述的系統(tǒng)，其特征在于，所述易失性存儲器包括磁盤高速 緩存。
9. 如權(quán)利要求l所述的系統(tǒng)，其特征在于，所述狀態(tài)信息包括視頻存儲器中的至少一些內(nèi)容。
10. 如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述狀態(tài)信息包括網(wǎng)卡和聲卡 中的至少一種配置。
11. 如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述用于提供待機功率的裝置 包括帶電的設備控制器，可操作地用于通過通信電纜來接收電能。
12. 如權(quán)利要求11所述的系統(tǒng)，還包括用于感測所述接收到的電能的裝置， 所述處理器可操作地響應于所述用于感測故障的裝置和所述用于感測所述接收到 的電能的裝置。
13. 如權(quán)利要求11所述的系統(tǒng)，其特征在于，所述帶電的設備控制器符合IEEE 802.3af標準。
14. 如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述用于感測故障的裝置包括 模數(shù)轉(zhuǎn)換器，所述用于感測故障的裝置可操作地將所述模數(shù)轉(zhuǎn)換器的輸出與一基準 進行比較。
15. 如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述用于感測故障的裝置包括 數(shù)模轉(zhuǎn)換器，所述用于感測故障的裝置可操作地將所述轉(zhuǎn)換器的輸出與一響應于所 述干線電源的信號進行比較。
16. 如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述處理器工作于核心程序模 式中以存儲所述狀態(tài)信息。
17. 如權(quán)利要求l所述的系統(tǒng)，其特征在于，所述處理器工作于BIOS例程之 下以存儲所述狀態(tài)信息。
18. 如權(quán)利要求1所述的系統(tǒng)，還包括用于感測所述故障干線電源恢復的裝 置，所述處理器可操作地響應于所述用于感測恢復的裝置以便從所述易失性存儲器 中重新得到所述狀態(tài)信息。
19. 如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述用于提供待機功率的裝置 包括下列之一電池，電容器，飛輪能量存儲系統(tǒng)，以及通過以太網(wǎng)連接供電。
20. 如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述用于提供待機功率的裝置 包括微機電系統(tǒng)(MEMS)類型的飛輪能量存儲系統(tǒng)。
21. —種在停電期間將計算機置于并維持在待機模式中的系統(tǒng)，所述系統(tǒng)包括干線電源故障傳感器；待機電源，所述待機電源的功率小于可用于完全工作的功率； 易失性存儲器，被安排成在干線電源發(fā)生故障期間從所述待機電源處獲得供 電；以及處理器，所述處理器可操作地響應于所述干線電源傳感器以便將狀態(tài)信息存 儲到所述易失性存儲器上并將所述處理器及相關設備的功率需求減小到不大于可 從所述待機電源處獲得的功率。
22. 如權(quán)利要求21所述的系統(tǒng)，其特征在于，所述處理器通過系統(tǒng)管理中斷 可操作地響應于所述干線電源故障傳感器。
23. 如權(quán)利要求21所述的系統(tǒng)，其特征在于，所述處理器響應于所述干線電 源故障傳感器而工作于核心程序模式和BIOS例程之一中。
24. 如權(quán)利要求21所述的系統(tǒng)，其特征在于，所述待機電源包括下列之一 電池，電容器，飛輪能量存儲系統(tǒng)，以及通過以太網(wǎng)連接供電。
25. 如權(quán)利要求21所述的系統(tǒng)，其特征在于，所述待機電源包括微機電系統(tǒng) (MEMS)類型的飛輪能量存儲系統(tǒng)。
26. 如權(quán)利要求21所述的系統(tǒng)，還包括干線電源恢復傳感器，所述處理器進 一步可操作地響應于所述干線電源恢復傳感器以便從所述易失性存儲器中恢復出 所述狀態(tài)信息。
27. 如權(quán)利要求21所述的系統(tǒng)，其特征在于，所述處理器可操作地恢復所述 狀態(tài)信息而無需重啟計算機。
28. 如權(quán)利要求21所述的系統(tǒng)，還包括電壓轉(zhuǎn)換器，所述易失性存儲器在所 述干線電源發(fā)生故障時通過所述電壓轉(zhuǎn)換器從所述待機電源處獲得供電。
29. —種在干線電源發(fā)生故障時為計算機提供備用電能的方法，所述方法包括提供待機電源； 提供易失性存儲器； 感測干線電源的故障； 響應于所述感測使處理器中斷；將與所述處理器相關的狀態(tài)信息存儲到所提供的易失性存儲器；以及從所述待機電源向所述易失性存儲器供電，由此在感測到干線電源發(fā)生故障 期間保留所述已存儲的信息。
30. 如權(quán)利要求29所述的方法，其特征在于，所述中斷過程是通過系統(tǒng)管理 中斷實現(xiàn)的。
31. 如權(quán)利要求29所述的方法，還包括 提供呈現(xiàn)出第一電源輸出和至少一個第二電源輸出的電源； 當干線電源發(fā)生故障時，從所述待機電源處向所述電源供電；以及 在向所述第一電源輸出供電的同時中止向所述第二電源輸出中的至少一個供電，其中從所述待機電源向所述易失性存儲器供電是至少部分地通過所述電源實 現(xiàn)的。
32. 如權(quán)利要求31所述的方法，其特征在于，所述中止供電將所述計算機的 功率需求減小到小于可從所述待機電源處獲得的功率量值。
33. 如權(quán)利要求29所述的方法，還包括提供與所述待機電源相關的電壓轉(zhuǎn)換器，其中從所述待機電源向所述易失性 存儲器供電是至少部分地通過所述電壓轉(zhuǎn)換器實現(xiàn)的。
34. 如權(quán)利要求29所述的方法，其特征在于 干線電源故障的17毫秒之內(nèi)實現(xiàn)的。
35. 如權(quán)利要求29所述的方法，其特征在于 速緩存。
36. 如權(quán)利要求29所述的方法，其特征在于 中的至少一些內(nèi)容。
37. 如權(quán)利要求29所述的方法，其特征在于 中的至少一種配置。
38. 如權(quán)利要求29所述的方法，其特征在于 關聯(lián)。
39. 如權(quán)利要求29所述的方法，其特征在于 序模式和BIOS例程之一中的所述處理器實現(xiàn)的。
40. 如權(quán)利要求29所述的方法，還包括，所述存儲狀態(tài)信息是在感測到 ，所述易失性存儲器包括磁盤高 ，所述狀態(tài)信息包括視頻存儲器 ，所述狀態(tài)信息包括網(wǎng)卡和聲卡 ，所述待機電源與以太網(wǎng)供電相 ，所述存儲是通過工作于核心程 感測所述故障干線電源的恢復；以及 從所述易失性存儲器中重新得到所述狀態(tài)信息。
41. 如權(quán)利要求29所述的方法，其特征在于，所述備用電源包括下列之一 電池，電容器，飛輪能量存儲系統(tǒng)，以及通過以太網(wǎng)連接供電。
42. 如權(quán)利要求29所述的方法，其特征在于，所述待機電源包括微機電系統(tǒng) (MEMS)類型的飛輪能量存儲系統(tǒng)。
全文摘要
一種用于在斷電期間將計算機置于并維持在待機模式中的系統(tǒng)，該系統(tǒng)包括干線電源故障傳感器；待機電源，該待機電源的功率小于完全工作時的可用功率；易失性存儲器，被安排成在干線電源發(fā)生故障時通過上述待機電源來供電；以及處理器，該處理器可操作地響應于干線電源故障傳感器以便將狀態(tài)信息存儲到易失性存儲器上并將該處理器及相關設備的功率需求減小到不大于上述待機電源的可用功率。在典型實施方式中，上述待機電源是下列之一電池，電容器，飛輪能量存儲系統(tǒng)，以及以太網(wǎng)連接供電。
文檔編號G06F1/30GK101208647SQ200680019477
公開日2008年6月25日 申請日期2006年3月19日 優(yōu)先權(quán)日2005年3月31日
發(fā)明者A·帕克, D·科查茨, D·費爾德曼, I·阿蒂爾斯, M·A·塞爾赫, S·坎恩 申請人:美高森美股份有限公司-模擬混合信號集團有限公司